JPH03189739A - ソフトウェア構成要素とハードウェア構成要素のサービス時間を測定する機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種のオペレーションを行うことができるよ
うにするソフトウェア構成要素とハードウェア、構成要
素で構成されている複雑な装置において実現される機構
に関するものである。この機構により、どのようなソフ
トウェア要素またはハードウェア要素の部分的なサービ
ス時間または全サービス時間を測定できる。その機構は
、優先使用政策で、厳しい実時間制約の下で動作するマ
ルチタスク装置へとくに応用できる。

（従来の技術） 複雑な装置の性能を測定するために、経路の長さ、すな
わち、指定されたプロセスを行うソフトウェア、または
指定されたオペレーションを行うハードウェアの指定さ
れた部分のサービス時間、を高い精度で決定する必要が
ある。優先使用政策で動作する装置においては、実行が
より高い優先度を有するようなあるプロセスまたはオペ
レーションを、別のプロセスまたはオペレーションより
優先して使用できる。指定された割込みプロセスまたは
割込みオペレーションのサービス時間を測定したいとす
ると、現在知られている機構は不適切である。

米国特許第４．１２６．４９５号は、プロセッサの自由
な時間を所定の間隔でモニタする装置に関するものであ
る。各モニタにおけるプロセッサの状態について、ある
カウントが「自由・な」値と「占められている」値に維
持され、自由な時間カウントが上限と下限の外側にある
ことが見付かった時に負荷が調整される。：Ｊａ整はプ
ロセッサへの作業入力を定期的に制限または増大する態
様をとる。

この公知の装置はささいな測定量すなわち負荷を取扱う
ものであって、指定されたサービスを行うだめに必要な
時間を表すサービス時間または経路長のような、実時間
装置において興味のある複雑な測定量は無視している。

また、この装置は非優先使用政策のみを管理するから、
おおまかな近似だけを行うために解釈の際に誤りが生ず
ることがある。

アイビーエム・テクニカル・ディスクロージャー・ブレ
テン（ＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕ
ｒｅ　Ｂｕｌｌｅ−ｔｉｎ）１０巻８号、１９６８年１
月号、１１１１４〜１１８６ページに記載されている論
文は、データ処理装置の種々の部分における活動の持続
時間をモニタする装置が開示されている。

この装置は与えられたハードウェア構成要素で部分的な
ソフトウェア機能をモニタすることはできない。その理
由は、ハードウェア構成要素で実行しているソフトウェ
ア構成要素の詳細がどのようなものであるにせよ、「与
えられたハードウェア構成要素の使用状態」に基本的な
情報獲得が関連させられる、という事実によるものであ
る。

最近の装置においては、「与えられたソフトウェアの区
別する必要があるいくつかの細部、すなわち、階層層（
ＩＳＯ規格におけるような）、順次段階（トランザクシ
ョン処理装置の原子プロトコルにおける実行段階および
コミット段階のような）、種々の言語（データ処理のた
めの高水準言語、および動作している装置内のハードウ
ェアを相互に接続する装置ドライバのためのアセンブリ
ー言語のような）、がある。この装置は、ＣＰＵを１つ
とチャネルを有する小型機機械構成をモニタするために
、かさばる多数のハードウェア部品（カウンタ９個）を
必要とする。その理由は、各カウンタが指定された機能
を行わねばならず、かつ適切な時刻にクロックせねばな
らないことによるものである。

最近の装置に対しては、現在の通信制御器のように、パ
ラメータの平均数を平均的な精度で測定するために、極
めて多数のカウンタをこのモニタが有する必要があるで
あろう。したがって、被測定装置が複雑になるにつれて
、そのような装置も急速に複雑になる。

更に、被測定装置が与えられたレベルの集積度を含むと
、このモニタは直ちに不適切となる。

（発明が解決しようとする課題） 本発明の目的は、優先使用政策で動作している装置にお
けるソフトウェア構成要素の指定された部分と、ハード
ウェア構成要素の指定された部分とのサービス時間を正
確に測定する機構を得ることである。

本発明の別の目的は乱さない、すなわち、測定中の装置
を乱さないそのような機構を得ることである。

本発明の更に別の目的は、測定すべき要因を自動的に選
択し、したがって高い融通性をもたらすそのような機構
を得ることである。

（課題を解決するための手段） 本発明の機構は、複数の構成要素を備え、オペレーショ
ンがより高い優先度を有するならば、ある同じ構成要素
または別の構成要素により要求されるそれらのオペレー
ションを実行するために、前記ある構成要素によに開始
されたオベレーションを持続できるように動作する装置
において、指定されたオペレーション（ソフトウェアプ
ロセス、ハードウェアの動作等を含む）を実行するため
に要するサービス時間を測定するために用いられる。

この測定機構は、 第１の記憶手段と、サービス時間を測定するオペレーシ
ョンと、 測定を行うべき正確なコンテキストとを表す測定条件を
設定するための選択手段と、 現在の値と測定の条件に応答して、現在の値と測定条件
の間に一致が存在する時に活動状態信号を発生する比較
手段と、 基本的なカウントパルスを供給するパルス発生手段と、 比較手段からの活動状態信号に応答して、基本カウント
パルスを、選択手段により予め定められている時間にわ
たってカウントするカウント手段と、 を備える。また、それらは出力レジスタも備える。

測定選択手段は、測定を開始した時にカウント手段を初
期値（０）にセットし、測定が終わった時にカウント手
段の内容を出力レジスタに格納させる。

本発明の好適な実施例においては、選択手段は、測定選
択手段と、 サービス時間を測定すべきオペレーションを表す基準値
が測定選択手段によりセットされる第２の記憶手段と、 測定すべきサービス時間を含むべき、または測定すべき
サービス時間から除外すべきサービス時間を有するオペ
レーションを決定するフィルタリング状態へ、ｎ１定選
択手段によってセットされる選択手段と、を備え、基準
値とフィルタリング状態は測定条件を構成し、　比較手
段は現在の値と、基準値と、フィルタリング状態とに応
答して、現在の値′と基準値の間に一致が存在すること
がフィルタリング状態により決定された時に、活動状態
信号を発生する。

（実施例） 情報取扱い装置またはデータ処理装置は、独特の優先度
で与えられたサービスを行うおのおの行うソフトウェア
構成要素およびハードウェア構成要素の組立体として表
すことができる。与えられた構成要素によるサービスの
実行は優先使用できる、すなわち、他の構成要素から生
ずるサービス要求により乱される。

本発明の機構により、選択された構成要素のサービス時
間を測定できる。サービス時間は実際には、サービスの
与えられた例の開始と終了の間で測定される時にはサー
ビス経路長であり、または１ｏｏミリ秒または１０ミリ
秒の間隔にわたるような、絶対時間パルスの間で？１１
１定される時には部分的な装置資源利用である。

この測定機構は、割込みオペレーションまたはサイクル
スチール・オペレーションのような優先しようによるサ
ービスに対する汚染を、随意に除去または保持するよう
に、サービスを任意の部分をフィルタリングできる。

第１図は、説明のために、ＩＢＭ　３７４５型通信制御
器内の構成要素の装置の概略を示す。

基本的には、その制御器は少なくとも１つの中央制御器
ＣＣＵと、複数のチャネルアダプタＣＡと、複数のライ
ンアダプタＬＡとを有する。

中央制御器ＣＣＵは１つのハードウェア構成要素ＣＣＵ
−１１と、ｎ個のソフトウェア構成要素ＣＣＵ−９ｌ〜
ｃｃｕ−８ｎとで構成される。第１図にはただ１つのチ
ャネルアダプタが示されている。このチャネルアダプタ
は１つのハードウェア構成要素ＣＡ−Ｈと、Ｐ個のソフ
トウェア構成要素ＣＡ−８Ｉ〜ＣＡ−８ｐを有する。た
だ１つのラインアダプタが第１図に示されている。これ
は１つのハードウェア構成要素ＬＡ−Ｈと、ｑ個のソフ
トウェア構成要素ＬＡＳ　Ｉ〜ＬＡＳＱとを有する。

各構成要素はそれ自身の優先度Ｐｊを有する。ｊはｊ−
０からｊ−５までであり、ＰＯは最優先度、Ｐ５は最低
優先度である。ハードウェア構成要素は最優先度を有す
る。

全ての構成要素は、サービスバス１２に対する要求を介
して仲裁装置ＩＯに対するサービスへの要求を行う、仲
裁装置ｌＯはその仲裁装置の出力バス１４における現在
の状態情報により示されているように、サービスされる
要求の優先度を、バス１２に存在する要求の優先度と比
較する。それは、現在のプロセスを続行するか、または
より高い優先度を有する要求をサービスするために現在
のプロセスを停止するかを決定する。

電気通信装置においては、各ソフトウェア構成要素は論
理的な観点から層（解放型システム相互接続０８１アー
キテクチヤにより、またはシステムネットワークアーキ
テクチャＳＮＡにより定義されているように）の組立体
と考えることができる。

各層は構成要素の指定された大域サービスへ部分的に寄
与する。また、ある層の機能をいくつかの構成要素によ
り実行できる。

そのような環境においては、指定された構成要素により
実行される指定された層の部分的な機能と、いくつかの
構成要素により実行される層の全機能とに対応するサー
ビス時間を測定することは興味のあることである。

本発明の機構によって、後で述べるように、任意の種類
の策定をプログラム可能なやり方で行うことができる。

仲裁装置１０は装置内の、与えられた時刻にサービスす
るための選択された要求をサービスするために起動させ
られる構成要素を選択する。そのサービスはハードウェ
ア構成要素またはソフトウェア構成要素とすることがで
きるが、それは本発明の部分ではないからその詳細は説
明しない。

サービスのための要求を出す構成要素は、要求者の構成
要素を識別する要求と、要求をサービスするものの構成
要素を識別する要求とを送る。仲裁装置はサービスする
要求を選択し、必要があればバス１４上の現在の状態を
更新する。現在の状態の情報は現在の状態レジスタ１Ｂ
に格納される。

第２図に示すように、レジスタｌＢ内の現在の状態は次
の２つのフィールドを有する。

構成要素識別サブフィールドＣと層識別サブフィールド
Ｌによる、選択されたサーバー構成要素を識別する第１
のフィールド。

サーバー構成要素の優先度を識別する第２のフィールド
Ｐ０ 構成要素識別サブフィールドは、装置の各構成要素を識
別するために必要な数のビットを有し、層識別サブフィ
ールドは３ビツトを有する。というのは、実際には考慮
すべき７つの識別された層があるからである。

本発明の好適な実施例においては、第２のフィールドは
６ビツトを有する。そのうちの１ビツトは各優先度ＰＯ
〜Ｐ５へ割当てられて、優先使用レベルを別々にコード
化する。ビット当り１つの優先使用レベルは、どのレベ
ルがどのレベルにより優先使用されるかを知ることがで
きる。選択されたサーバー構成要素の優先度がレベルＰ
２であると仮定すると、第２のフィールド内の優先度ビ
ットは０００１００にセットされる。

それらのフィールドの他の任意の符号化を使用できるこ
とは明らかである。

バス１４上の現在の状態情報が、選択されたサーバー構
成要素を起動させるように装置へ与えられる。

カウンタが最長サービス時間に対するパルスをカウント
できるようにしてカウンタのサイズが設計される。

本発明の機構は現在の状態情報レジスタ１６内の現在の
状態情報を使用する。この機構は基準値レジスタ１Ｂと
フィルタレジスタ２０も有する。それらのレジスタは、
オペレータの制御の下にバス１９と２１を介して測定選
択回路２２によりロードされる。

オペレータが知っている希望の測定量を特徴づけ、また
はΔ−１定される装置内部内の測定量に前もって用意さ
れていた１組の測定値から取出された基準値は、基準レ
ジスタＩｇにロードされる。本発明の好適な実施例にお
いては、基準レジスタのフォーマットは第２図に示され
ている現在の状態レジスタのフォーマットと同一である
。

現在の状態レジスタと同じフォーマットを有するフィル
タレジスタ２０に、オペレータにより選択されたフィル
タリング状態がロードされる。この状態はどの測定が望
ましいかを正確に決定する。

基準値と、マスクパターンとして機能するフィルタリン
グ状態は、測定を行うべき条件を表す。

レジスタ１６．１８．２０の内容はバス２Ｂ、２８．３
０を介して比較論理回路２４へ供給される。この論理回
路は、レジスタｔｏ、１８．２０に含まれている値に応
じてそれの出力線へ活動信号を供給する。これについて
は後で説明する。

ライン３２がアンドゲート３４の入力端子に設けられる
。このアンドゲート３４の他の入力端子は時間カウント
パルスを発生するクロック３６へ接続される。

本発明の別の実施例においては、命令の数により表され
るサービス時間を得たい場合には、各命令実行ごとにパ
ルスを発生するパルス発生器をクロックの代りに用いる
ことができる。

したがって、アンドゲート３４がライン３２上の活動状
態信号により調整された時に、それの出力線の３Ｂ上の
時間カウントパルスをゲートしてカウンタ４０を増加さ
せる。カウンタ４０は、測定がオペレータにより開始さ
れた時、測定されているサービスのスタート、に測定選
択回路２２により線４２へ供給された信号、により、ま
たは資源利用化測定のためのハードウェア時間パルスに
よってリセットされる。測定されているサービスの終り
または資源利用化ｉｌｌ定ハードウェア時間パルスによ
って行われる。測定が終わると、回路２２はライン４４
を起動させる。そうするとカウンタ４０の内容がレジス
タ４４にロードさせられる。

レジスタ４４の内容は表示または記録できる測定値を表
す。

フィルタレジスタ２０は本発明の機構の主な部分である
。そのフィルタレジスタはソフトウェア構成要素とハー
ドウェア構成要素のサブセットにおける適切なフィルタ
リング条件を示すために用いられる。それにより現在の
状態し°ジスタ１６基準レジスタ１８内のビットのサブ
セットだけを考えることができ、それらが与えられた時
刻におけるサブセットに対するものと同一かどうか検査
する。フィルタレジスタ２０内のビットが「１」または
「０」あるいは他の規約により正または負にコード化さ
れるかは、本発明の用途にのみ依存する。例として現在
の状態レジスタ１６基準レジスタ１Ｂのビットを、比較
論理回路２４により行われた比較において考慮すべきこ
とを示すために、フィルタレジスタのビット位置に「１
」がセットされて線３２上に活動状態信号を発生する。

比較論理回路２４の特定の実現が第３図に示されている
。それはレジスタ１６．１８．２０内のビット数に等し
い５０−１のようないくつかの論理装置ををする。

各論理装置は３本の入力線５２．５４．５８を有する。

各入力線はレジスタ１Ｂ、２０．１８からの、現在状態
ビットＣ８Ｉ　、フィルタ状態ビットＦＳｉおよび基準
状態ビットＲ９ｉとしるされている同じオーダービット
をそれぞれ受ける。各論理装置５０−１はＣＴｉ信号を
それの出力線５８−１に供給する。各論理装置の出力線
５８はアンドゲート６０へ供給される。それの出力線は
線３２である。

論理装置５０−ｉの真理値表は次のとおりである。

Ｐｓｉ　　　　Ｃ８Ｉ　　　　Ｒ３ｉ　　　　ＣＴｉ０
　　　０　　　０　　　１ ０１１ １０１ １１１ １　　　０　　　０　　　１ ｔｏｔ。

１　　　　１　　　０　　　０ １１１ フィルタビットＦＳｉが０にセ・ントされると、Ｃ８ｉ
ビツトとＲ８１ｓビツトがどんな値であってもＣＴｉ信
号が１にセットされる。フィルタビットＦＳｌが１にセ
ットされると、Ｃ８ｉ　ビットとＲ８１ビットが一致し
た時だけＣＴｌ　ビットが１にセットされる。

これはプール方程式により表すことができる。

ＣＴｌ＝ＮＯＴ［（Ｃ３ｉ、ＦＳｉ）＋（Ｒ８ｉ、ＰＳ
Ｉ）］はアンド演算子を意味し、 ＋は排他的オア演算子を意味する。この機能を実行する
ために、論理装置５ｏ−１は２つのアンドゲート６２と
６４を有する。アンドゲート６２の入力線は線５２と５
４でありアンドゲート６４の入力線は線５４と５６であ
る。アンドゲート６２と６４の出力線は排他的オア回路
６６の入力端子へ接続される。排他的オア回路６Ｂの出
力線８８上の信号はインバーター７０により反転される
。そのインバータはＣＴｉ出力信号を線５８−１へ供給
する。

第１図と第３図に示されている機構の動作は次のとおり
である。特定の層、たとえば Ｃ−、、，０００１１０としてコード化された与えられ
た構成要素に対する層ＯＯ１、の時間サービス、他の優
先度ＰＯ〜Ｐ４に対応する時間サービスを除き優先度Ｐ
５で測定したいと仮定すると、基準レジスタ内のＣフィ
ールドはＣ−、、，０００１１０にセットされＬフィー
ルドは００１ヘセツトされ、優先度フィールドは１００
０００ヘセツトされる。

指定されたサービス時間（前優先使用からの全ての汚染
を除く）だけをΔ１定するようにフィルタレジスタは、
全部１ヘセツトされる。基準レジスタ１８と現在状態レ
ジスタ１６の内容が一致した時だけカウンタ４０は増加
させられる。

別の例として、優先度Ｐ５である同じ構成要素について
７１１１定を行うために、層がどのようなものであって
も、および優先度ｐ４とＰＯに対応し優先度ＰＩ。

Ｐ２、Ｐ３を除くサービス時間を含め、基準レジスタ１
８とフィルタレジスタ２０内のＣフィールドが前と同様
に同じ値にセットされる。レジスタ１８と２０内の層フ
ィールドＬが０００にセットされ、基準レジスタ１８内
の優先度が１０００００にセットされ、フィルタレジス
タ２０内において１０１１１０ヘセツトされＰ５、Ｐ】
、Ｐ２、Ｐ３を考慮にいれ、ＰＯ１Ｐ４を無視するよう
にする。

レジスタＩ８と２０内の値をセットすることにより希望
する任意の部分測定または全測定を行うことができる。

以上、本発明を通信制御器における実現として説明した
が、化学技術分野または医学分野のような他の分野でそ
の機構を実現することが当業者には明らかであろう。

システム、統計、指定されたシステム状態の合図、統計
、ネットワーク管理、等の性能測定のような他の目的の
ために測定値を使用できる。

【図面の簡単な説明】

第１図は本発明の機構のブロック図、第２図は現在状態
レジスタのフォーマットを表す図、第３図は第１図の比
較回路の詳細な構成を表す構成図である。 １６・・・現在状態レジスタ、１８・・・基準レジスタ
、２０・・・フィルタレジスタ、２２・・・測定選択手
段、２４・・・比較論理回路、３４・・・アンドゲート
、３Ｂ・・・クロック、４０・・・カウンタ、４４・・
・測定値レジスタ。

Claims (1)

1. 【特許請求の範囲】 １、複数の構成要素を備え、ある構成要素により開始さ
   せられたあるオペレーションを、同じ構成要素または他
   の構成要素により求められるオペレーションがより高い
   優先レベルを有するものとすると、それらのオペレーシ
   ョンを実行するために持続できるように、優先使用モー
   ドで動作する装置において指定されたオペレーションを
   行うために求められるサービス時間を測定する機構にお
   いて、 システムにより行われている現在のオペレーションの状
   態を表す現在の値をシステムが記憶させる第１の記憶手
   段（１６）と、 サービス時間を測定するオペレーションと、測定を行う
   べき正確なコンテキストとを表す測定条件を設定するた
   めの選択手段（２２、１８、２０）と、現在の値と測定
   の条件に応答して、現在の値と測定条件の間に一致が存
   在する時に活動状態信号を発生する比較手段（２４）と
   、 基本的なカウントパルスを供給するパルス発生手段と、 比較手段からの活動状態信号に応答して、基本カウント
   パルスを、選択手段により予め定められている時間にわ
   たってカウントするカウント手段（４０）と、 を備えることを特徴とする複雑な装置におけるソフトウ
   ェア構成要素とハードウェア構成要素のサービス時間を
   測定する機構。 ２、請求項１記載の機構において、選択手段は、 測定選択手段（２２）と、 サービス時間を測定すべきオペレーションを表す基準値
   が測定選択手段によりセットされる第２の記憶手段（１
   ８）と、 測定すべきサービス時間を含むべき、または測定すべき
   サービス時間から除外すべきサービス時間を有するオペ
   レーションを決定するフィルタリング状態へ、測定選択
   手段によってセットされる選択手段（２０）と、 を備え、基準値とフィルタリング状態は測定条件を構成
   し、 比較手段は現在の値と、基準値と、フィルタリング状態
   とに応答して、現在の値と基準値の間に一致が存在する
   ことがフィルタリング状態により決定された時に、活動
   状態信号を発生することを特徴とする機構。 ３、請求項または２記載の機構において、 出力レジスタ（４４）を備え、選択手段は、測定が開始
   させられた時にカウント手段を初期値（０）にセットし
   、測定が終った時にカウント手段の内容を出力レジスタ
   に格納させることを特徴とする機構。 ４、請求項２または３の機構において、第１の記憶手段
   と第２の記憶手段は同数の記憶位置を有する第１のレジ
   スタと第２のレジスタを備え、第１のレジスタと第２の
   レジスタの各位置は、現在の値と基準値とをそれぞれの
   ２進表現のビットを記憶するために割り当てられること
   を特徴とする機構。 ５、請求項４記載の機構において、現在の値の２進表現
   は、現在のオペレーションを行う構成要素を識別する第
   １のフィールドと、現在のオペレーションの優先度を識
   別する第２のフィールドとを少なくとも備え、基準値の
   ２進表現は、測定すべきサービス時間に関連するオペレ
   ーションを行う構成要素を識別する第１のフィールドと
   、測定すべきサービス時間に関連するオペレーションの
   優先度を識別する第２のフィールドとを少なくとも備え
   ることを特徴とする機構。 ６、請求項４または５記載の機構において、選択手段は
   、第１のレジスタと第２のレジスタとの記憶位置の数に
   等しい数の記憶位置を有する第３のレジスタを備えるこ
   とを特徴とする機構。 ７、請求項６記載の機構において、測定選択手段は第３
   のレジスタにおいてフィルタリング状態を表す２進値に
   セットされ、これは、第１のレジスタと第２のレジスタ
   の記憶位置内のどのセットを、比較手段の出力端子に活
   動状態信号を発生するために、考慮に入れなければなら
   ないかを決定することを特徴とする機構。 ８、請求項７記載の機構において、比較手段は、 第１のレジスタ内と、第２のレジスタ内と、第３のレジ
   スタ内との同じ位置におけるビットに応答して出力信号
   をおのおの発生する、第１のレジスタの格納位置の数と
   、第２のレジスタの格納位置の数と、第３のレジスタの
   格納位置の数とに等しい数の基本論理回路（５０〜ｉ）
   と、 基本論理回路からの出力信号に応答して、前記基本論理
   回路からの全ての出力信号が活動状態である時に、出力
   線に活動信号を発生する出力回路（６０）と、を備え、
   第１のレジスタ内と第２のレジスタ内のビットの値がど
   のようなものであっても、第３のレジスタ内のビットが
   第１の２進値（０）であるならば、または、第３のレジ
   スタ内のビットが第２の値（１）で、第１のレジスタ内
   と第２のレジスタ内のビットの２進値が一致するならば
   、前記出力信号は活動状態であることを特徴とする機構
   。