JPH03190326A - 誤り訂正演算用多項式生成回路 - Google Patents

誤り訂正演算用多項式生成回路

Info

Publication number
JPH03190326A
JPH03190326A JP32851289A JP32851289A JPH03190326A JP H03190326 A JPH03190326 A JP H03190326A JP 32851289 A JP32851289 A JP 32851289A JP 32851289 A JP32851289 A JP 32851289A JP H03190326 A JPH03190326 A JP H03190326A
Authority
JP
Japan
Prior art keywords
polynomial
error
output
galois field
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32851289A
Other languages
English (en)
Inventor
Koichi Honda
浩一 本田
Masami Nishida
正巳 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Industry and Control Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP32851289A priority Critical patent/JPH03190326A/ja
Publication of JPH03190326A publication Critical patent/JPH03190326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報記録再生装置の符号誤り訂正装〔従来の
技術〕 情報記録再生装置において、データの誤りに対する信頼
性を向上させるため、リード・ソロモン符号等の誤り訂
正符号による誤り訂正が実行されている。この誤り訂正
の方法として、ポインタにより示されるエラー位置情報
を用いるイレージヤ訂正方法がある。この方法について
は、特開昭64−1332号公報に記載されており、以
下のようになっている。
リード・ソロモン符号の復号方法は、 (1)シンドローム(多項式)の計算 (2)誤り位置多項式、誤り評価多項式の導出 (3)誤り位置と誤り値の演算 (4)誤り訂正の実行 の手順で実行される。
イレージヤ訂正(ポインタで示されたエラー位置以外に
誤りがない)の場合、エラー位置が既知ことより、イレ
ージヤ訂正の場合、以下の手順で復号が実行される。
(1)シンドローム(多項式)、誤り位置多項式の計算 (2)誤り評価多項式の導出 (3)誤り値の演算 (4)誤り訂正の実行 リード・ソロモン符号のt重誤り訂正用パリティ生成多
項式〇 (z)を以下に示す。ここでαは、m次(m=
1.2、…)の法多項式を満たすガロア体GF (2”
)の原始光であり、乗算、加算は、このガロア体上で実
行される。
G (z)=n  (z+α1) この誤り訂正用パリティ生成多項式〇 (z)の根α’
  (i=1.2.・・−,2t)と受信信号Da。
I)fi−、、+++  Day Dt <符号長n)
より、以下に示すシンドローム80〜5it−tが生成
される。
Sag−L=D11 ・(z”””−”+D、−+#α
lt−In−17+、、。
+D、・α   +DI・α =ΣD、・α!t゛ll−11 is++t SJ=ΣD、・aC川) −fl−11m1 (O≦j (2t ) s、 == X p、 、 αに’ fl−11誤り訂
正演算用には1種々の多項式があり、それらは次式を満
足する。
φ(z)・X2t+σ(z)・5(z)=ω(z)これ
より次式が成り立つ。
σ(z)・5(z)ミt+>(z)   (mod  
z”)但し、 5(z):So+St ’ Z”””5it−L j 
z” −1= Σ S+−z’ −0 :シンドローム多項式 %式%) :誤り位置多項式 ω (Z)= Σ El−IT    (z−xk)・
iεE      amεE、ak≠@i:誤り評価多
項式 ここでEは誤りの場合、Elはエラー位置etにお番)
誤り値、Xiは以・下に示すとおりエラー位1istに
対応する値(エラー位置情報)である。
x1= a−f@l−11[cr (xυ=O]シンド
ローム多項式S (z)は、シンドロームを係数とする
多項式であり、誤り位置多項式σ(z)は、エラー位置
情報を根とする多項式である。これら2式を乗算し、x
ztで除算した余り(積多項式の2を次未満の項)が、
誤り評価多項式ω(Z)となるに の誤り位置多項式〇(Z)と誤り評価多項式ω(z)よ
り、以下のように誤り値が演算される。
(エラー位置は、ポインタにより示されており既知であ
る) 誤り値の演算には、誤り位置多項式σ(z)を形式微分
したσ′ (2)が用いられる。σ′ (2)を以下に
示す。
(以下、余白) =2t°σ2.・Zit−+ + (2t−1)  ・σ2.−4・zIt−1+2・
σ2・2+σ1 =(7!t−、°21cm1+σ見t−a 、 zIt
−4+・・・+σ3H22+σ、 =Σσ□−1・Z!+4 xl (”、−2・α1=α1+α’=O:iは任意の値)但
しσ。は、誤り位置多項式σ(z)のi次の項の係数で
ある。
エラー位置情報xtを誤り位置多項式の形式微分σ’(
z)、誤り評価多項式ω(Z)に代入すると以下のよう
になる。
σ  (X、)=   rI   (X、−X、)6に
εE、ak≠6i ω(xt) =E+ ・n    (xt  xk)a
mεE、ak≠ai これらよりエラー位置e、における誤り値Elは以下の
ように求められる。
を重誤り訂正用リード・ソロモン符号の場合、2を個の
シンドロームが生成され、最大2を個のデータの訂正が
可能である。また誤り位置多項式の次数は最大2tであ
り、誤り評価多項式の次数は最大2t−1である。
以下に、従来の誤り訂正演算用多項式(シンドローム多
項式/誤り位置多項式/誤り評価多項式)の生成回路に
ついて示す(t=4の場合)。
第2図は、従来のシンドローム多項式生成回路を示すブ
ロック図である。第2図において、2゜O〜207はレ
ジスタ、210〜217はガロア体の加算器、220〜
227はガロア体の乗算器である。レジスタ、加算器、
及び乗算器よりなる単位構成が8段接続されており、各
乗算器には誤り訂正用パリティ生成多項式の根α1〜α
9が供給されている。入力端子より受信データDn+D
a−L?・・・D2. Dlを1@次入力し、入力終了
時のレジスタの値がシンドローム(シンドローム多項式
の係数)となる。
第3図は、従来の誤り位置多項式生成回路を示すブロッ
ク図である。第3図において、300〜308.310
〜317はレジスタ、320〜327はガロア体の加算
器、330〜337はガロア体の乗算器である。2個の
レジスタ、加算器、及び乗算器よりなる単位構成が8段
接続されており、各乗算器にはポインタで示されるエラ
ー位置に対応する値X□〜X、が供給されている。入力
端子より1.O,O,・・・を順次入力することにより
、出力端子よりσ8.σ7.・・・、σ0.σ。が順次
出力される(σi:誤り位置多項式σ(z)のi次の項
の係数)。
第4図は、従来の誤り評価多項式生成回路(多項式の乗
算回路)を示すブロック図である。第4図において、4
00,410〜417はレジスタ、421〜427はガ
ロア体の加算器、430〜437はガロア体の乗算器で
ある。レジスタ、加算器、及び乗算器よりなる単位構成
が8段接続されており、各乗算器にはシンドローム87
〜S0が−供給されている。入力端子より誤り位置多項
式の係数σ、、σ7.・・・ σ□、σ。を順次入力し
、入力終了時の各レジスタの値が誤り評価多項式の係数
となる。更に入力端子よりO2・・・を入力することに
より、出力端子より、誤り評価多項式の係数ω7.ω8
.・・・、ω1.ω。がj順次出力される。
〔発明が解決しようとする課題〕
しかしながら、上記のように誤り訂正演算用多項式生成
回路を、シンドローム多項式生成回路、誤り位置多項式
生成回路、誤り評価多項式生成回路より成る回路構成と
すると、ガロア体の乗算器を多数使用することとなり、
回路規模が大きくなるという問題点を有していた。例え
ば、ガロア体GF(2”)の乗算器の規模は、約500
ゲートであり、を重誤り訂正用リード・ソロモン符号の
場合、乗算器を6を個必要とし、この乗算器のみで30
00・tゲートとなり、訂正能力の増大にともない回路
規模も増大する。
本発明の目的は、演算の高速性を損なうことなく、回路
規模を削減することが可能な誤り訂正演算用多項式生成
回路を提供することにある。
〔課題を解決するための手段〕
上記した目的を達成するために、本発明では、入力デー
タと誤り訂正用パリティ生成多項式の根または特定のデ
ータとを入力し、いずれが一方を選択して出力する第1
の選択回路と、該第1の選択回路からの出力とレジスタ
からの出力とを乗算し、その乗算結果を出力するガロア
体の乗算器と、入力データまたは特定データと出力デー
タとを入力し、いずれか一方を選択して出力する第2の
選択回路と、該第2の選択回路からの出力と前記乗算器
からの出力とを加算し、その加算結果を出力するガロア
体の加算器と、該加算器からの出力を一旦蓄え、その後
、出力する前記レジスタと、で稙成される演算手段を、
上位から下位に向かって2t+1段並べ、各演算手段の
前記レジスタの出力を、それぞれ、1段下位の演算手段
の前記第2の選択回路に前記出力データとして入力する
と共に、共通のデータを各演算手段の前記第1及び第2
の選択回路に前記入力データとして入力し、各・、献立
手段の前記′シフタの出力からそれぞれ・前記シンドロ
ーム多項式、誤り位置多項式及び誤り評価多項式の各多
項式の係数を得るようにした。
〔作用〕
本発明では、第1及び第2の選択回路を用いることによ
り、シンドローム多項式、誤り位置多項式及び誤り評価
多項式の3種類の多項式の生成演算において、ガロア体
の加算器、乗算器を共用して使用している。このことに
より、使用するガロア体の乗算器の個数を減少させるこ
とができ、回路規模の削減が可能となる。
また、レジスタ、ガロア体の加算器、乗算器、第1及び
第2の選択回路から成る前記演算手段を2t+1段並べ
接続することにより、多項式の生成演算を高速に実行す
ることが可能となる。
〔実施例〕
以下、本発明の一実施例について図面を参照しながら説
明する。
第1図は、本発明の一実施例としての誤り訂正演算用多
項式(シンドローム多項式/誤り位置多項式/誤り評価
多項式)生成回路を示すブロック図であり、4重誤り訂
正用リード・ソロモン符号の場合を示すものである。
第1図において、100〜108はレジスタ、110〜
118はガロア体の加算器、120〜128はガロア体
の乗算器、130〜138゜140〜148は2人力1
出力選択回路である。
なお、レジスタのクロック信号は、図示していないが、
入力端子からの入力毎に発せられる。
またαはガロア体の原始元であり、誤り訂正用パリティ
生成多項式〇 (z)は次式とする。
G(z)=(z+α1)・(z+α2)・(Z+α3)
・・・・・(2+α7)・(2+αS) 以下、下記の順序にしたがって説明する。
a)シンドローム(多項式)の生成 り)誤り位置多項式の生成 C)誤り評価多項式の生成 140〜148の選択をBとする。これにより、第2図
に示す回路と同様になる。乗算器にはレジスタの出力と
誤り訂正用パリティ生成多項式の根α’  (i=1.
2.・・・8)が供給され、加算器には乗算器の出力と
入力端子からの受信データが供給される(加算器110
には0が供給される)。
そして、この加算器の出力を再びレジスタに入力する。
この動作を符号長(n)分繰り返す。全ての受信データ
の入力が終了した時点のレジスタ101〜108の出力
がシンドローム(多項式の係数)S7〜S、となる。
例として、入力端子より受信データDヶ、D。−4゜・
・・+DxtDxが入力された場合のレジスタ101の
出力を以下に示す。
(以下、余白) a)シンドローム(多項式)の生成 まず初期設定としてレジスタ100〜108をクリアし
、2人力1出力選択回路130〜138゜給され、加算
器には、乗算器の出力と、1段下位のレジスタの出力が
供給される(加算器108には、Oが供給される)。そ
して、この加算器の出力をレジスタに入力する。この動
作をポインタの個数だけ繰り返す。全てのエラー位置情
報の入力が終了した時点のレジスタ100〜108の出
力が誤り位置多項式の各項に対応する係数σ、〜σ。
どなる。
例としてエラー位置情報X工、x2.X、が与えられた
場合のレジスタ100〜108の出力を多項式表現で示
す。
(以下、余白) b)誤り位置多項式の生成 まず初期設定としてレジスタ100〜107をクリアし
、レジスタ108には、α0=1を入力し、2人力1出
力選択回路130〜138゜140〜148の選択をA
とする。乗算器には、レジスタの出力と入力端子からの
エラー位置情報(Xly X21 x3t ”’HX(
=1は2を以下)が供ドローム多項式5(z)と誤り位
置多項式σ(Z)の積の8次未満の項)の各項に対応す
る係数ω7〜ω。どなる。
例としてシンドローム87〜S、(シンドローム多項式
5(Z))、エラー位置情報XxHXzy X3が与え
られた場合のレジスタ101〜108の出力を多項式表
現で示す。
C)誤り評価多項式の生成 まず初期設定として、レジスタ101〜108にシンド
ローム81〜S8を人力し、2人力1出力選択回路13
0〜138,140〜148の選択をAとする。これに
対し誤り位置多項式生成のときと同様の動作を実行する
ことにより、レジスタ101〜108の出力が、誤り評
価多項式(シンまた、誤り評価多項式は、a)、b)の
動作を連続して実行することによっても求めることがで
きる。
まず初期設定としてレジスタ100〜108をクリアし
、2人力1出力選択回路130〜138・140〜14
8の選択をBとし、入力端子より受信データD。、D。
−4,・・・、D2.D□を順次入力する。全ての受信
データを入力し終わった時点の、レジスタ101〜10
8の値がシンドローム87〜Soとなり、続いて2人力
1出力選択回路130〜138,140〜148の選択
をAとし、入力端子よりエラー位置情報X工、 x2.
 x、、  ・を入力する。全てのエラー位置情報の入
力が終了した時点のレジスタ101〜108の値が誤り
評価多項式の各項に対応する係数ω7〜ω。どなる。
このように、本実施例の様な構成とすることにより、誤
り訂正演算用多項式の生成に使用するガロア体の乗算器
の個数を減少させることができ、回路規模を削減するこ
とができる。
〔発明の効果〕
本発明によれば、リード・ソロモン符号のイレージヤ訂
正における誤り訂正演算用多項式(シンドローム多項式
/誤り位置多項式/誤り評価多項式)の生成を2人力1
出力選択回路の選択を変え実行することにより、使用す
るガロア体の乗算器の個数を減少させ、回路規模の削減
が可能となる。
また、レジスタ、ガロア体の加算器、乗算器、及び2個
の2人力1出力選択回路より成る演算手段を2t+1段
並べ接続することにより、多項式の生成演算を高速に実
行することができる。
【図面の簡単な説明】
第1図は本発明の一実施例としての誤り訂正演算用多項
式生成回路を示すブロック図、第2図は従来のシンドロ
ーム多項式生成回路を示すブロック図、第3図は従来の
誤り位置多項式生成回路を示すブロック図、第4図は従
来の誤り評価多項式生成回路を示すブロック図である。 1oO〜108,200〜207,300〜308.3
10〜317・・・・・・レジスタ、110〜118,
210〜217,320〜327.421〜427・・
・・・・ガロア体の加算器、120〜128,220〜
227,330〜337.430〜437・・・・・・
ガロア体の乗算器、130〜138,140〜148・
・・・・・2人力1出力選択回路。 篤  1 図

Claims (1)

  1. 【特許請求の範囲】 1、符号語がm(m=1、2、…)の法多項式を満足す
    るガロア体GF(2^m)の元から構成されるt重誤り
    訂正用リード・ソロモン符号の復号をあらかじめ誤りで
    あると思われるデータの位置を示すポインタを利用した
    イレージャ訂正方法を用いて行う際に、シンドローム多
    項式、誤り位置多項式及び誤り評価多項式の各多項式の
    係数をそれぞれ生成する誤り訂正演算用多項式生成回路
    において、 入力データと誤り訂正用パリテイ生成多項式の根または
    特定のデータとを入力し、いずれか一方を選択して出力
    する第1の選択回路と、該第1の選択回路からの出力と
    レジスタからの出力とを乗算し、その乗算結果を出力す
    るガロア体の乗算器と、入力データまたは特定データと
    出力データとを入力し、いずれか一方を選択して出力す
    る第2の選択回路と、該第2の選択回路からの出力と前
    記乗算器からの出力とを加算し、その加算結果を出力す
    るガロア体の加算器と、該加算器からの出力を一旦蓄え
    、その後、出力する前記レジスタと、で構成される演算
    手段を、上位から下位に向かって2t+1段並べ、各演
    算手段の前記レジスタの出力を、それぞれ、1段下位の
    演算手段の前記第2の選択回路に前記出力データとして
    入力すると共に、共通のデータを各演算手段の前記第1
    及び第2の選択回路に前記入力データとして入力し、各
    演算手段の前記レジスタの出力からそれぞれ、前記シン
    ドローム多項式、誤り位置多項式及び誤り評価多項式の
    各多項式の係数を得ることを特徴とする誤り訂正演算用
    多項式生成回路。
JP32851289A 1989-12-20 1989-12-20 誤り訂正演算用多項式生成回路 Pending JPH03190326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32851289A JPH03190326A (ja) 1989-12-20 1989-12-20 誤り訂正演算用多項式生成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32851289A JPH03190326A (ja) 1989-12-20 1989-12-20 誤り訂正演算用多項式生成回路

Publications (1)

Publication Number Publication Date
JPH03190326A true JPH03190326A (ja) 1991-08-20

Family

ID=18211109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32851289A Pending JPH03190326A (ja) 1989-12-20 1989-12-20 誤り訂正演算用多項式生成回路

Country Status (1)

Country Link
JP (1) JPH03190326A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326618A (ja) * 1993-05-13 1994-11-25 Nec Corp イレージャロケーション多項式乗算回路
EP0793352A3 (en) * 1996-02-28 1997-09-24 Daewoo Electronics Co., Ltd Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326618A (ja) * 1993-05-13 1994-11-25 Nec Corp イレージャロケーション多項式乗算回路
EP0793352A3 (en) * 1996-02-28 1997-09-24 Daewoo Electronics Co., Ltd Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
US5787100A (en) * 1996-02-28 1998-07-28 Daewoo Electronics Co., Ltd. Apparatus for determining error evaluator polynomial for use in a Reed-Solomon decoder

Similar Documents

Publication Publication Date Title
EP0114938B1 (en) On-the-fly multibyte error correction
EP1131893B1 (en) Forward error corrector
EP0620654B1 (en) Circuit for performing the Euclidian algorithm in decoding of arithmetical codes
US6119262A (en) Method and apparatus for solving key equation polynomials in decoding error correction codes
JPH0389631A (ja) 符号語の復号方法および装置
US5905740A (en) Apparatus and method for error correction
EP0793351A1 (en) Apparatus for computing error correction syndromes
EP0836285B1 (en) Reed-Solomon decoder with general-purpose processing unit and dedicated circuits
JP3354025B2 (ja) エラー位置多項式の計算方法およびその装置
CN1208192A (zh) 差错定位多项式高速计算电路
JPH07202718A (ja) 誤り訂正符号の復号器及び符号器
JPH11136136A (ja) リードソロモン符号化装置及び方法
US6871315B2 (en) Decoding circuit and decoding method thereof
JPH06197026A (ja) データ消失訂正方法とその回路
EP0806838A1 (en) Polynomial evaluator for use in a reed-solomon decoder
JPH0476540B2 (ja)
JP3351413B2 (ja) 並列処理リードソロモン符号化回路及びそれに用いる並列処理リードソロモン符号化方法
WO1997011530A1 (fr) Procede de decodage d'une grappe d'erreurs du code de reed-solomon et dispositif correspondant
JP2553565B2 (ja) ガロア体演算装置
JP3233502B2 (ja) 復号化装置
EP0793352A2 (en) Apparatus for determining the error evaluator polynomial for use in a Reed-Solomon decoder
JPS63167527A (ja) 拡張ガロア体上の最大公約多項式算出回路および多項式互除演算回路
JP2710176B2 (ja) 誤り位置及び誤りパターン導出回路
JP2000295116A (ja) 誤り修正符号化方法
JP3230888B2 (ja) ユークリッド互除回路