JPH0319038A - データ送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ送受信装置に係り、特に折返しテストに
よるその構成要素の動作確認の改善に関する。

〔従来の技術〕

従来、データの送受信において、外部装置とシステム装
置のインタフェース機能部（以後これをアダプタと呼ぶ
）の制御は、システム装置の中央処理装置（以後これを
ＣＰＵと呼ぶ）に依存していた。しかし近年では、ＣＰ
Ｕ制御を軽減しより高機能なシステム装置にするといっ
た背景から分散処理指向が強まっている。すなわち外部
装置とのインタフェースとしてのアダプタの高インテリ
ジェンス化が進み、これを制御する専用の処理装置（以
後システム装置のＣＰＵと対比するためローカルプロセ
ッサ：ＬＰＵと呼ぶ）及びＬＰＵ１６が使用するメモリ
（主記憶と区別するため以後ローカルメモリ１７と呼ぶ
）を持つアーキテクチャが主流となっている。そしてこ
れらハードウェアを実際に制御するのはＬＰＵのマイク
ロプログラムであり、ＲＯＭ１４内に常駐するか、シス
テム立上げ時にシステム装置よりＲＡＭ１５にロードす
るかのいずれかによってＬＰＵ１６に与えられる。

近年の傾向ではこのマイクロプログラムの規模が増大し
、より複雑かつ細かい制御を行えるようになってきてお
り、これらマイクロプログラムによるＬＰＵ制御の検証
が重要になってきた。

このようなアダプタの高インテリジェンス化が進む以前
は、マイクロプログラムの規模も小さかったためハード
ウェアの論理の正当性に検証の重点が置かれていた。し
たがってこれらをテストするプログラムは、アダプタの
動作に深く介入し、現在ではマイクロプログラムが行う
ような処理を代行するような形が主流であった。しかし
大規模なマイクロプログラムを持つ近年のアダプタの検
証に対して、従来のコンセプトで作成されたテストプロ
グラムは、ハードウェア論理の検証はできてもマイクロ
プログラムの検証はできない。

このようなアダプタを動作させるＣＰＵ側のＯ８及びア
プリケーションプログラムは、マイクロプログラムにア
ダプタ制御の大半をまかせている。したがってテスト実
行時と上記実際の動作環境が大きく異なってしまいこれ
も重大な問題である。

以下マイクロプログラム検証について１つの例を挙げる
。現在主流の高インテリジェンスアダプタのＬＰＵ１６
及びマイクロプログラムは、ＣＰＵＩＩ側すなわちテス
トプログラムからの指示（工１０命令など）によってデ
ータ折返しテストモードで動作しなければならないこと
をＬ＆識するようになっている。

第２図はこのテストモードをＣＰＵＩＩによって指定さ
れたときの、マイクロプログラム処理の概略フローチャ
ートである。マイクロプログラムは第１に処理２１によ
ってＣＰＵＩＩ側より与えられた送信データすなわちテ
ストデータに対し、パリティ、ＣＲＣなどのデータチエ
ツク処理を行う、実際には処理２０をコールする形で行
うことになる。第２に処理２２によって送信回路１８゜
受信回路１９の動作制御を行い、受信データをローカル
メモリ１７内に格納する。処理２３は処理２０によって
受信データに対し同様のデータチエツク処理を行う１次
に処理２４は送受信データチエツク演算が一致するかを
比較し、処理２５による判定処理にて受信データの異常
等を検出する。

このとき処理２５により異常ありと判定された場合、処
理２７によりエラー要因の分析、リトライなどが行われ
る。このようなマイクロプログラムのデータチエツク処
理である処理２０は、上記実際の動作環境下で動作する
ときのものと同じである。ところでこれらマイクロプロ
グラムによるテスト機能に対し、特開昭６３−６１３３
６号。

６３−６６６４２号公報等に記載された考え方によって
テストを行うと以下の問題が発生する。

すなわち、上記公知例では送信データがショート線ＩＢ
を経由しそのまま受信データとなる。これはアダプタの
実際の動作環境にテストプログラムが介入しなくてもよ
い、しかし、マイクロプログラムのテストカバレージの
立場から見ると、処理２０によるデータチエツク演算、
及び処理２４゜２５による比較９判定では必ず正常と判
定されるため、異常系処理２７に入ることがない、した
がって公知例による技術では、マイクロプログラムのテ
ストカバレージを１００％にすることはできない、実際
、マイクロプログラムはこの処理２７がその規模の大半
を占めており、この部分へのカバレージが向上しないと
マイクロプログラムとしての信頼性も十分とはならない
。従来はこの異常系処理２７のカバレージ向上のため、
長時間のヒートランテストを行い、突発的に受信データ
異常が発生するのを待つ方法が一般的であった。または
処理２４．２５実行時にテストプログラムが介入を行う
しかなく、結局マイクロプログラムのアダプタ制御をテ
スト時特有のものにせざるを得なかった。

〔発明が解決しようとする課題〕

以上データチエツク機能を例にマイクロプログラム自体
の検証について述べたものである。これより、上記従来
技術は次の２点について問題がある。

第１にマイクロプログラムの処理にＣＰＵＩ　１側から
介入しなければ、データチエツク機能を中心とする異常
系処理２７などのカバレージが向上できないこと、さら
にＣＰＵＩ　１側から介入の度合いが深まる程、実際の
Ｏ８及びアプリケーションプログラム下での動作環境か
ら離れていくこと。

第２に上記公知例では送信したデータと受信したデータ
が同じであるため、ＣＰＵＩＩ側からマイクロプログラ
ムへ介入を行わないとすると、異常系処理２７のカバレ
ージの向上は全く不可能であること。

本発明は、マイクロプログラムの処理にＣＰＵ１１側か
ら介入することなく、すなわちアダプタ全体を１つのブ
ラックボックスと見ても十分検証精度が上がるデータ送
受信装置の提供を第１の目的とする。第２の目的として
上記第２の問題解決に必要となる送信データの自動変換
を、ＬＰＵ１６及びマイクロプログラムに認識させるこ
となく、ＣＰＵＩＩ側から直接有効にできる手段を提供
することを目的とする。これによってデータ折返しテス
トのため、送受信データのチエツク結果が一致すると設
定されているマイクロプロゲラムダラムへの介入なしに
異常系処理２７に入れるようにすることができる。

〔課題を解決するための手段〕

上記目的は、上位処理装置と回線との間に接続されデー
タ送受信を行うものであって、マイクロプログラムと、
該マイクロプログラムの制御により動作するローカル処
理装置と、送信回路と、受信回路と、該送信回路と該受
信回路間の折返し回路手段を有する送受信装置において
、該折返し回路手段にデータ変換手段を設け、上記送受
信装置による折返しテストの際、上記上位処理装置の指
示により該データ変換手段は該送信回路からのデータを
変換して該受信回路に伝送することを特徴とするデータ
送受信装置を構成することによって達成される。

〔作用〕

データ折返しテストモードをアダプタすなわちマイクロ
プログラムに指示するのに先立ち、ＣＰＵ１ｌ側のテス
トプログラムはインタフェース算回路ＩＡを有効にする
。これによってＬＰＵ１６側すなわちマイクロプログラ
ムがデータ送信を開始すると送信データの本体であるテ
キスト部が回路ＩＡによって変換される。変換されたデ
ータはショート線ＩＣを経由して受信データとなり、受
信回路１９によって受信される。マイクロプログラムは
受信データのチエツク演算の結果と送信データのそれを
処理２４によって比較する。このとき回路ＩＡの作用に
より、比較結果は異常となるので、マイクロプログラム
の処理にＣＰＵＩＩ側から介入したすせずに異常系処理
２７に処理を移すことができる。したがってリトライや
データの回復、エラー要因の分析などを行う異常系処理
２７に対するテストカバレージを向上し、償頼性を上げ
ることができる。ＣＰＵ１１側のテストプログラムでは
、受信データ異常の報告を受けると、処理３２によって
送信データに対し回路ＩＡと同様の論理演算を行う、こ
の演算結果と受信データがすべて一致すれば、テストプ
ログラムとしては正常とする。これによって、マイクロ
プログラムの異常系処理２７の正当性に加えて、送受信
回路１８．１９の正当性をアダプタ１０の動作に介入す
ることなく同時に検証できるものである。

〔実施例〕

以下、本発明の一実施例を、図面を用いて詳細に説明す
る。第１図はそのハードウェア構成を示すブロック図で
ある。このうち、１０はテストの対象となるアダプタ、
１１はＣＰＵ、１２は主記憶、１３はＣＰＵＩＩとアダ
プタ１０のインタフェース回路、１４はＲＯＭ、１５は
ＲＡＭでマイクロプログラムはここに格納される。また
１６は１０を制御するＬＰＵ、１７は送受信データを格
納するためのローカルメモリ、１８．１９は送受信回路
、ＩＡは本発明のポイントとなる送信データ変換のため
の論理演算回路、ＩＢ、Ｉｃはそれぞれ送受信回路を短
絡するショート線でＩＢは上記公知例による従来のもの
、ＩＣは本発明によるものである。

ＩＡが持つ論理演算は、ＬＰＵ１６及びマイクロプログ
ラムが行うデータチエツク処理２０がどのチエツク方式
を採用しているかによって適切なものを付加すべきであ
る。

これより本発明の動作シーケンスを述べる。

ＣＰＵＩ　１及びテストプログラムはまず、インタフェ
ース回路１３を経由し、送信データ変換のための論理演
算回路ＩＡを有効にする１次にデータ折返しによるテス
トを行うことを１３を経由しＬＰＵＩ６及びマイクロプ
ログラムに知らせる。

そして送信データすなわちテストデータを指定する。

ＬＰＵＩ　ｅ側では送信データをローカルメモリ１７の
ある領域に（格納）する６次に処理２１により処理２０
を起動し、送信データに対してデータチエツク演算を行
い、その結果を１７に格納する。これが終了すると処理
２２により送受信動作を行う、このとき、送信回路１８
から出力されたデータはＩＡによっである論理演算をか
けられているため、送信データすなわちテストデータと
は異なるデータとなって受信回路１９に入ってくる。

ＬＰＵＩ６は受信したデータを送信時と同様１７内のあ
る領域に格納する。マイクロプログラムはここまでのＬ
ＰＵＩ６によるアダプタ１０の制御が終了すると、処理
２３により処理２０を起動しデータチエツク演算を行い
、結果を１７に格納する０次に処理２４によって送信及
び受信データのデータチエツク演算結果を比較する。そ
して一致するかどうかの判定処理２５により、一致して
いれば、受信成功の報告を処理２６によりＣＰＵｌ１　
側に対して行う１本発明では送受信回路１８゜１９が正
常ならばＩＡによりデータが変換されているため、従来
不可能であった異常系の処理２７に入る。ここでエラー
要因の解析、リトライの実行などを行い、回復不可能な
らばＣＰＵ１１側に対し受信データの異常を報告する。

ＣＰＵＩＩ側すなわちテストプログラムでは、ＬＰＵＩ
６側より受信動作終了報告を受けると、報告内容が受信
データ異常かどうかを処理３１によって判定する０本発
明はこの実施例の場合、マイクロプログラムに受信デー
タが変わっている。

すなわち異常があることを指摘させることが目的の１つ
である。したがって受信データ異常であれば、第１のチ
エツクは正常であり第２のチエツク。

処理３２以降に入る。処理３２では、ＬＰＵＩ６に対し
て送信データとして与えたテストデータをＩＡと同じ論
理演算により変換する。次に処理３３はローカルメモリ
１７内に格納されている受信データを読み出し、３２に
よって変換したデータと比較を行う、そして判定処理３
４により、比較したデータがすべて一致するとなれば、
マイクロプログラムによるデータチエツクの異常系を中
心とする処理、かつ送受信回路１８．１９の動作とも正
常に機能したことになる。ここにテストプログラムは処
理３５によりテストが正常に終了したことをＣＲＴなど
に表示し、処理を終了する。

また処理３１によって、受信動作終了による報告内容が
上記以外であると判定されたとき、または処理３４によ
って変換後の送信データと受信データに不一致があった
ときは、エラーの要因を詳細に分析するため、要因分析
処理３６に入る。これにより処理３７はエラーの発生と
その要因を表示し、その処理を終了する。

要因分析処理３６では、マイクロプログラムによる受信
終了報告の内容のチエツク及び処理３２゜３３．３４を
行い、エラー要因を分析するものである。第４図はその
結果とエラー原因の関係をまとめたマトリックス図であ
る。すなわち、受信データの異常をマイクロプログラム
が指摘かっ、送受信データの比較処理３３の結果すべて
一致のときのみを正常終了とする。比較処理３３は正常
かつ受信データ異常ではないとマイクロプログラムが報
告したケースでは、マイクロプログラムによるデータチ
エツク処理２１及び２３，２４，２７内に不良があると
断定できる。また処理３３により送受信データの不整合
を、マイクロプログラムは受信データの異常を報告した
ケースでは、処理２１及び２３，２４．２７は正しく動
作したと考えられる。ここでは送受信動作の制御処理２
２に不良があると思われる。さらに処理３３でデータの
不整合、マイクロプログラムでは受信データ異常ではな
いというケースでも、処理２２に不良があると思われる
。

このように本実施例によれば、異常系処理２７へのカバ
レージを広げるとともに、それ以外のマイクロプログラ
ム処理全体に要因の切分けが展開できることがわかる。

したがって上記４つのケースと処理２７．及びローカル
メモリ１７を分析すれば、不良動作の原因をより詳細に
分析できることになる。よってマイクロプログラムへ介
入しないで、十分にアダプタ１０の制御機能の検証に効
果を上げられる。

〔発明の効果〕

本発明の送受信装置は以上説明したように構成されてい
るので、以下に記載されているような効果を奏する。

第１にアダプタ制御を行うマイクロプログラムの処理に
介入する必要がないので、実際の動作環境に極めて近い
形でテストが実行できること。

第２にマイクロプログラムの異常チエツク機能及びその
後処理についてのテストカバレージを向上することがで
き、その動作に対する信頼性を高めることができること
。

第３にマイクロプログラムが受信データの異常を指摘し
たかという従来とは逆の判定処理をテストプログラムに
付加することにより、不良原因の切分けがより細かく行
えるようになったこと。

【図面の簡単な説明】

第１図は本発明にかかる送受信動作確認方法を説明する
ための装置のブロック図、第２図はマイクロプログラム
処理の流れ図、第３図はテストプログラム処理の流れ図
、第４図はテストプログラムによる判定とエラー原因と
の関係を示すマトリックス図である。 １１・・・ＣＰＵ、１２・・・メインメモリ（主記憶）
。 １３・・・ＣＰＵとアダプタ１０とのインタフェース回
路。 １４・・・ＲＡＭ、１５・・・ＲＯＭ。 １６・・・アダプタ１０を制御するローカルプロセッサ
。 １７・・・アダプタ１０のためのメモリ（ローカルメモ
リ）。 ８・・・送信回路、１９・・・受信回路。 Ａ・・・本発明にかかる送信データ変換回路。 Ｂ・・・従来技術によるショート線。 Ｃ・・・本発明にかかるショート線。 第 囚 発 ２ 目 晃 国

Claims (1)

【特許請求の範囲】
1. １、上位処理装置と回線との間に接続されデータ送受信
   を行うものであって、マイクロプログラムと、該マイク
   ロプログラムの制御により動作するローカル処理装置と
   、送信回路と、受信回路と、該送信回路と該受信回路間
   の折返し回路手段を有する送受信装置において、該折返
   し回路手段にデータ変換手段を設け、上記送受信装置に
   よる折返しテストの際、上記上位処理装置の指示により
   該データ変換手段は該送信回路からのデータを変換して
   該受信回路に伝送することを特徴とするデータ送受信装
   置。