JPH03192748A - Ｌｓｉ設計支援システム - Google Patents
Ｌｓｉ設計支援システムInfo
- Publication number
- JPH03192748A JPH03192748A JP33361889A JP33361889A JPH03192748A JP H03192748 A JPH03192748 A JP H03192748A JP 33361889 A JP33361889 A JP 33361889A JP 33361889 A JP33361889 A JP 33361889A JP H03192748 A JPH03192748 A JP H03192748A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- database
- rule
- frame
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩ製造時に用いるワイヤボンディング用
図面を作成するＬＳＩ設計支援システムに関するもので
ある。
図面を作成するＬＳＩ設計支援システムに関するもので
ある。
第３図は従来のＬＳＩ設計支援システムの構成を示すブ
ロック図である。同図において、１はグラフィックデイ
スプレィ等の画像データを表示するための表示部、２は
支援システム全体にオペレータが指示を与えるためのキ
ーボード、マウス等からなる指示部、３は表示部１に表
示すべき画偉デ−タを送って画像表示を行なう表示制御
部、４はチップのパターン情報の入ったチップデータベ
ース、５はフレーム情報の入ったフレームデータベース
、６はチップデータベース４からのチップ情報及びフレ
ームデータベース５からのフレーム情報を取シ込み指示
部２の指示に基づきフレーム。
ロック図である。同図において、１はグラフィックデイ
スプレィ等の画像データを表示するための表示部、２は
支援システム全体にオペレータが指示を与えるためのキ
ーボード、マウス等からなる指示部、３は表示部１に表
示すべき画偉デ−タを送って画像表示を行なう表示制御
部、４はチップのパターン情報の入ったチップデータベ
ース、５はフレーム情報の入ったフレームデータベース
、６はチップデータベース４からのチップ情報及びフレ
ームデータベース５からのフレーム情報を取シ込み指示
部２の指示に基づきフレーム。
チップの合成表示及びワイヤボンディングパスを決める
チップ上電極とフレームとの間の結線を行ないワイヤボ
ンディング用図面を作成する対話制御部、７はワイヤボ
ンディング用図面作成時の制約事項等の入ったルールデ
ータベース、８は作成したワイヤボンディング用図面が
ルールデータベース７に入った制約条件を満しているか
否かをチェックするルールチェック部、９は完成したワ
イヤボンディング用図面を格納しておくワイヤボンド用
図面データベースである。
チップ上電極とフレームとの間の結線を行ないワイヤボ
ンディング用図面を作成する対話制御部、７はワイヤボ
ンディング用図面作成時の制約事項等の入ったルールデ
ータベース、８は作成したワイヤボンディング用図面が
ルールデータベース７に入った制約条件を満しているか
否かをチェックするルールチェック部、９は完成したワ
イヤボンディング用図面を格納しておくワイヤボンド用
図面データベースである。
次に動作について説明する。第３図において、表示部１
に対話制御部６のコントロールのもとに指示部２で指示
することによシ、チップデータベース４から第４図に示
すようなＩＣチップ２０゜チップ輪郭部２１およびチッ
プ上電極２２１〜２２６などのチップ情報２０Ｄおよび
第５図に示すようなフレーム３０．ダイパッド部３１お
よびインナーフレーム３２．〜３２−などのフレーム（
ＩＣのモールド内に入るフレーム部分）情報３０Ｄを表
示制御部３全通して第６図に示すように重ね合わせて表
示する。この重ね合わせた画面に対して指示部２を使用
して第７図に示すようにＩＣチップ２０上の電極２２１
とインナー７レーム３２１との間、電極２２２とインナ
ーフレーム３２２との間および電極２２３とインナーフ
レーム３２３との間をそれぞれ結線４１，４２．４３で
配線し、チップ２０上の電極２２とインナーフレーム３
２との間の電気的導通を行なうためのワイヤ経路、つま
シボンディングパスを決める。そして、必要なボンディ
ングパスの総てを作成した後、ルールデータベース７に
入った制約条件を満足しているか否かをルールチェック
部８でチェックする。ルールを満足していれば、ワイヤ
ボンディング用図面ができ上ったとして画面情報をワイ
ヤボンディング用図面データベース９に格納する。ルー
ルを満足していなければ、それを表示部１に表示して知
らせる。
に対話制御部６のコントロールのもとに指示部２で指示
することによシ、チップデータベース４から第４図に示
すようなＩＣチップ２０゜チップ輪郭部２１およびチッ
プ上電極２２１〜２２６などのチップ情報２０Ｄおよび
第５図に示すようなフレーム３０．ダイパッド部３１お
よびインナーフレーム３２．〜３２−などのフレーム（
ＩＣのモールド内に入るフレーム部分）情報３０Ｄを表
示制御部３全通して第６図に示すように重ね合わせて表
示する。この重ね合わせた画面に対して指示部２を使用
して第７図に示すようにＩＣチップ２０上の電極２２１
とインナー７レーム３２１との間、電極２２２とインナ
ーフレーム３２２との間および電極２２３とインナーフ
レーム３２３との間をそれぞれ結線４１，４２．４３で
配線し、チップ２０上の電極２２とインナーフレーム３
２との間の電気的導通を行なうためのワイヤ経路、つま
シボンディングパスを決める。そして、必要なボンディ
ングパスの総てを作成した後、ルールデータベース７に
入った制約条件を満足しているか否かをルールチェック
部８でチェックする。ルールを満足していれば、ワイヤ
ボンディング用図面ができ上ったとして画面情報をワイ
ヤボンディング用図面データベース９に格納する。ルー
ルを満足していなければ、それを表示部１に表示して知
らせる。
このルールには、実際にはループ状に張る結線がたれた
シすることによって隣シのフレームに触れたシしないよ
うに図上で記入するボンディングパスを示す結線と隣シ
のフレーム間の距離、つまり第７図では結線４２とイン
ナーフレーム３２ｇとの間の距離ａを一定に保つあるい
はボンディングが正常に行なわれるようにＩＣチップ２
０上電極２２あるいはインナーフレーム３２の端の方に
ボンディングポイントを持ってこないといったようなも
のがある。
シすることによって隣シのフレームに触れたシしないよ
うに図上で記入するボンディングパスを示す結線と隣シ
のフレーム間の距離、つまり第７図では結線４２とイン
ナーフレーム３２ｇとの間の距離ａを一定に保つあるい
はボンディングが正常に行なわれるようにＩＣチップ２
０上電極２２あるいはインナーフレーム３２の端の方に
ボンディングポイントを持ってこないといったようなも
のがある。
従来のワイヤボンディング用図面作成を支援するＬＳＩ
設計支援システムにおいて、ボンディングポイントつｔ
ｂ結線の始点および終点は、ＩＣチップ上電極２２側で
は電極２２の中心であシ、インナーフレーム３２側では
指示部２で指示したポイントあるいは予め決めておいた
固定ポイントを使用していた。しかしながら、第５図に
示したようにインナーフレーム３２側はボンディング可
能領域大が比較的広く、前述したような一点を指定した
とき、ルール違反を起こしていてもボンディングポイン
トを移してやれば違反がなくなったシ、違反度合が減少
、使える場合があっても気付かず、新規にフレームを作
シ直すといった無駄が発生していた。
設計支援システムにおいて、ボンディングポイントつｔ
ｂ結線の始点および終点は、ＩＣチップ上電極２２側で
は電極２２の中心であシ、インナーフレーム３２側では
指示部２で指示したポイントあるいは予め決めておいた
固定ポイントを使用していた。しかしながら、第５図に
示したようにインナーフレーム３２側はボンディング可
能領域大が比較的広く、前述したような一点を指定した
とき、ルール違反を起こしていてもボンディングポイン
トを移してやれば違反がなくなったシ、違反度合が減少
、使える場合があっても気付かず、新規にフレームを作
シ直すといった無駄が発生していた。
本発明は上述した問題を解消するためになされタモので
、ルール違反を起こしている結線フレーム側端点を動か
し、ルール違反解消あるいは違反度合の減少を図ること
のできるＬＳＩ設計支援システムを得ることを目的とす
る。
、ルール違反を起こしている結線フレーム側端点を動か
し、ルール違反解消あるいは違反度合の減少を図ること
のできるＬＳＩ設計支援システムを得ることを目的とす
る。
〔課題を解決するための手段〕
本発明のＬＳＩ設計支援システムは、従来のシステム加
えてインナーフレーム先端部のボンディング可能領域を
抽出するボンディング領域抽出部と、ボンディングパス
を決める結線端点のインナーフレーム側を移動させるボ
ンディングポイント移動部とを設けたものである。
えてインナーフレーム先端部のボンディング可能領域を
抽出するボンディング領域抽出部と、ボンディングパス
を決める結線端点のインナーフレーム側を移動させるボ
ンディングポイント移動部とを設けたものである。
本発明におけるＬＳＩ設計支援システムは、−担作成し
たワイヤボンディング用図面に結線ルール違反が発生し
た場合、そのルール違反のＳ類によって自動的に可能な
範囲でボンディングポイントを移し、ルール違反の解消
及び違反度合の低減を図ることができる。
たワイヤボンディング用図面に結線ルール違反が発生し
た場合、そのルール違反のＳ類によって自動的に可能な
範囲でボンディングポイントを移し、ルール違反の解消
及び違反度合の低減を図ることができる。
以下、この発明の一実施例を図について説明する。第１
図において、１０はルールデータベースＴの情報にした
がってフレームデータベース５から取シ出され表示部１
に表示されたインナーフレーム先端のボンディングポイ
ントを置くときの制約事項を満足する領域、つｔシ第５
図の人で示したような領域を見つけ出すボンディング領
域抽出部、１１はルールチェック部８で見つけられた結
線エラーのエラ情報に基づいて結線のフレーム側端点の
位置を移すボンディングポイント移動部である 次に本実施例の動作について説明する。第１図において
、表示部１に対話制御部６のコントロールのもとに指示
部２で指示することによ、９ＩＣチツプ情報２００とイ
ンナーフレーム情報３０Ｄとが表示部３を通して重ね合
せ表示される。重ね合わせた画面に対して指示部２を使
って第２図に示すようにボンディング用結線４１，４２
．４３を書き加える。この結線が完了した後でルールチ
ェック部８でルールチェックを行なうと、第２図中の結
線４２とインナーフレーム３２３の距離１が短かすぎる
ため、エラーが発生していることが発見される。従来例
ではこのエラー情報が表示部１に表示されるので、オペ
レータがボンディングポイントを移動させたシ、または
フレーム自体を作夛直すといったことを行なっていた。
図において、１０はルールデータベースＴの情報にした
がってフレームデータベース５から取シ出され表示部１
に表示されたインナーフレーム先端のボンディングポイ
ントを置くときの制約事項を満足する領域、つｔシ第５
図の人で示したような領域を見つけ出すボンディング領
域抽出部、１１はルールチェック部８で見つけられた結
線エラーのエラ情報に基づいて結線のフレーム側端点の
位置を移すボンディングポイント移動部である 次に本実施例の動作について説明する。第１図において
、表示部１に対話制御部６のコントロールのもとに指示
部２で指示することによ、９ＩＣチツプ情報２００とイ
ンナーフレーム情報３０Ｄとが表示部３を通して重ね合
せ表示される。重ね合わせた画面に対して指示部２を使
って第２図に示すようにボンディング用結線４１，４２
．４３を書き加える。この結線が完了した後でルールチ
ェック部８でルールチェックを行なうと、第２図中の結
線４２とインナーフレーム３２３の距離１が短かすぎる
ため、エラーが発生していることが発見される。従来例
ではこのエラー情報が表示部１に表示されるので、オペ
レータがボンディングポイントを移動させたシ、または
フレーム自体を作夛直すといったことを行なっていた。
それに対し、本実施例では、エラーの発生した結線の端
点のあるインナーフレームのポンディング可能領域Ａ′
部をボンディング領域抽出部１０が抽出し、ボンディン
グポイント移動部１１が前述したエラー情報及びボンデ
ィング可能領域情＠をもとにボンディングポイントを移
し、結ｆｉｊ４２に代る結ｔｉ１４２’を作シ、距離ａ
がａ／となシ、前記ルール違反の解消あるいは軽減を自
動的に行なう。この新しい結線に対してもルールチェッ
ク部８によるルールチェックが行なわれ、結線の最良解
が出るまで、作業が繰シ返されることになる。
点のあるインナーフレームのポンディング可能領域Ａ′
部をボンディング領域抽出部１０が抽出し、ボンディン
グポイント移動部１１が前述したエラー情報及びボンデ
ィング可能領域情＠をもとにボンディングポイントを移
し、結ｆｉｊ４２に代る結ｔｉ１４２’を作シ、距離ａ
がａ／となシ、前記ルール違反の解消あるいは軽減を自
動的に行なう。この新しい結線に対してもルールチェッ
ク部８によるルールチェックが行なわれ、結線の最良解
が出るまで、作業が繰シ返されることになる。
なお、前述した実施例では、インナーフレーム側結線端
点を移動したが、ＩＣチップ上の電極領域が大きく、移
動可能領域が存在する場合はＩＣチップ側端点を動かす
ことも可能である。
点を移動したが、ＩＣチップ上の電極領域が大きく、移
動可能領域が存在する場合はＩＣチップ側端点を動かす
ことも可能である。
以上説明したように本発明は、インナーフレーム先端の
ボンディング可能領域を抽出するボンディング領域抽出
部と、ボンディング可能領域内でボンディングポイント
をずらすボンディングポイント移動部とを設けたことに
よシ、−担作成したボンディング用図面がルール違反を
起こしている場合、自動的にエラーの解消あるいはエラ
ーの度合の軽減を行々つてくれるので、従来のように十
分なチェックが行なわれず、新規にフレームを作成する
無駄やあるいは人が時間をかけて試行錯誤的にエラー除
去を行なうことがなくなる等の効果が得られる。
ボンディング可能領域を抽出するボンディング領域抽出
部と、ボンディング可能領域内でボンディングポイント
をずらすボンディングポイント移動部とを設けたことに
よシ、−担作成したボンディング用図面がルール違反を
起こしている場合、自動的にエラーの解消あるいはエラ
ーの度合の軽減を行々つてくれるので、従来のように十
分なチェックが行なわれず、新規にフレームを作成する
無駄やあるいは人が時間をかけて試行錯誤的にエラー除
去を行なうことがなくなる等の効果が得られる。
第１図は本発明の一実施例によるＬＳＩ設計支援システ
ムの構成を示すブロック図、第２図はボンディング用結
線をルール違反解消するためのポンディングポイント移
動例を説明する図、第３図は従来のＬＳＩ設計支援シス
テムの構成を示すブロック図、第４図はシステムで表示
するチップ情報を示す図、第５図はシステムで表示する
フレーム情報を示す図、第６図はチップ情報とフレーム
情報とを重ね合せて表示した図、第７図は重ね合わせし
たチップ、フレームにワイヤボンディング用のボンディ
ングパスを示す結線を書き込んだ図である。 １・・・・表示部、２・・・・指示部、３・・・・表示
制御部、４・・・・チップデータベース、５ ｍ ＋１
＠ １１７レームデータベース、６・＄・一対話制御
部、７・・・ｅルールデータベース、８・・ψ・ルール
チェック部、９ｅ・・・ワイヤボンディング用図面デー
タベース、１０・・・・ボ／ディング領域抽出部、 １ ・ボンディング ポイント移動部。 代 理 人 大 岩 増 雄 第 図 第 図 第 図 第 ４ 図 第 図 第 図
ムの構成を示すブロック図、第２図はボンディング用結
線をルール違反解消するためのポンディングポイント移
動例を説明する図、第３図は従来のＬＳＩ設計支援シス
テムの構成を示すブロック図、第４図はシステムで表示
するチップ情報を示す図、第５図はシステムで表示する
フレーム情報を示す図、第６図はチップ情報とフレーム
情報とを重ね合せて表示した図、第７図は重ね合わせし
たチップ、フレームにワイヤボンディング用のボンディ
ングパスを示す結線を書き込んだ図である。 １・・・・表示部、２・・・・指示部、３・・・・表示
制御部、４・・・・チップデータベース、５ ｍ ＋１
＠ １１７レームデータベース、６・＄・一対話制御
部、７・・・ｅルールデータベース、８・・ψ・ルール
チェック部、９ｅ・・・ワイヤボンディング用図面デー
タベース、１０・・・・ボ／ディング領域抽出部、 １ ・ボンディング ポイント移動部。 代 理 人 大 岩 増 雄 第 図 第 図 第 図 第 ４ 図 第 図 第 図
Claims (1)
- 画像を表示する表示部と、前記画像表示をコントロー
ルする表示制御部と、キーボード、マウスを有する指示
部と、ＩＣチップのパターン情報が格納されたチツプデ
ータベースと、前記ＩＣチップの外部端子となるフレー
ムのフレーム情報が格納されたフレームデータベースと
、前記チップデータベースに格納されているパターン情
報とフレームデータベースに格納されているフレーム情
報とを取り出して表示部に表示し指示部の指示にしたが
つてワイヤボンディング用図面を表示部に対話的に作成
する対話制御部と、前記ワイヤボンディング用図面作成
時の制約事項が格納されたルールデータベースと、作成
されたワイヤボンディング用図面に対してルールデータ
ベースの情報を用いてルール違反のチェックを行なうル
ールチェック部と、ルールチェック後のワイヤボンディ
ング用図面情報を記憶するワイヤボンディング用図面デ
ータベースとを備えたＬＳＩ設計支援システムにおいて
、前記フレームのインナーフレーム先端のボンディング
可能領域を抽出するボンディング領域抽出部と、該ボン
ディング可能領域内でボンディングポイントをずらすボ
ンデイングポイント移動部とを設けたことを特徴とする
ＬＳＩ設計支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33361889A JPH03192748A (ja) | 1989-12-21 | 1989-12-21 | Ｌｓｉ設計支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33361889A JPH03192748A (ja) | 1989-12-21 | 1989-12-21 | Ｌｓｉ設計支援システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192748A true JPH03192748A (ja) | 1991-08-22 |
Family
ID=18268066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33361889A Pending JPH03192748A (ja) | 1989-12-21 | 1989-12-21 | Ｌｓｉ設計支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192748A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171963A (ja) * | 1988-12-26 | 1990-07-03 | Nec Corp | リード配置設計システム |
-
1989
- 1989-12-21 JP JP33361889A patent/JPH03192748A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171963A (ja) * | 1988-12-26 | 1990-07-03 | Nec Corp | リード配置設計システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0765201A (ja) | 形状モデリング装置及び形状モデリング方法 | |
| JPH03192748A (ja) | Ｌｓｉ設計支援システム | |
| US7870526B2 (en) | Aid apparatus, computer-readable recording medium in which design aid program is stored, and interactive design aid apparatus | |
| JP2887203B2 (ja) | Ｌｓｉ設計支援システム | |
| JP3204716B2 (ja) | レイアウト編集装置及び図作成装置 | |
| JP2861136B2 (ja) | 未結線表示方式 | |
| JP2821188B2 (ja) | レイアウトパターン情報抽出装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JPH04151772A (ja) | 対話自動配線方式 | |
| JPH05227559A (ja) | 電子交換装置の機器増設工法 | |
| JPH07141437A (ja) | 工程流れ図分析装置 | |
| JPH01274276A (ja) | 自動配線機能付レイアウトエディタ | |
| JPS61118796A (ja) | 回路図面の表示方式 | |
| JPH04235682A (ja) | 配線状態表示装置 | |
| JPH0376245A (ja) | レイアウトパターン検証装置 | |
| JPH10335469A (ja) | パタンデータ表示装置とその方法 | |
| JPH0375876A (ja) | 対話配線装置 | |
| JPH118313A (ja) | レイアウト検証装置及びレイアウト検証方法 | |
| JPH05326710A (ja) | 半導体集積回路用パターン設計装置 | |
| JPH01199490A (ja) | 対話型配置方式 | |
| JPS63184126A (ja) | 情報入力装置 | |
| JPS62293354A (ja) | 専門家システム構築支援装置 | |
| JPS63318617A (ja) | デ−タエントリ装置 | |
| JPH03257674A (ja) | プリント配線板設計システム | |
| JPH0520313A (ja) | 罫線引き機構 |