JPH0319328A - 半導体装置の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分町］ 本発明は、半導体装置特にハイポーラトランジスタの製
注に関する。

〔発明の概要〕

本発明は、半導体装置の製法において、第１導雷形不純
物を含むアモルファス層を介して第２導電形不純物を半
導体基体内に上記第１導電形不純物よりも深くイオン注
入し、同時に熱処理して半導体基体に第１導電形のエミ
ソタ領域及び第２導電形のヘース領域を形成することに
より、ヘースを形成するための第２導電形不純物のイオ
ン注入時のチャネリング現象を抑制し、電流増幅率ｈＦ
Ｅの精度が良い半導体装置を製造できるようにしたもの
である。

〔従来の技術〕

現在、バイボーラトランジスタは、２重拡敗（又は３ｆ
ｔ広敗）によりエミッタ領域及びベース領域を形成して
おり、イオン注入技術の進歩により各拡散層の浅い接合
化、高濃度化が実現でき、微細化が図られてきた。しか
し、高濃度接合になるに従い、結晶欠陥や内部電界が大
きくなることにより雑音が問題となる。

一方、低雑音トランジスタとして、第５図に示すＬ　Ｅ
　Ｃ　（Ｌｏｗ　Ｅｍｉｔｔｅｒ　Ｃｏｎｃｅｎｔｒａ
ｔｉｏｎ）構造のハイボーラトランジスタが提案されて
いる。このハイボーラトランジスタ（１）は例えばｎ４
シリコン基板（５）上にｎ形コレクタ領域（４），　　
ｐ形真性ヘース領域（３）及びｎ形エミッタ領域（２）
を有するも、特にエミッタ領域（２）を高濃度エミンタ
領域（２Ａ）と低濃度エミッタ領域（２Ｂ）の２Ｎとし
、即ち高濃度エミッタ領域（２Ａ）と真性ベース領域（
３）間に低濃度工ξツタ領域（２Ｂ）を設けて構威し、
低雑音化を実現している。（６）はベース取出し領域、
（７）はエミッタ電極を示す。

？発明が解決しようとする課題〕 しかしながら、上述のＬＥＣ構造のトランジスタ（１）
の場合、真性ベース領域（３）は高エネルギーのイオン
注入で形成することが考えられるが、イオン注入時のチ
ャネリング現象の為、第６図（トランジスタ（１）の不
純物濃度分布図）に示すように、ベース領域（３）の不
純物が破線（ａ）で示すようにテールを引きやすく、電
流増幅率ｈＦＥのばらつきが大きくなるという問題があ
った。

本発明は、上述の点に鑑み、ｈ■の精度を良好にした半
導体装置の製法を提供するものである。

〔課題を解決するための手段〕

本発明の半導体装置の製法は、第１導電形不純物を含む
アモルファス層を介して第２導電形不純物を半導体基体
内に前記第２導電形不純物よりも深くイオン注入し、同
時に熱処理して半導体基体にエミッタ領域及びヘース領
域を形戒するようになす。

ここで、第１導電形不純物を含むアモルファス層は、次
のようにして形威されるものを含む。

半導体基体上に多結晶層を形或し第１導電形不純物を多
結晶層中もしくは多結晶層及び半導体基体中に浅くイオ
ン注入して多結晶層をアモルファス化する。

半導体基体上にアモルファス層を形成し、第１遵電形不
純物をアモルファス層中もしくはアモルファス層及び半
導体基体中に浅くイオン注入する。

半導体基体上に第１導電形不純物を含有するアモルファ
ス層を形成する。

（作用〕 上述の製法によれば、アモルファス層を介して第２導電
形不純物を半導体基体内にイオン注入してベース領域を
形戒するので、このイオン注入時のチャネリング現象が
抑制され、所謂チャネリングテールのない不純物濃度分
布を有するベース領域が形戒される。従って、電流増幅
率ｈＦＥの精度の良いバイポーラトランジスタが得られ
る。

また、第２導電形不純物を第１導電形不純物よりも深く
イオン注入して、熱処理することにより、同時に工ξツ
タ領域及びベース領域を形或することができ、且つＬ　
Ｅ　Ｃ構造となるので、低雑音バイポーラトランジスタ
が形威される。

（実施例〕 以下、図面を参照して本発明による半導体装置の製法の
一例を説明する。

第１図を用いて本発明の基本となる要部の製法の一例に
ついて説明する。

第１図Ａに示すように、第１導電形例えばｎ形のシリコ
ンエピタキシャル或長層（１１）の一主面上にＳｉｎ．
膜等よりなるフィールド絶縁膜（ｌ２）を形威し、この
フィールド絶縁膜（１２）にエビタキシャル或長層（ｌ
１）が臨む開口（ｌ３）を形成した後、この開口（１３
）内を含む所定領域上に選択的に例えば厚さ５００入〜
３０００人程度の多結晶シリコン膜（１４）を彼着形成
する。

次に、第１図Ｂに示すように開口（ｌ３）を通してエミ
ッタとなる不純物例えばヒ素（Ａｓ）等のｎ形不純物（
ｌ５）を多結晶シリコン膜（ｌ４）中、もしくは多結晶
シリコン膜（ｌ４）及びエビタキシャル或長層（１１）
中に浅くイオン注入する。例えば７０ｋｅ　Ｖ程度の打
込みエネルデギーでイオン注入する。このｎ形不純物（
ｌ５）のイオン注入により多結晶シリコン膜（１４）は
アモルファス化する。（１６）はアモルファス化された
膜である。

次に、第１図Ｃに示すように、同し開口（１３）を通じ
てベースとなる不純物例えばボロン（Ｂ）等のｐ形不純
物（１７）をエビタキシャル戒長層（１　１）中に深く
イオン注入する。例えば１００ｋｅ　Ｖ〜５００ｋｅ　
Ｖ程度の打込みエネルギーでイオン注入する。すなわち
、このｐ形不純物（１７）はｎ形不純物（１５）のイオ
ン注入領域より深い位置にドーズ量ビークＲｐが存する
ように高エネルギーのイオン注入により導入する。

次に、不純物活性化のためのアニール処理を施し、高濃
度工ξツタ領域（１８）及びヘース領域（ｌ９）を同時
に形或する。高濃度工ξツタ領域（１８）は主としてア
モルファス化された膜（１６）からのヒ素（Ａｓ）の拡
散により形威される。

ここで、ｐ形不純物（１７）を深くイオン注入する理由
を述べる。同一の多結晶シリコン膜（１４）中にヒ素（
Ａｓ）とボロン（Ｂ）を導入し、熱処理して拡散係数の
違いにより（ボロンの方がヒ素よりも拡散係数が大であ
る）、工旦ツタ領域及びベース領域を形成しようとする
と、ヒ素（Ａｓ）ドーブの多結晶シリコンによるボロン
（Ｂ）の「吸い取リ効果」によりボロン（Ｂ）がエビタ
キシャル戊長層中６こ拡散されず、ベース領域が形成で
きないことが知られている。従って、本例ではボロン（
Ｂ）のイオン注入はヒ素（Ａｓ）のイオン注入領域より
深くする必要がある。

この様に、ヒ素等のｎ形不純物のイオン注入でアモルフ
ァス化した膜（１６）を介してボロン等のｐ形不純物（
１７）をイオン注入することにより、イオン注入時のチ
ャネリング現象は抑制され、ベース領域（ｌ９）として
チャネリングテールのない不純物濃度分布が得られる。

また、ｐ形不純物（１７）はアモルファス化された膜（
１６）を通過してｎ形不純物（１５）のイオン注入領域
よりも深い位置にイオン注入されるので、同し熱処理で
エミッタ領域（１８）及びベース領域（工９）が同時に
形成され、且つｎ形のベース領域（ｌ８）とｐ形のヘー
ス領域（１９）の間に低濃度のｎ形領域が形威され、Ｌ
　Ｅ　Ｃ構造が構戊される。

次に、上述の第１図で示した製法を利用して本発明に係
るバイボーラトランジスタの製法例を第２図を参照して
説明する。

本例においては、まず第２図Ａに示すように第１導電形
半導体基板例えばｎ゛シリコン基板（２１）上に同導電
形の低濃度エビタキシャル成長層（２２）を形成する。

エビタヰシャル戊長層（２２）の主面に例えばＳｉＯｚ
膜等の絶縁膜（２３）を形成した後、絶縁■Δ（２３）
　ｈに例えば多結晶シリコン膜（２４）を選択的に形戊
する。この多結晶シリコン膜（２４）は爾後形威される
エミッタ領域に対応する部分に形成する。

そして、この多結晶シリコン膜（２４）をマスクにして
ボロン（Ｂ）（２５）を高濃度にイオン注入し、ベース
取出し領域（２６）を形成する（第２図Ｂ参照）。

次に、第２図Ｂに示すように、多結晶シリコン層（２４
）を含む全面にＣＶＤ　（化学気相成長）法によるＳｉ
０２膜（２７）を被着形威し、このＳｉｎ．膜（２７）
に対して緻密・安定化するための熱処理即ちデンシファ
イを施す。

次に、第２図Ｃに示すようにフォトレジストのスビンコ
ートＩｆｆ（２８）を形成したのち、エンチバックによ
り平坦化し、多結晶シリコン膜（２４）の表面を露出さ
せしめる。

次に、ＫＯＩＩ溶液等により多結晶シリコン膜（２４）
をエッチング除去し、さらにこの除去により形成された
凹所内の絶縁膜（２３）をエノチング除去して、開口（
２９）を形威する。

次に、前述の第１図の製法に従う。即ち、第２図Ｄに示
すように開口（２９）内を含んで表面に多結晶シリコン
ＩＩ！（３０）を被着形威した後、ヒ素（Ａｓ）（３ｌ
）を多結晶シリコン１１９（３０）中、もしくは多結晶
シリコン膜（３０）及び開口（２９）を通してエビタキ
シャル威長層（２２）中に浅くイオン注入する。このＡ
ｓ（３Ｉ）のイオン注入により多結晶シリコン１１９（
３０）がアモルファス化された膜（３２）となる。

次に、同し開口（２つ）内のアモルファス化された１１
２（３２）を通してエビタキシャル成長層（２２）内に
Ａｓ（３１）のイオン注入領域よりも深い位置にドーズ
檀ピークＲｐが存するようにボロン（Ｂ）　（３３）ヲ
高エネルギーでイオン注入する。

次いで、不純物活性化のためのアニール処理を施し、高
濃度エミッタ領域（３４Ａ）及びベース取出し領域（２
６）に連接する真性ベース領域（３５）を同時に形戒す
る。高濃度エミ，タ領域（３４Ａ）　と真性ベース領域
（３５）間にはエビタキシャル或長層（２２）がらなる
低濃度工ξ冫夕領域（３４Ｂ）が形成される。

その後、Ｍのエミッタ電極（３７）を形威し、またエミ
ッタ電極（３７）直下を残してそれ以外のアモルファス
化された膜（３２）を選択的にエッチング除去する。斯
くして、第２図Ｆに示すように高濃度領域（３４Ａ）及
び低濃度領域（３４Ｂ）から戒るエミッタ領域（３４）
，真性ベース領域（３５）及びコレクタ領域（３６）か
らなるＬＥＣ構造のバイポーラトランジスタ（３８）を
得る。

上述の製法によれば、エビタキシャル戒長層（２２）が
臨む開口（２９）を含んで多結晶シリコン膜（３０）を
形威し、エミッタを形或するためのヒ素（　Ａ　ｓ）　
（３１）をイオン注入した後、このイオン注入で多結晶
シリコン膜（３０）がアモルファス化した膜（３２）を
介してベースを形威するためのボロン（Ｂ）（３３）を
イオン注入するので、ボロン（Ｂ）イオン注入時のチャ
ネリング現象を抑制することができる。したがって、チ
ャネリングのない不純物濃度分布を有する真性ベース領
域（３５）を形戒することができ、電流増幅ｈＦＥの精
度の極めて良好なバイポーラトランジスタ（３８）を製
造することができる。

また、ボロン（Ｂ）（３３）をヒ素（　Ａ　ｓ）　（３
１）のイオン注入領域より深くイオン注入するので、熱
処理してエミンタ領域（３４Ａ）及び真性ベース領域（
３５）を同時形成できると共に、ＬＥＣ構造となり、低
雑音トランジスタを実現することができる。

さらに、エミッタ領域（３４Ａ）を形或するために用い
た開口（２９）を用いてイオン注入しヘース領域（３５
）をセルファラインで形成できるので、Ｌ　Ｅ　Ｃ構造
のハイポーラトランジスタの微細化が可能となる。

尚、上例では多結晶シリコン膜（３０）にヒ素（Ａｓ）
（３ｌ）をイオン注入してアモルファス化し、次いでボ
ロン（Ｂ）（３３）をイオン注入するようにしたが、そ
の他、例えば第３図Ａ及びＢに示すように、最初からア
モルファスシリコン膜（４ｌ）を形成し、アモルファス
シリコン膜（４１）中、もしくはアモルファスシリコン
膜（４１）及びエビタキシャル成長層（２２）に浅くヒ
素（　Ａ　ｓ）　（３１）をイオン注入した後、ポロン
（Ｂ）（３３）を深くイオン注入して熱処理し、エミッ
タ領域（３４Ａ）及びベース領域（３５）を同時に形威
すようにしてもよい。さらに、第４図Ａ及びＢに示すよ
うに最初に開口（２９）を含んでＡｓを含有するアモル
ファスシリコン膜（４２）を形成し、このアモルファス
シリコン膜（４２）を介してボロン（Ｂ）（３３）を深
くイオン注入し、その後、アニル処理して工業ツタ領域
（３４Ａ）及びベース領域（３５）を同時に形成するよ
うになしてもよい。

これらの実施例においても、第２図と同様の効果が得ら
れるものである。

〔発明の効果〕

本発明の半導体装置の製法によれば、第１導電形不純物
を含むアモルファス層を介して第２導電形不純物をイオ
ン注入してベース領域を形成するので、ベース領域はチ
ャネリングテールのない不純物濃度分布となり、電流増
幅率ｈＦＥの精度のよいバイボーラトランジスタを製造
することができる。

また高エネルギーのイオン注入によりベース領域をエミ
ッタ領域より深い位置に形成するので、ＬＥＣ構造とす
ることができ、低雑音トランジス夕を製造することがで
きる。

【図面の簡単な説明】

第１図Ａ−Ｄは本発明に係る基本となる要部の製法例を
示す工程図、第２図Ａ−Ｆは本発明に係るバイボーラト
ランジスタの製法の一例を示す工程図、第３図Ａ及びＢ
は本発明に係るバイポーラトランジスタの製法の他の例
を示す工程図、第４図Ａ及びＢは本発明に係るバイポー
ラトランジスタの製法のさらに他の例を示す工程図、第
５図は従来のＬＥＣ構造のバイポーラトランジスタの断
面図、第６図はその不純物濃度分布図である。 （２ｌ）はｎ゛シリコン基板、（２２）は低濃度のｎ形
エビタキシャル戒長層、（２３）はＳｉｎ２膜、（３ｌ
）はヒ素（Ａｓ）、（３３）はボロン（Ｂ）、（３４Ａ
）は高濃度エミッタ領域、　（３４Ｂ）は低濃度エミッ
タ領域、（３５）は真性ヘース領域、（３６）はコレク
タ領域である。

Claims (1)

1. 【特許請求の範囲】 第１導電形の不純物を含むアモルファス層を介して第２
   導電形不純物を半導体基体内に前記第２導電形不純物よ
   りも深くイオン注入し、 同時に熱処理して前記半導体基体に第１導電形のエミッ
   タ領域及び第２導電形のベース領域を形成することを特
   徴とする半導体装置の製法。