JPH0319420A - 基準レベル変換回路 - Google Patents
基準レベル変換回路Info
- Publication number
- JPH0319420A JPH0319420A JP1152354A JP15235489A JPH0319420A JP H0319420 A JPH0319420 A JP H0319420A JP 1152354 A JP1152354 A JP 1152354A JP 15235489 A JP15235489 A JP 15235489A JP H0319420 A JPH0319420 A JP H0319420A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- circuit
- electrical signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気信号で特にパルス信号の信号基準レベルを
変換する回路の改良に関するものである。
変換する回路の改良に関するものである。
本発明はプラス系，マイナス系どちらでも電源系選択端
子への電圧を変えることにより対応することができるＩ
Ｃに用いて特に有効な発明である。
子への電圧を変えることにより対応することができるＩ
Ｃに用いて特に有効な発明である。
用ダイオードを適切な部分に付加することにより同一機
能の回路ブロックでありながら，この回路専用の端子を
従来３端子のものを１端子のみに減らしたものである。
能の回路ブロックでありながら，この回路専用の端子を
従来３端子のものを１端子のみに減らしたものである。
本考案に最も近い従来例を第２図に示す。（例えば，実
願昭６３−１６５７７９）ここで１は信号入力端子，２
は信号出力端子，３はハイレベル設定用電圧供給端子，
４はローレベル設定用電圧供給端子，５は電源系選択端
子Ａ，６は電源系選択端子Ｂ，７は入力用トランジスタ
，８は出力用トランジスタ，９はバイパス用トランジス
タ，１０は負荷抵抗Ａ，１１は負荷抵抗Ｂである。
願昭６３−１６５７７９）ここで１は信号入力端子，２
は信号出力端子，３はハイレベル設定用電圧供給端子，
４はローレベル設定用電圧供給端子，５は電源系選択端
子Ａ，６は電源系選択端子Ｂ，７は入力用トランジスタ
，８は出力用トランジスタ，９はバイパス用トランジス
タ，１０は負荷抵抗Ａ，１１は負荷抵抗Ｂである。
どのようなときに，このようなパルス信号基準レベル変
換回路が必要になるかというと，信号入力端子１に加え
られる信号が，ＴＴＬ ＩＣから出力されるレベル０
〜５Ｖであるのに対し，ＴＴＬレベルのパルスを必要と
する出力側の回路全体が計されている回路であった場合
，このようなインターフェスとしての変換回路が必要と
なる。つまり各々信号出力端子２でプラス電源系でＯ〜
５Ｖ，マイナス電源系で−１２Ｖ〜−７ｖのパルスが必
要々場合である。
換回路が必要になるかというと，信号入力端子１に加え
られる信号が，ＴＴＬ ＩＣから出力されるレベル０
〜５Ｖであるのに対し，ＴＴＬレベルのパルスを必要と
する出力側の回路全体が計されている回路であった場合
，このようなインターフェスとしての変換回路が必要と
なる。つまり各々信号出力端子２でプラス電源系でＯ〜
５Ｖ，マイナス電源系で−１２Ｖ〜−７ｖのパルスが必
要々場合である。
以下．順を追って動作を説明する。
まず，プラス電源系（ ＋１２Ｖ，ＯＶ）で回路全体（
出力側）が動作している場合，ハイレベル設定用電圧供
給端子３は＋１２Ｖ，ローレベル設定用電圧供給端子４
はＯＶ，電源系選択端子Ａ５はＯＶ，電源系選択端子Ｂ
６は５Ｖに設定する。こうして入力端子１に ＯＶ→５
■のＴＴＬレペル信号を加えた場合．入力トランジスタ
７はカットオフの状態になり，バイパス用トランジスタ
９は動作状態となる。つまり，このとき信号はバイパス
用トランジスタ９側のみをとおることになり，出力端子
２にはＯ−Ｐ５Ｖのパルス信号が得られる。
出力側）が動作している場合，ハイレベル設定用電圧供
給端子３は＋１２Ｖ，ローレベル設定用電圧供給端子４
はＯＶ，電源系選択端子Ａ５はＯＶ，電源系選択端子Ｂ
６は５Ｖに設定する。こうして入力端子１に ＯＶ→５
■のＴＴＬレペル信号を加えた場合．入力トランジスタ
７はカットオフの状態になり，バイパス用トランジスタ
９は動作状態となる。つまり，このとき信号はバイパス
用トランジスタ９側のみをとおることになり，出力端子
２にはＯ−Ｐ５Ｖのパルス信号が得られる。
また，マイナス電源系（ ＱＶ，−１２Ｖ）で動作して
いる場合，ハイレベル設定用電圧供給端子３は５Ｖ，ロ
ーレベル設定用電圧供給端子４は−１２■，電源系選択
端子Ａ５は５ｖ，ｉｌ源系選択端子Ｂ６はＯＶに設定す
る。また負荷抵抗Ａ１０，負荷抵抗Ｂｌｌの抵抗比は１
２：５となっていろものとする。こうして入力端子１に
ＯＶ→５ｖの信号が入力された場合，パイバス用トラン
ジスタ９はカットオフ状態となり，入力トランジスタ７
は動作状態となる。このとき入力トランジスタ７のコレ
クタ部は５Ｖ→ＯＶのパルスレベルとなり出力トランジ
スタ８のコレクタ出力部は−１２Ｖ→５ｖのパルスレベ
ルとなる。そうして出力端子２では負荷抵抗Ａ， Ｂ
により分割されることにより，−１２Ｖ→−７ｖの適正
なパルスレベルを得られることになる。
いる場合，ハイレベル設定用電圧供給端子３は５Ｖ，ロ
ーレベル設定用電圧供給端子４は−１２■，電源系選択
端子Ａ５は５ｖ，ｉｌ源系選択端子Ｂ６はＯＶに設定す
る。また負荷抵抗Ａ１０，負荷抵抗Ｂｌｌの抵抗比は１
２：５となっていろものとする。こうして入力端子１に
ＯＶ→５ｖの信号が入力された場合，パイバス用トラン
ジスタ９はカットオフ状態となり，入力トランジスタ７
は動作状態となる。このとき入力トランジスタ７のコレ
クタ部は５Ｖ→ＯＶのパルスレベルとなり出力トランジ
スタ８のコレクタ出力部は−１２Ｖ→５ｖのパルスレベ
ルとなる。そうして出力端子２では負荷抵抗Ａ， Ｂ
により分割されることにより，−１２Ｖ→−７ｖの適正
なパルスレベルを得られることになる。
このように，この回路例ではプラス電源系でもマイナス
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。そして，そのプラス電源系，マイナス電源
系の切り替えのために必要な端子は，ハイレベル設定用
端子３，ローレベル設定用端子４，電源系選択端子Ａ５
，電源系選択端子Ｂ６の４端子となる。しかし，この内
ローレベル設定用端子４は回路全体がどちらの電源系で
動いている場合でも，回路中の最低電位を供給する端子
と共通に使用できる。
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。そして，そのプラス電源系，マイナス電源
系の切り替えのために必要な端子は，ハイレベル設定用
端子３，ローレベル設定用端子４，電源系選択端子Ａ５
，電源系選択端子Ｂ６の４端子となる。しかし，この内
ローレベル設定用端子４は回路全体がどちらの電源系で
動いている場合でも，回路中の最低電位を供給する端子
と共通に使用できる。
そのため，この回路ブロックで独自に必要な端子は，ハ
イレベル設定用端子３，電源系選択端子Ａ５，電源系選
択端子６の３端子となる。次の表は，第２図の回路にお
ける各端子への印加電圧と電源系との関係を示すもので
ある。
イレベル設定用端子３，電源系選択端子Ａ５，電源系選
択端子６の３端子となる。次の表は，第２図の回路にお
ける各端子への印加電圧と電源系との関係を示すもので
ある。
前述の従米技術では，この変換回路に汎用性（出力側回
路の電源系が変更されても回路の変更無しに対応できる
）を持たせるために新たに３つの制御用端子が必要であ
る。このことは，この回路ブロックを含む全体回路をＩ
Ｃ化した場合等，専用に３つの端子（ピン）を必要とす
るということであり，ＩＣビン数の増大をまねく。一方
，ＩＣのビン数は制限されることが多く，従来からこの
ことは問題となっていた。
路の電源系が変更されても回路の変更無しに対応できる
）を持たせるために新たに３つの制御用端子が必要であ
る。このことは，この回路ブロックを含む全体回路をＩ
Ｃ化した場合等，専用に３つの端子（ピン）を必要とす
るということであり，ＩＣビン数の増大をまねく。一方
，ＩＣのビン数は制限されることが多く，従来からこの
ことは問題となっていた。
本発明は，このＩＣ化時のビン数増加をできる限り少な
くするために，この回路ブロソクで必要とする制御用端
子を減らそうとするものである。
くするために，この回路ブロソクで必要とする制御用端
子を減らそうとするものである。
本発明は上記目的を達成するため，Ｘ源系選択端子Ａ，
Ｂを共通使用するように，その端子間にインバータ部分
を挿入して，電源系選択端子Ａ５を不要とした。また，
従来プラス電源系のとき５Ｖ，マイナス電源系のときＯ
Ｖで動かしていた電源系選択端子Ｂ６をプラス，マイナ
スどちらの電源系のときでも，その電源系の高電圧側端
子と共通に使用できるようにするため，１ヶのダイオー
ド接続のラテラルＰＮＰ ｝ランジスタを挿入したもの
である。
Ｂを共通使用するように，その端子間にインバータ部分
を挿入して，電源系選択端子Ａ５を不要とした。また，
従来プラス電源系のとき５Ｖ，マイナス電源系のときＯ
Ｖで動かしていた電源系選択端子Ｂ６をプラス，マイナ
スどちらの電源系のときでも，その電源系の高電圧側端
子と共通に使用できるようにするため，１ヶのダイオー
ド接続のラテラルＰＮＰ ｝ランジスタを挿入したもの
である。
インバータを挿入した結果，従来必要であった電源系選
択端子Ａが不要と！より，必要端子数が１個減った。
択端子Ａが不要と！より，必要端子数が１個減った。
また，インバータ入力用トランジスタにラテラルＰＮＰ
｝ランジスタを使用したこと，また入力用トランジスタ
のエミノタ部にダイオード接続のラテラルＰＮＰ ｝ラ
ンジスタを挿入したことにより，電源系選択端子Ｂがプ
ラス電源系の場合，従来耐圧の問題で５Ｖとしたものが
，それ以上の電圧でも使用可能つまり，回路中の高電位
側電圧との共用が可能になる。そのため，この回路独自
で必要な制御端子は１個のみとすることができる。
｝ランジスタを使用したこと，また入力用トランジスタ
のエミノタ部にダイオード接続のラテラルＰＮＰ ｝ラ
ンジスタを挿入したことにより，電源系選択端子Ｂがプ
ラス電源系の場合，従来耐圧の問題で５Ｖとしたものが
，それ以上の電圧でも使用可能つまり，回路中の高電位
側電圧との共用が可能になる。そのため，この回路独自
で必要な制御端子は１個のみとすることができる。
以下，本発明の一実施例を第１図を用いて説明する。第
２図で説明した従来例と異なるのは，インバータ用トラ
ンジスタｌ２により構成されるインバータ部と，耐圧破
壊恍護用ダイオード１３を付加した点である。
２図で説明した従来例と異なるのは，インバータ用トラ
ンジスタｌ２により構成されるインバータ部と，耐圧破
壊恍護用ダイオード１３を付加した点である。
まず，プラス１源系（ ＋１２ Ｖｓ Ｏ Ｖ ）で回
路全体が動作している場合，ハイレベル設定用電圧供給
端子３は＋１２ｖ，ローレベル設定用電圧供給端子４は
０■，電源系選択端子１５は１２Ｖに設定する。こうし
て入力端子１にＯＶ→５ＶのＴＴＬレペル信号を加えた
場合，入力トランジスタ７はカットオフの状態となる。
路全体が動作している場合，ハイレベル設定用電圧供給
端子３は＋１２ｖ，ローレベル設定用電圧供給端子４は
０■，電源系選択端子１５は１２Ｖに設定する。こうし
て入力端子１にＯＶ→５ＶのＴＴＬレペル信号を加えた
場合，入力トランジスタ７はカットオフの状態となる。
このとき，耐圧破壊保護用ダイオード１３がないと入力
トランジスタ７のエミッタベース間に最大１２Ｖの電圧
がかがることになり，通常のＮＰＮトランジスタのエミ
ッタベス間の耐圧が８Ｖ程度以下であることを考えると
逆方向に電流が流れ異常動作，破壊を招く。しかしここ
で，逆耐圧がＩＯＶ以上あるようなダイオード（この例
ではラテラルＰＮＰ使用のダイオード）を直列に挿入し
ているため，正常動作となる。またインバータ用トラン
ジスタ１２もカソトオフの状態となり，その結果バイパ
ス用トランジスタ９は動作状態となる。つまり，このと
き信号はバイパス用トランジスタ９側のみをとおること
になり，出力端子２には０−５Ｖのパルス信号が得られ
る。
トランジスタ７のエミッタベース間に最大１２Ｖの電圧
がかがることになり，通常のＮＰＮトランジスタのエミ
ッタベス間の耐圧が８Ｖ程度以下であることを考えると
逆方向に電流が流れ異常動作，破壊を招く。しかしここ
で，逆耐圧がＩＯＶ以上あるようなダイオード（この例
ではラテラルＰＮＰ使用のダイオード）を直列に挿入し
ているため，正常動作となる。またインバータ用トラン
ジスタ１２もカソトオフの状態となり，その結果バイパ
ス用トランジスタ９は動作状態となる。つまり，このと
き信号はバイパス用トランジスタ９側のみをとおること
になり，出力端子２には０−５Ｖのパルス信号が得られ
る。
また，マイナス電源系（ ＱＶ．−１２Ｖ）で動作して
いる場合，ハイレベル設定用電圧供給端子３は５Ｖ，ロ
ーレベル設定用電圧供給端子４はーｌ２Ｖ，電源系選択
端子１５はＯＶに設定する。また負荷抵抗ＡＩＯと負荷
抵抗Ｂｌｌの抵抗比は従来例同様１２：５となっている
ものとする○この状態では，インバータ用トランジスタ
１２はオンの状態と紅っており，従来例での電源系選択
端子Ａ相当部分１４の電圧は５■と紅っている。こうし
て入力端子１に０■→５ｖの信号が入力された場合，バ
イパス用トランジスタ９はカットオフ状態となり，入力
トランジスタ７および耐圧破壊保護用ダイオード１３は
動作状態となる。
いる場合，ハイレベル設定用電圧供給端子３は５Ｖ，ロ
ーレベル設定用電圧供給端子４はーｌ２Ｖ，電源系選択
端子１５はＯＶに設定する。また負荷抵抗ＡＩＯと負荷
抵抗Ｂｌｌの抵抗比は従来例同様１２：５となっている
ものとする○この状態では，インバータ用トランジスタ
１２はオンの状態と紅っており，従来例での電源系選択
端子Ａ相当部分１４の電圧は５■と紅っている。こうし
て入力端子１に０■→５ｖの信号が入力された場合，バ
イパス用トランジスタ９はカットオフ状態となり，入力
トランジスタ７および耐圧破壊保護用ダイオード１３は
動作状態となる。
このとき入力トランジスタ７のコレクタ部は５Ｖ．ＯＶ
のパルスレベルとなり出力トランジスタ８のコレクタ出
力部は−１２Ｖ→５ｖのパルスレベルと々る。そうして
出力端子２では負荷抵抗Ａ，Ｂにより分割されることに
より−１２Ｖ→−７ｖの適正なパルスレベルを得られる
ことになる。
のパルスレベルとなり出力トランジスタ８のコレクタ出
力部は−１２Ｖ→５ｖのパルスレベルと々る。そうして
出力端子２では負荷抵抗Ａ，Ｂにより分割されることに
より−１２Ｖ→−７ｖの適正なパルスレベルを得られる
ことになる。
このように，この実施例ではプラス電源系でもマイナス
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。
そして従来例と異なり必要な端子はハイレベル設定用端
子３，ローレベル設定用端子４．ｔ源系選択端子Ｂ６の
３端子となる。また従来例と同じく，ローレベル設定用
端子４は回路全体がどちらの電源系で動いている場合で
も，回路中の最低電位を供給できる端子と共通に使用で
きる。さらに本実施例では，ｉ源系選択端子Ｂは回路全
体がどちらの電源系で動いている場合でも，回路中の高
電位側電圧供給端子と共通に使用できる，、このため，
この回路ブロックで独自に必要な端子はハイレベル設定
用端子３のみとなる。次の表は本発明の実施例における
端子への印加電圧と電〔発明の効果〕 本発明によれば．ただ１個の端子増加のみで，パルス信
号基準レベル変換回路を実現できることになり．特に本
回路ブロックをＩＣ回路の一部分とし，て使用する場合
，使用素子のわずかな増大（本実施例では４個であるが
，ＩＣの場合４個の素子数増加はほとんど無視できる）
で，ＩＣのビン数増加を・従来の３ピンから，わずかｌ
ビンに減らすことができるという，犬きｋ効果を生む。
子３，ローレベル設定用端子４．ｔ源系選択端子Ｂ６の
３端子となる。また従来例と同じく，ローレベル設定用
端子４は回路全体がどちらの電源系で動いている場合で
も，回路中の最低電位を供給できる端子と共通に使用で
きる。さらに本実施例では，ｉ源系選択端子Ｂは回路全
体がどちらの電源系で動いている場合でも，回路中の高
電位側電圧供給端子と共通に使用できる，、このため，
この回路ブロックで独自に必要な端子はハイレベル設定
用端子３のみとなる。次の表は本発明の実施例における
端子への印加電圧と電〔発明の効果〕 本発明によれば．ただ１個の端子増加のみで，パルス信
号基準レベル変換回路を実現できることになり．特に本
回路ブロックをＩＣ回路の一部分とし，て使用する場合
，使用素子のわずかな増大（本実施例では４個であるが
，ＩＣの場合４個の素子数増加はほとんど無視できる）
で，ＩＣのビン数増加を・従来の３ピンから，わずかｌ
ビンに減らすことができるという，犬きｋ効果を生む。
第１図は本発明の一実施例を示す回路図，第２図は従来
例の回路図である。 ｌ：信号人力端子，２：信号出力端子，３：ハイレベル
設定用電圧供給端子，４：ロ一レベル設定用電圧供給端
子，６．１５： 電源系選択端子Ｂ，７二人カトランジ
スタ，９：バイパス用トランジスタ，１２：インバータ
用トランジスタ，１３：耐圧破壊保護用ダイオード。 第１図
例の回路図である。 ｌ：信号人力端子，２：信号出力端子，３：ハイレベル
設定用電圧供給端子，４：ロ一レベル設定用電圧供給端
子，６．１５： 電源系選択端子Ｂ，７二人カトランジ
スタ，９：バイパス用トランジスタ，１２：インバータ
用トランジスタ，１３：耐圧破壊保護用ダイオード。 第１図
Claims (1)
- 【特許請求の範囲】 １、単一の電源系の電気信号を他の電源系の電気信号に
変換する電気信号基準レベル変換回路において、入力端
子と出力端子の間が複数経路になっており、その経路の
一方がエミッタを信号入力端子に接続し、コレクタを出
力端子と接続し、ベースをインバータ回路の出力に接続
し、該インバータ回路の入力に印加する電圧によりオン
オフするトランジスタで構成されることを特徴とする電
気信号の基準レベル変換回路。 ２、単一の電源系の電気信号を他の電源系の電気信号に
変換する電気信号基準レベル変換回路において、ベース
を入力端子、コレクタをハイレベル設定用電圧供給端子
に抵抗を介して接続するとともに後記出力トランジスタ
のベースに接続し、エミッタを少なくとも１つ以上のダ
イオードを介して電源選択端子とに接続した入力トラン
ジスタとエミッタを前記ハイレベル設定用電圧供給端子
に接続し、コレクタを直列接続された２つの抵抗を介し
てローレベル設定用電圧供給端子に接続した前記出力ト
ランジスタと、接続点を出力端子とした前記直列接続し
た抵抗で構成されることを特徴とする電気信号の基準レ
ベル変換回路。 ３、単一の電源系の電気信号を他の電源系の電気信号に
変換する電気信号基準レベル変換回路において、ベース
を入力端子、コレクタをハイレベル設定用電圧供給端子
に抵抗を介して接続するとともに、後記出力トランジス
タのベースに接続し、エミッタを少なくとも１つ以上の
ダイオードを介して、電源選択端子とに接続した入力ト
ランジスタとエミッタを前記ハイレベル設定用電圧供給
端子に接続し、コレクタを直列接続された２つの抵抗を
介して、ローレベル設定用電圧供給端子に接続した前記
出力トランジスタと、該接続点を出力端子とするととも
に、前記直列接続した抵抗の接続点とコレクタを接続し
、エミッタを前記信号入力端子に接続し、ベースを直列
接続された２つの抵抗を介して、前記ローレベル設定用
電圧に接続したバイパス用トランジスタと、該２つの抵
抗の接続点とコレクタを接続し、エミッタを前記ハイレ
ベル設定用電圧供給端に接続し、ベースを抵抗を介して
前記電源選択端子に接続したインバータ用トランジスタ
で構成されることを特徴とする電気信号の基準レベル変
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152354A JPH0319420A (ja) | 1989-06-16 | 1989-06-16 | 基準レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152354A JPH0319420A (ja) | 1989-06-16 | 1989-06-16 | 基準レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319420A true JPH0319420A (ja) | 1991-01-28 |
Family
ID=15538711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152354A Pending JPH0319420A (ja) | 1989-06-16 | 1989-06-16 | 基準レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319420A (ja) |
-
1989
- 1989-06-16 JP JP1152354A patent/JPH0319420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4194147A (en) | Parallel connected switching regulator system | |
| US5068571A (en) | Switched bridge circuit | |
| US6236582B1 (en) | Load share controller for balancing current between multiple supply modules | |
| JPH0356023A (ja) | 直流電圧監視回路を備えた電流供給装置 | |
| JPH0319420A (ja) | 基準レベル変換回路 | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| US4567388A (en) | Clamp circuit | |
| GB2238674A (en) | Control circuit for scr ac relay. | |
| JPH0724815Y2 (ja) | 基準レベル変換回路 | |
| CN112235897B (zh) | 多路输出限流控制电路 | |
| KR200235000Y1 (ko) | 철도차량용스위칭소자의과전류검출회로 | |
| JPS6282367A (ja) | 短絡検出回路 | |
| SU1476447A1 (ru) | Стабилизатор двухпол рного напр жени с защитой | |
| SU1182661A1 (ru) | Полупроводниковый ключ | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| SU1159003A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS63305613A (ja) | 両方向性インターフェース形成電子装置 | |
| SU1649651A1 (ru) | Электронный переключатель | |
| GB1604435A (en) | Electrical circuit with load continuity detector | |
| JPH01172034A (ja) | 電子制御装置におけるランプ出力保護回路 | |
| KR890002555Y1 (ko) | 파우어 트랜지스터 구동 회로 | |
| JPH0229441Y2 (ja) | ||
| SU1171941A1 (ru) | Полумостовой транзисторный инвертор | |
| JPH0436457Y2 (ja) | ||
| JPS62233476A (ja) | 機関の点火制御装置 |