JPH03194671A - 図形処理システム - Google Patents
図形処理システムInfo
- Publication number
- JPH03194671A JPH03194671A JP33274989A JP33274989A JPH03194671A JP H03194671 A JPH03194671 A JP H03194671A JP 33274989 A JP33274989 A JP 33274989A JP 33274989 A JP33274989 A JP 33274989A JP H03194671 A JPH03194671 A JP H03194671A
- Authority
- JP
- Japan
- Prior art keywords
- straight line
- register
- coordinate
- parameter
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、直線描画を行う図形処理装置に関し、特に直
線発生部で必要とする傾き、長さなどのパラメータを算
出する演算器と演算結果を該直線発生部に設定するため
の制御装置に関する。
線発生部で必要とする傾き、長さなどのパラメータを算
出する演算器と演算結果を該直線発生部に設定するため
の制御装置に関する。
従来の図形処理装置においては、直線発生を高速に行う
ために、直線発生部をハードウェアで実現していた。直
線発生部は、直線の始点のＸ、Ｙ座標と傾き、方向、長
さに従って、直線上の画素のＸ、Ｙ座標を生成し、さら
に３次元の直線発生では、直線の始点のＺ座標（深さ）
、輝度と、Ｚ座標の増分、輝度の増分に従って、直線上
の画素のＺ座標と輝度を生成する処理を行う。
ために、直線発生部をハードウェアで実現していた。直
線発生部は、直線の始点のＸ、Ｙ座標と傾き、方向、長
さに従って、直線上の画素のＸ、Ｙ座標を生成し、さら
に３次元の直線発生では、直線の始点のＺ座標（深さ）
、輝度と、Ｚ座標の増分、輝度の増分に従って、直線上
の画素のＺ座標と輝度を生成する処理を行う。
この直線発生部に対して与えるパラメータである直線の
傾き、方向、長さ、２座標と輝度の増分を高速に求める
ことが、さらに直線発生を高速に行うために必要であり
１例えば、特開昭６３−９０３７４号公報に開示されて
いるように実現されていた。
傾き、方向、長さ、２座標と輝度の増分を高速に求める
ことが、さらに直線発生を高速に行うために必要であり
１例えば、特開昭６３−９０３７４号公報に開示されて
いるように実現されていた。
上記従来技術は、３次元の平面を塗り潰すためプリミテ
ィブである直線発生を高速に行うための装置であり、２
次元の直線発生も高速に行う点について配慮がされてお
らず、必要以上に、パラメータを設定する必要があった
。
ィブである直線発生を高速に行うための装置であり、２
次元の直線発生も高速に行う点について配慮がされてお
らず、必要以上に、パラメータを設定する必要があった
。
本発明の目的は、直線の始点と終点から、直線発生部へ
与えるパラメータを算出するパラメータ演算器の出力を
選択的に直線発生部へ設定可能とし、柔軟な制御を可能
とすることである。
与えるパラメータを算出するパラメータ演算器の出力を
選択的に直線発生部へ設定可能とし、柔軟な制御を可能
とすることである。
また１本発明の目的は、直線の始点と終点から求めたパ
ラメータ演算器の出力を、その使用目的すなわち、２次
元の直線発生か、３次元の直線発生かに従って必要とな
るパラメータだけを選択的に直線発生部に設定し、高速
な直線発生を行うことにある。
ラメータ演算器の出力を、その使用目的すなわち、２次
元の直線発生か、３次元の直線発生かに従って必要とな
るパラメータだけを選択的に直線発生部に設定し、高速
な直線発生を行うことにある。
〔課題を解決するための手段〕
上記目的を達成するために、直線の始終点座標情報から
直線発生に必要となる直線の長さ、傾き。
直線発生に必要となる直線の長さ、傾き。
方向、輝度とＺ座標の増分を表すパラメータをハードウ
ェアで算出する第１の手段と、該第１の手段により生成
される前記パラメータとＣＰＵよリバスを介して与えら
れる値とを選択的に所定レジスタに設定可能とする第２
の手段とを具備する。
ェアで算出する第１の手段と、該第１の手段により生成
される前記パラメータとＣＰＵよリバスを介して与えら
れる値とを選択的に所定レジスタに設定可能とする第２
の手段とを具備する。
さらに、前記第２の手段においては、レジスタアドレス
の違いに従い、２次元描画か、３次元描画かを判断して
、−設定すべきレジスタを選択可能としている。
の違いに従い、２次元描画か、３次元描画かを判断して
、−設定すべきレジスタを選択可能としている。
〔作用Ｊ
前記第１の手段は、直線の傾き、長さ、方向と輝度の増
分と２座標の増分を算出し、前記第２の手段によって、
前記第１の手段によって求めたパラメータと、ＣＰＵが
直接与えるパラメータとをそれぞれ選択して直線発生部
に与えることが可能なため、柔軟な制御が可能となる。
分と２座標の増分を算出し、前記第２の手段によって、
前記第１の手段によって求めたパラメータと、ＣＰＵが
直接与えるパラメータとをそれぞれ選択して直線発生部
に与えることが可能なため、柔軟な制御が可能となる。
また、前記第２の手段は、レジスタアドレスの違いによ
り３次元の直線発生を行う時には、前記第１の手段によ
って求めたパラメータを全て、直線発生部に設定し、２
次元の直線発生を行う時には直線傾き、長さ、方向のみ
を直線発生部に設定する。
り３次元の直線発生を行う時には、前記第１の手段によ
って求めたパラメータを全て、直線発生部に設定し、２
次元の直線発生を行う時には直線傾き、長さ、方向のみ
を直線発生部に設定する。
従って、２次元の直線発生を行う時には、輝度と、Ｚ座
標を当える必要がなくなるため、高速に直線発生を行う
ことができる。
標を当える必要がなくなるため、高速に直線発生を行う
ことができる。
以下１本発明の一実施例を第１図、第２図、第３図、第
４図、第５図、第６図を用いて説明する。
４図、第５図、第６図を用いて説明する。
第１図は１図形処理装置の構成を示す図である。
該図形処理装置は、全体を制御するＣＰＵＩと。
パス３００と、描画する直線の始点と終点の情報から、
直線発生部に必要なパラメータを発生するＤＤＡパラメ
ータ発生部２と、直線発生部３である、直線の傾き、長
さ、方向、Ｚ座標と輝度の増分を保持するレジスタ群Ｂ
８と、直線のＸ、Ｙ座標を生成するＤＤＡ９と、Ｚ座標
と輝度を生成するＤＤＡＩＯと、該直線発生部の出力す
るＸ、Ｙ座標と２座標と輝度に従って発生する直線上の
画。
直線発生部に必要なパラメータを発生するＤＤＡパラメ
ータ発生部２と、直線発生部３である、直線の傾き、長
さ、方向、Ｚ座標と輝度の増分を保持するレジスタ群Ｂ
８と、直線のＸ、Ｙ座標を生成するＤＤＡ９と、Ｚ座標
と輝度を生成するＤＤＡＩＯと、該直線発生部の出力す
るＸ、Ｙ座標と２座標と輝度に従って発生する直線上の
画。
素を保持するフレームメモリ（ＦＭ）１１と、該ＦＭＩ
Ｉを常時読み出して、表示を行うＣＲＴとから構成され
ている。
Ｉを常時読み出して、表示を行うＣＲＴとから構成され
ている。
また、前記ＤＤＡパラメータ発生部２は、直線の始点と
終点のＸ、Ｙ座標と２座標と輝度を保持するレジスタ群
Ａ４と、該レジスタＷＡ４の内容に従って直線の傾き、
長さ、方向、Ｚ座標と輝度の増分を求めるパラメータ生
成演算回路６と、該パラメータ生成演算回路６の出力と
、ＣＰＵＩからの書き込みアドレスでデータを選択する
セレクタ回路群７と、該セレクタ７の選択信号５７と、
前記レジスタ群Ｂ８への書き込み信号５８と、ＤＤＡ９
とＤＤＡＩＯへの制御信号５９を発生する制御回路５と
、から構成されている。
終点のＸ、Ｙ座標と２座標と輝度を保持するレジスタ群
Ａ４と、該レジスタＷＡ４の内容に従って直線の傾き、
長さ、方向、Ｚ座標と輝度の増分を求めるパラメータ生
成演算回路６と、該パラメータ生成演算回路６の出力と
、ＣＰＵＩからの書き込みアドレスでデータを選択する
セレクタ回路群７と、該セレクタ７の選択信号５７と、
前記レジスタ群Ｂ８への書き込み信号５８と、ＤＤＡ９
とＤＤＡＩＯへの制御信号５９を発生する制御回路５と
、から構成されている。
ここで、ＤＤＡパラメータ生成生成上２直線発生部３は
、Ｚ座標と輝度に関してはそれぞれ独立に演算可能であ
り、第６図に示すようなシステム構成を取っている。す
なわち、Ｚ！Ｍ４Ｉｌｌと、赤（Ｒ）。
、Ｚ座標と輝度に関してはそれぞれ独立に演算可能であ
り、第６図に示すようなシステム構成を取っている。す
なわち、Ｚ！Ｍ４Ｉｌｌと、赤（Ｒ）。
緑（Ｇ）、青（Ｂ）の３つの輝度に対応するＤＤＡパラ
メータ生成部２０〜２３と直線発生部３０〜３３を持ち
、並列に直線を発生する。以下、Ｚ座標、赤、緑、青の
輝度を変数ＦＺで代表して説明する。まず、第５図に示
す直線を描画する場合について説明する。
メータ生成部２０〜２３と直線発生部３０〜３３を持ち
、並列に直線を発生する。以下、Ｚ座標、赤、緑、青の
輝度を変数ＦＺで代表して説明する。まず、第５図に示
す直線を描画する場合について説明する。
ＣＰＵＩは、始点の座標が（ＸＳ、ＹＳ）、Ｚ座標又は
輝度がＦＺＳであり、終点の座標が（ＸＥ、ＹＥ）、Ｚ
座標又は輝度がＦｚＥである直線（第５図に示す）を、
レジスタ群Ａ４の対応するレジスタにバス３００を介し
て設定する。
輝度がＦＺＳであり、終点の座標が（ＸＥ、ＹＥ）、Ｚ
座標又は輝度がＦｚＥである直線（第５図に示す）を、
レジスタ群Ａ４の対応するレジスタにバス３００を介し
て設定する。
レジスタ群Ａ４は、第２図に示すような直線終点Ｙ座標
を格納するＹＥレジスタ４０．直線始点Ｙ座標を格納す
るＹＳレジスタ４１．直線終点Ｘ座標を格納するＸＥレ
ジスタ４２．直線始点Ｘ座標を格納するＸＳレジスタ４
３．直線終点の輝度又はＺ座標を格納するＦＺＥレジス
タ４４．直線始点の輝度又はＺ座標を格納するＦＺＳレ
ジスタ４５より構成される。レジスタ群Ａ４に格納され
ているデータは、信号線４６を介して、パラメータ生成
演算回路６へと供給される。
を格納するＹＥレジスタ４０．直線始点Ｙ座標を格納す
るＹＳレジスタ４１．直線終点Ｘ座標を格納するＸＥレ
ジスタ４２．直線始点Ｘ座標を格納するＸＳレジスタ４
３．直線終点の輝度又はＺ座標を格納するＦＺＥレジス
タ４４．直線始点の輝度又はＺ座標を格納するＦＺＳレ
ジスタ４５より構成される。レジスタ群Ａ４に格納され
ているデータは、信号線４６を介して、パラメータ生成
演算回路６へと供給される。
パラメータ生成演算回路６は、第３図のようにレジスタ
群Ａ４の内容に従って以下のパラメータを発生する。
群Ａ４の内容に従って以下のパラメータを発生する。
１）傾き： ５ＬＯＰＥＸＹ
ｓｉｎ（ＩＸＥ ｘｓｌ、ＩＹＥ−ＹＳＩ）２）長さ
： ＬＥＮＧＴＨ ｗａｘ（ＩＸＥ−ｘｓｌ、ＩＹＥ−ＹＳＩ）３）方向：
ＬＯＮＧＸ、ＤＩＲＸ、ＤＩＲＹＬＯＮＧＸ：ＩＸＥ
−ＸＳＩ≧ＩＹＥ−ＹＳＩのときＩＤＩＲＸ：ＸＥ−Ｘ
Ｓ＜０（７）ときＩＤＩＲＹ：ＹＥ−ＹＳ＜Ｏのとき１ ４）Ｚ座標又は輝度の増分： ＳＬＩＮＴＦＺＳＬＭＯ
ＤＦＺ ＳＬＩＮＴＦＺ＝ （Ｆ ｚ Ｅ −Ｆ Ｚ Ｓ ）／
ＬＥＮＧＴＨ３ＬＭＯＤＦＺ＝ （Ｆ Ｚ Ｅ Ｆ
Ｚ Ｓ ）ｓｏｄ ＬＥＮＧＴＨここでＩＡＩは、Ａの
絶対値、ｗｉｎ（ａ、 ｂ）は。
： ＬＥＮＧＴＨ ｗａｘ（ＩＸＥ−ｘｓｌ、ＩＹＥ−ＹＳＩ）３）方向：
ＬＯＮＧＸ、ＤＩＲＸ、ＤＩＲＹＬＯＮＧＸ：ＩＸＥ
−ＸＳＩ≧ＩＹＥ−ＹＳＩのときＩＤＩＲＸ：ＸＥ−Ｘ
Ｓ＜０（７）ときＩＤＩＲＹ：ＹＥ−ＹＳ＜Ｏのとき１ ４）Ｚ座標又は輝度の増分： ＳＬＩＮＴＦＺＳＬＭＯ
ＤＦＺ ＳＬＩＮＴＦＺ＝ （Ｆ ｚ Ｅ −Ｆ Ｚ Ｓ ）／
ＬＥＮＧＴＨ３ＬＭＯＤＦＺ＝ （Ｆ Ｚ Ｅ Ｆ
Ｚ Ｓ ）ｓｏｄ ＬＥＮＧＴＨここでＩＡＩは、Ａの
絶対値、ｗｉｎ（ａ、 ｂ）は。
ａとｂの最小値、 ｗａｘ（ａ 、 ｂ ）は、ａとｂ
の最大値、ａ ／ ｂは、ａをｂで割った商の整数部、
ａ■ｏｄ ｂは、ａをｂを割った余りを表す、すなわち
。
の最大値、ａ ／ ｂは、ａをｂで割った商の整数部、
ａ■ｏｄ ｂは、ａをｂを割った余りを表す、すなわち
。
５ＬＩＮＴＦＺ トＳＬＭＯＤＦＺは、それぞれ２座標
又は輝度の増分の整数部と小数部を表している。
又は輝度の増分の整数部と小数部を表している。
上記パラメータ群は、信号線６７を介してセレクタ回路
群７へ送られる。第４図に示すようにセレクタ回路群７
は、７個のセレクタ回路７０〜７６から構成されており
、各セレクタは、パラメータ生成演算回路６からの出力
とバス３００からのデータとを制御信号５７に従って選
択し、制御信号５８に従って、レジスタ群Ｂ８の該当す
るレジスタ８０〜８６に出力する０例えばＣＰＵＩが、
ＬＯＮＧＸレジスタ８０に値を設定するときには、制御
部５がレジスタアドレスを判定し、制御信号５７により
セレクタ回路７０をバス３００を選択するようにし、制
御信号５８によりＬＯＮＧＸレジスタ８０にライト信号
を送出する。他のレジスタも同様にしてＣＰＵＩから値
を設定することができる。但し、５ＬＩＮＴＦＺレジス
タ８５ 、 ＳＬＭＯＤＦＺＬ／ジスタ８６は、実際に
は赤、緑、青の輝度の増分の整数部５ＬＩＮＴＲ，５Ｌ
ＩＮＴＧ、 ５ＬＩＮＴＢとＺ座標の増分の整数部５Ｌ
ＩＮＴＺ 、赤、緑、青の輝度の増分の小数部ＳＬＭＯ
ＤＲ，ＳＬＭＯＤＧ、 ＳＬＭＯＤＢとＺ座標の増分の
小数部ＳＬ月ＯＤＺとであり、第６図に示すＤＤＡパラ
メータ生成部２０〜２３と直線発生部３０〜３３がそれ
ぞれ対応するパラメータをアクセスするようにする。す
なわち、Ｒに対応するＤＤＡパラメータ生成部２０では
、５ＬＩＮＴＲが５ＬＩＮＴＦＺ ニ対応しており、５
ＬＩＮＴＲがアクセスされたときだけ５ＬＩＮＴＦＺが
アクセスされる９次に、パラメータ生成演算回路６の出
力をレジスタ群Ｂ８に設定するには以下のように行う、
まず、全てのレジスタ８０〜８６にたいして設定を行う
ためには、ＣＰＵＩは、レジスタマツプに割り付けられ
たＰＳＥＴ３Ｄレジスタをライトアクセスする。ＰＳＥ
Ｔ３Ｄレジスタがアクセスされると、制御部５は、全セ
レクタ７０〜７６に対して信号線６７を選択するように
し、全レジスタ８０〜８６に対しライト信号を送出する
。一方２次元の直線を発生するときに必要となる直線の
傾き、長さ、方向に対応するレジスタ群Ｂ８のレジスタ
８０〜８４を設定するためには、ＣＰＵ１は、レジスタ
マツプに割り付けられたＰＳＥＴ２Ｄレジスタをライト
アクセスする。
群７へ送られる。第４図に示すようにセレクタ回路群７
は、７個のセレクタ回路７０〜７６から構成されており
、各セレクタは、パラメータ生成演算回路６からの出力
とバス３００からのデータとを制御信号５７に従って選
択し、制御信号５８に従って、レジスタ群Ｂ８の該当す
るレジスタ８０〜８６に出力する０例えばＣＰＵＩが、
ＬＯＮＧＸレジスタ８０に値を設定するときには、制御
部５がレジスタアドレスを判定し、制御信号５７により
セレクタ回路７０をバス３００を選択するようにし、制
御信号５８によりＬＯＮＧＸレジスタ８０にライト信号
を送出する。他のレジスタも同様にしてＣＰＵＩから値
を設定することができる。但し、５ＬＩＮＴＦＺレジス
タ８５ 、 ＳＬＭＯＤＦＺＬ／ジスタ８６は、実際に
は赤、緑、青の輝度の増分の整数部５ＬＩＮＴＲ，５Ｌ
ＩＮＴＧ、 ５ＬＩＮＴＢとＺ座標の増分の整数部５Ｌ
ＩＮＴＺ 、赤、緑、青の輝度の増分の小数部ＳＬＭＯ
ＤＲ，ＳＬＭＯＤＧ、 ＳＬＭＯＤＢとＺ座標の増分の
小数部ＳＬ月ＯＤＺとであり、第６図に示すＤＤＡパラ
メータ生成部２０〜２３と直線発生部３０〜３３がそれ
ぞれ対応するパラメータをアクセスするようにする。す
なわち、Ｒに対応するＤＤＡパラメータ生成部２０では
、５ＬＩＮＴＲが５ＬＩＮＴＦＺ ニ対応しており、５
ＬＩＮＴＲがアクセスされたときだけ５ＬＩＮＴＦＺが
アクセスされる９次に、パラメータ生成演算回路６の出
力をレジスタ群Ｂ８に設定するには以下のように行う、
まず、全てのレジスタ８０〜８６にたいして設定を行う
ためには、ＣＰＵＩは、レジスタマツプに割り付けられ
たＰＳＥＴ３Ｄレジスタをライトアクセスする。ＰＳＥ
Ｔ３Ｄレジスタがアクセスされると、制御部５は、全セ
レクタ７０〜７６に対して信号線６７を選択するように
し、全レジスタ８０〜８６に対しライト信号を送出する
。一方２次元の直線を発生するときに必要となる直線の
傾き、長さ、方向に対応するレジスタ群Ｂ８のレジスタ
８０〜８４を設定するためには、ＣＰＵ１は、レジスタ
マツプに割り付けられたＰＳＥＴ２Ｄレジスタをライト
アクセスする。
ＰＳＥＴ２Ｄレジスタがアクセスされると、制御部８は
、全セレクタ７０〜７６に対して信号線６７を選択する
ようにし、レジスタ８０〜８４に対しライト信号を送出
する９以上のようにして、レジスタ群Ｂ８の一部又は全
部に対して、効率よくパラメータ生成演算部６の出力結
果を設定することが可能となる。
、全セレクタ７０〜７６に対して信号線６７を選択する
ようにし、レジスタ８０〜８４に対しライト信号を送出
する９以上のようにして、レジスタ群Ｂ８の一部又は全
部に対して、効率よくパラメータ生成演算部６の出力結
果を設定することが可能となる。
レジスタ群Ｂの内容は、信号線８９と信号線８１０を介
して直線発生部のＤＤＡに渡され、制御信号５９の起動
によってＸ、Ｙ座標の補間を行うＤＤＡ９と輝度と２座
標の補間を行うＤＤＡＩＯが、順次画素を発生しＦＭに
描画を行う。
して直線発生部のＤＤＡに渡され、制御信号５９の起動
によってＸ、Ｙ座標の補間を行うＤＤＡ９と輝度と２座
標の補間を行うＤＤＡＩＯが、順次画素を発生しＦＭに
描画を行う。
以上示した一実施例によれば、直線描画を行う図形処理
装置において、直線発生部に対するパラメータをハード
ウェアによって高速に演算し、その結果を２次元の直線
と３次元の直線に対して必要となるパラメータだけを１
回のレジスタアクセスで設定できるため、高速な直線発
生を行うことが可能となる。
装置において、直線発生部に対するパラメータをハード
ウェアによって高速に演算し、その結果を２次元の直線
と３次元の直線に対して必要となるパラメータだけを１
回のレジスタアクセスで設定できるため、高速な直線発
生を行うことが可能となる。
また、直線発生部に対するパラメータを個別に設定でき
るようにしたことによって１種々の直線発生に対し柔軟
な対応をすることが可能である。
るようにしたことによって１種々の直線発生に対し柔軟
な対応をすることが可能である。
本発明によれば、直線発生のためのパラメータを生成す
る演算回路の出力の必要な結果だけを直線発生部に設定
できるため、高速かつ柔軟に直線発生を行わせることが
可能となる。具体的には、予め決められた３次元直線用
パラメータ設定レジスタをライトアクセスすることによ
って、予め設定した始点と終点のｘ、ｙ座標と、Ｚ座標
と輝度から直線発生部に必要なパラメータを算出して設
定でき、また予め決められた２次元直線設定用パラメー
タ設定レジスタをライトアクセスることによって、予め
設定した始点と終点のＸ、Ｙ座標だけから直線発生部に
必要なパラメータを算出して設定することができる。
る演算回路の出力の必要な結果だけを直線発生部に設定
できるため、高速かつ柔軟に直線発生を行わせることが
可能となる。具体的には、予め決められた３次元直線用
パラメータ設定レジスタをライトアクセスすることによ
って、予め設定した始点と終点のｘ、ｙ座標と、Ｚ座標
と輝度から直線発生部に必要なパラメータを算出して設
定でき、また予め決められた２次元直線設定用パラメー
タ設定レジスタをライトアクセスることによって、予め
設定した始点と終点のＸ、Ｙ座標だけから直線発生部に
必要なパラメータを算出して設定することができる。
第１図は１本発明の一実施例の図形処理装置の構成を示
す図、第２図はレジスタ群Ａの内部構成を示す図、第３
図はパラメータ演算回路の入出力関係を示す図、第４図
はパラメータ選択制御を行うセレクタ回路群及びこの結
果を格納するレジスタ群Ｂの内部構成並びに両者の関係
を示す図、第５図は直線発生に必要なパラメータを示す
図、第６図は、ＤＤＡパラメータ生成部と、直線発生部
を、輝度とＺ座標に関して並列に処理する図形処理装置
の構成を示す図である。 ｌ・・・ＣＰＵ、２及び２０〜２３・・・ＤＤＡパラメ
ータ生成部、３及び３０〜３３・・・直線発生部、４・
・・レジスタ群Ａ、５・・・制御回路５６・・・パラメ
ータ生成演算回路、７・・・セレクタ回路群、８・・・
レジスタ群Ｂ、９及び１０・・・ＤＤＡ、１１・・・Ｆ
Ｍ、１２・・・ＣＲＴ。 帛４０ （Ｘ巳、Ｔε、１４Ｅ） （ＬＥＮＣｒＴＨ）−ｍ−中 ３ ３
す図、第２図はレジスタ群Ａの内部構成を示す図、第３
図はパラメータ演算回路の入出力関係を示す図、第４図
はパラメータ選択制御を行うセレクタ回路群及びこの結
果を格納するレジスタ群Ｂの内部構成並びに両者の関係
を示す図、第５図は直線発生に必要なパラメータを示す
図、第６図は、ＤＤＡパラメータ生成部と、直線発生部
を、輝度とＺ座標に関して並列に処理する図形処理装置
の構成を示す図である。 ｌ・・・ＣＰＵ、２及び２０〜２３・・・ＤＤＡパラメ
ータ生成部、３及び３０〜３３・・・直線発生部、４・
・・レジスタ群Ａ、５・・・制御回路５６・・・パラメ
ータ生成演算回路、７・・・セレクタ回路群、８・・・
レジスタ群Ｂ、９及び１０・・・ＤＤＡ、１１・・・Ｆ
Ｍ、１２・・・ＣＲＴ。 帛４０ （Ｘ巳、Ｔε、１４Ｅ） （ＬＥＮＣｒＴＨ）−ｍ−中 ３ ３
Claims (1)
- 【特許請求の範囲】 １、ＣＰＵから与えられる直線の始終点座標情報を格納
するレジスタ群Ａと、この情報をもとに直線発生に必要
となる直線の長さ、傾き、方向を表す第１パラメータ群
及び輝度とＺ座標の増分を表す第２パラメータ群を生成
する演算回路と、前記第１パラメータ群及び第２パラメ
ータ群を格納するレジスタ群Ｂとを有する図形処理装置
において、前記演算回路の出力と前記ＣＰＵよりバスを
介して与えられる値とを選択的に、前記レジスタ群Ｂへ
格納するセレクタを設けたことを特徴とする図形処理装
置。 ２、前記セレクタは、レジスタアドレスの相違に基づい
て前記演算回路の出力の一部又は全部を選択して前記レ
ジスタ群Ｂに格納することを特徴とする特許請求の範囲
第１項記載の図形処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332749A JP2675169B2 (ja) | 1989-12-25 | 1989-12-25 | 図形処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1332749A JP2675169B2 (ja) | 1989-12-25 | 1989-12-25 | 図形処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03194671A true JPH03194671A (ja) | 1991-08-26 |
| JP2675169B2 JP2675169B2 (ja) | 1997-11-12 |
Family
ID=18258427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1332749A Expired - Fee Related JP2675169B2 (ja) | 1989-12-25 | 1989-12-25 | 図形処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675169B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666520A (en) * | 1993-03-29 | 1997-09-09 | Hitachi, Ltd. | Graphics display system including graphics processor having a register storing a series of vertex data relating to a polygonal line |
| US7116339B2 (en) | 2001-10-11 | 2006-10-03 | Sony Computer Entertainment Inc. | Image rendering method using recursive interpolation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175884A (ja) * | 1986-01-29 | 1987-08-01 | Panafacom Ltd | 表示制御装置 |
-
1989
- 1989-12-25 JP JP1332749A patent/JP2675169B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175884A (ja) * | 1986-01-29 | 1987-08-01 | Panafacom Ltd | 表示制御装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666520A (en) * | 1993-03-29 | 1997-09-09 | Hitachi, Ltd. | Graphics display system including graphics processor having a register storing a series of vertex data relating to a polygonal line |
| US5847715A (en) * | 1993-03-29 | 1998-12-08 | Hitachi, Ltd. | Graphics display system including parallel graphics processors executing Bresenham's algorithm |
| US7116339B2 (en) | 2001-10-11 | 2006-10-03 | Sony Computer Entertainment Inc. | Image rendering method using recursive interpolation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2675169B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101138378B1 (ko) | 화상 처리 장치 | |
| US5877769A (en) | Image processing apparatus and method | |
| KR20080067840A (ko) | 3차원 그래픽 가속기 및 그것의 픽셀 분배 방법 | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| US5745739A (en) | Virtual coordinate to linear physical memory address converter for computer graphics system | |
| ES2734123T3 (es) | Voxelización de una malla | |
| JPS63198174A (ja) | 図形処理装置 | |
| EP0329101B1 (en) | Three-dimensional graphic processing apparatus | |
| JP4200573B2 (ja) | 記憶装置と画像処理装置およびその方法とリフレッシュ動作制御装置およびその方法 | |
| JPH05298058A (ja) | グラフィックデータ処理装置 | |
| JP4505866B2 (ja) | 画像処理装置および映像信号処理方法 | |
| JP3985321B2 (ja) | 演算装置および画像処理装置 | |
| GB2226481A (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| JP2675169B2 (ja) | 図形処理システム | |
| JP4069486B2 (ja) | 記憶回路制御装置およびグラフィック演算装置 | |
| JP4622165B2 (ja) | 画像メモリ制御装置、グラフィック演算装置およびレンダリング処理方法 | |
| JP4325038B2 (ja) | 画像処理装置 | |
| JP3741053B2 (ja) | 画像処理装置 | |
| JP4042204B2 (ja) | グラフィック演算装置およびその方法 | |
| KR920002471B1 (ko) | 그래픽 제어기 | |
| JP2687429B2 (ja) | グラフィックコントローラ | |
| JP4224887B2 (ja) | 信号処理装置および画像処理装置 | |
| JPS63213091A (ja) | デプスマツプ作成装置 | |
| JP4580475B2 (ja) | 演算処理装置およびグラフィック演算装置 | |
| JP3681240B2 (ja) | ３次元形状の表示方法及び該方法を用いる３次元ｃａｄシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |