JPH03194941A - 半導体チップの樹脂封止方法 - Google Patents

半導体チップの樹脂封止方法

Info

Publication number
JPH03194941A
JPH03194941A JP33388889A JP33388889A JPH03194941A JP H03194941 A JPH03194941 A JP H03194941A JP 33388889 A JP33388889 A JP 33388889A JP 33388889 A JP33388889 A JP 33388889A JP H03194941 A JPH03194941 A JP H03194941A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
wiring board
solder resist
resist ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33388889A
Other languages
English (en)
Inventor
Masayoshi Yamaguchi
政義 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33388889A priority Critical patent/JPH03194941A/ja
Publication of JPH03194941A publication Critical patent/JPH03194941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体チップの樹脂封止方法に係り、特に配線
基板に取付けられた半導体チップとこれに結線されたワ
イヤとを樹脂で封止する半導体チップの樹脂封止方法に
関する。
(従来の技術) ハイブリッドICは配線基板上において半導体チップが
チップ抵抗やチップコンデンサ等にリード端子と配線パ
ターンとによって接続されている。
半導体チップはリード端子にワイヤ結線された後にワイ
ヤと共に樹脂封止される。第5図及び第6図は従来の半
導体チップの樹脂封止方法を示したもので、配線基板1
の四部2に半導体チップ3が埋設され、この半導体チッ
プ3上の電極4と配線基板のリード端子5とがワイヤ6
によって結線される。この結線後に半導体チップ3とワ
イヤ6とは樹脂7によって封止される。半導体チップ3
は配線基板1上に取付けられたチップコンデンサ8やチ
ップ抵抗9などにリード端子5とワイヤ6と配線パター
ン10とによって接続される。
第7図及び第8図は別の従来の半導体チップの樹脂封止
方法を示したもので、配線基板1に半導体チップ3を取
付け、この半導体チップ1上の電極4とリード端子5と
をワイヤ6によって結線する。この結線後に半導体チッ
プ3とワイヤ6とを取囲むように枠11を配線基板1に
取付ける。この枠11内に樹脂7を注入して半導体チッ
プ3とワイヤ6とを封止する。
(発明が解決しようとする課題) ところが、これらの樹脂封止方法のうちの前者の方法は
、配線基板1に凹部2を形成するため基板加工費が高く
なると共に、配線基板1に多数の半導体チップ3を取付
ける場合には多数の凹部2の形成のため配線基板1に反
りが生じ易くなり、これによって半導体チップ3に損傷
を与えるという問題がある。もちろん、このような配線
基板1の反りの発生は配線基板を厚くすることによって
防止することができる。しかしながら、これはハイブリ
ッドICを大型化してしまうという別の問題を招来する
後者の方法では、枠11はワイヤ結線の障害にならない
ようにワイヤ6の結線後に配線基板1に取付けられるの
で、この取付けの際にワイヤ6を潰してしまいハイブリ
ッドICの歩留りを低下させるという問題がある。更に
枠11は半導体チップ3の大きさや形状に応じて多数用
意しなければならず、これはコストの上昇を招く。
そこで、本発明の目的は配線基板に半導体チップ取付は
用の凹部を形成する必要がなく、かつ枠の取付けを不要
とすることができる半導体チップの樹脂封止方法を提供
することにある。
(課題を解決するための手段の この目的を達成するために本発明は、配線基板上に半導
体チップを取付け、上記配線基板上の複数のリード端子
と上記半導体チップ上の複数の電極とをワイヤで結線し
、この結線後に上記半導体チップと上記ワイヤとを含む
所定領域を取囲むように上記配線基板にソルダーレジス
トインキを塗布し、この塗布後に上記ソルダーレジスト
インキに取囲まれた上記所定領域内に樹脂を塗布し、こ
の樹脂を硬化させて上記半導体チップと上記ワイヤとを
樹脂封止することを特徴とするものである。
この方法にあっては、上記ソルダーレジストインキは上
記樹脂の塗布前に低温度で加熱硬化され、上記樹脂の硬
化後に上記配線基板から剥離されることが好ましい。
また、上記ソルダーレジストインキは上記樹脂の塗布前
に高温度で加熱硬化され、上記樹脂の硬化後も上記配線
基板上に残存されるようにすることもできる。
(作 用) リード端子と半導体チップの電極とをワイヤで結線した
後に、半導体チップとワイヤとを含む所定領域を取囲む
ようにソルダーレジストインキを塗布して、このソルダ
ーレジストインキに取囲まれた所定領域内に樹脂を塗布
し樹脂封止する。
ソルダーレジストインキは、半導体チップの大きさや形
状に関係なく樹脂塗布領域を容易に区画することができ
る。このソルダーレジストインキの使用によって、従来
の半導体チップの樹脂封止方法では必要であった配線基
板の四部や枠が不要になる。
(実施例) 以下、本発明による半導体チップの樹脂封止方法の実施
例を第5図乃至第8図と同一部分には同一符号を付して
示した第1図乃至第4図を参照して説明する。
第1図において、配線基板1の表面には半導体チップ3
とチップコンデンサ8とチップ抵抗9とが取付けられ、
また、配線基板1にはスルーホール12が複数個穿孔さ
れている。半導体チップ3を取囲むように配線基板1に
形成された複数のリード端子5と半導体チップ3上の複
数の電極4とはワイヤ6によって結線されている。半導
体チップ3とチップコンデンサ8とチップ抵抗9は、ワ
イヤ6とリード端子5と配線パターン10とによって接
続される。
半導体チップ電極4とリード端子5とのワイヤ結線後に
、ソルダーレジストインキ用の自動デイスペンサ13が
配線基板1上にソルダーレジストインキ14をリング状
に塗布する。このソルダーレジストインキ14の塗布は
半導体チップ3とワイヤ6とを取囲むようにリード端子
5の周囲に行われる。この塗布後にソルダーレジストイ
ンキ14を低温度で加熱して硬化させる。
このソルダーレジストインキ14の硬化後に、第2図に
示されたように樹脂用の自動デイスペンサ15が樹脂7
をソルダーレジストインキ14によって囲まれた領域内
に塗布する。この樹脂7の塗布後に図示を省略したオー
ブン内で樹脂7を硬化させ、この硬化後に、第3図に示
されたようにピンセット16を使用してソルダーレジス
トインキ14を配線基板1から剥離する。ソルダーレジ
ストインキ14は低温度硬化されたので上述の剥離は容
易に行うことができる。こうして、第4図に示したよう
に樹脂封止された配線基板が完成する。
なお、上記実施例ではソルダーレジストインキ14はソ
ルダーレジストインキ14の硬化後に配線基板から剥離
した。しかしながら、本発明は塗布されたソルダーレジ
ストインキ14を高温加熱で硬化して容易には剥離不可
能とし、樹脂封止後も配線基板1に残存させるようにす
ることもできる。
〔発明の効果〕
以上の説明から明らかなように本考案によれば、配線基
板上に半導体チップを取付け、上記配線基板上の複数の
リード端子と上記半導体チップ上の複数の電極とをワイ
ヤで結線し、この結線後に上記半導体チップと上記ワイ
ヤとを含む所定領域を取囲むように上記配線基板にソル
ダーレジストインキを塗布し、この塗布後に上記ソルダ
ーレジストインキに取囲まれた上記所定領域内に樹脂を
塗布し、この樹脂を硬化させて上記半導体チップと上記
ワイヤとを封止するため、半導体チップの大きさや形状
に関係なく樹脂塗布領域をソルダーレジストインキによ
って容易に区画することができ、従来の半導体チップの
樹脂封止方法では必要であった配線基板の凹部や枠が不
要になり、作業性が良く安価に半導体チップの樹脂封止
を行うことができる。
気1 図
【図面の簡単な説明】
第1図乃至第4図は本発明による半導体チップの樹脂封
止方法の一実施例を示した斜視図、第5図は従来の半導
体チップの樹脂封止方法を示した斜視図、第6図は第5
図のVl−Vl線に沿った断面図、第7図は従来の別の
半導体チップの樹脂封止方法を示した斜視図、第8図は
第7図の■−■線に沿った断面図である。 1・・・配線基板、3・・・半導体チップ、4・・・電
極、5・・・リード端子、6・・・ワイヤ、7・・・樹
脂、14・・・ソルダーレジストインキ。 為2図 気3図 娩4図 P)5図 気7図 馬6図 馬8図

Claims (1)

  1. 【特許請求の範囲】 1、配線基板上に半導体チップを取付け、上記配線基板
    上の複数のリード端子と上記半導体チップ上の複数の電
    極とをワイヤで結線し、この結線後に上記半導体チップ
    と上記ワイヤとを含む所定領域を取囲むように上記配線
    基板にソルダーレジストインキを塗布し、この塗布後に
    上記ソルダーレジストインキに取囲まれた上記所定領域
    内に樹脂を塗布し、この樹脂を硬化させて上記半導体チ
    ップと上記ワイヤとを樹脂封止することを特徴とする半
    導体チップの樹脂封止方法。 2、上記ソルダーレジストインキは上記樹脂の塗布前に
    低温度で加熱硬化され、上記樹脂の硬化後に上記配線基
    板から剥離されることを特徴とする請求項1記載の半導
    体チップの樹脂封止方法。 3、上記ソルダーレジストインキは上記樹脂の塗布前に
    高温度で加熱硬化され、上記樹脂の硬化後も上記配線基
    板上に残存されることを特徴とする請求項1記載の半導
    体チップの樹脂封止方法。
JP33388889A 1989-12-22 1989-12-22 半導体チップの樹脂封止方法 Pending JPH03194941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33388889A JPH03194941A (ja) 1989-12-22 1989-12-22 半導体チップの樹脂封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33388889A JPH03194941A (ja) 1989-12-22 1989-12-22 半導体チップの樹脂封止方法

Publications (1)

Publication Number Publication Date
JPH03194941A true JPH03194941A (ja) 1991-08-26

Family

ID=18271080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33388889A Pending JPH03194941A (ja) 1989-12-22 1989-12-22 半導体チップの樹脂封止方法

Country Status (1)

Country Link
JP (1) JPH03194941A (ja)

Similar Documents

Publication Publication Date Title
US6262473B1 (en) Film carrier tape and semiconductor device, method of making the same and circuit board
EP0923120A1 (en) Method for manufacturing semiconductor device
US5796586A (en) Substrate board having an anti-adhesive solder mask
JPH0745641A (ja) 半導体装置の実装方法
KR20050122482A (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
US5906700A (en) Method of manufacturing circuit module
JPH03194941A (ja) 半導体チップの樹脂封止方法
US6124152A (en) Method for fabricating cob type semiconductor package
JPH0732216B2 (ja) 半導体装置
JPH03228355A (ja) 混成集積回路基板
JPH0888464A (ja) フリップチップ実装方法
JPS61237454A (ja) 電子部品
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP3923661B2 (ja) 半導体装置
KR100208471B1 (ko) 방열판이 부착된 bga패키지의 몰딩방법
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
KR100342403B1 (ko) 솔더마스크가 장착된 리드프레임 및 그 제조방법
JPH05109929A (ja) 半導体の封止方法
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR20000059991A (ko) 메탈 그레인 분사 방식을 이용한 피·비·지·에이 패키지의 히트싱크 형성방법
KR0138213B1 (ko) 볼 그리드 어레이 패키지
JPH0340440A (ja) 樹脂封止型混成集積回路及びその製造方法
JPH01206653A (ja) 半導体装置
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置