JPH03196622A - 反応性イオンエッチング装置 - Google Patents
反応性イオンエッチング装置Info
- Publication number
- JPH03196622A JPH03196622A JP33964089A JP33964089A JPH03196622A JP H03196622 A JPH03196622 A JP H03196622A JP 33964089 A JP33964089 A JP 33964089A JP 33964089 A JP33964089 A JP 33964089A JP H03196622 A JPH03196622 A JP H03196622A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film thickness
- film
- etched
- function section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001020 plasma etching Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000005259 measurement Methods 0.000 claims description 20
- 230000002457 bidirectional effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 23
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は反応性イオンエツチング装置に関し、特に膜厚
測定機能を有する反応性イオンエツチング装置に関する
。
測定機能を有する反応性イオンエツチング装置に関する
。
従来の反応性イオンエツチング装置は、膜厚測定機能が
設けられていないため、エツチングは固定時間で行なわ
れていた。そのため、エツチング条件として被エツチン
グ膜とその下地の材料層とのエツチングレートの比を充
分大きくとれるように設定するか、あるいはエツチング
条件に合わせ乞 て製造プロセス奈設計する等の手法が用いられていた。
設けられていないため、エツチングは固定時間で行なわ
れていた。そのため、エツチング条件として被エツチン
グ膜とその下地の材料層とのエツチングレートの比を充
分大きくとれるように設定するか、あるいはエツチング
条件に合わせ乞 て製造プロセス奈設計する等の手法が用いられていた。
上述した従来の反応性イオンエツチング装置を使用した
エツチングでは、被エツチング膜とその下地の材料層と
のエツチングレートの比を充分に大きくし、下地材料層
をエツチングのストッパーとしてオーバーエツチングを
することにより、置を用いて、例えば層間絶縁層のエッ
チバックのように、同一材料層の途中でエツチングを終
止させる場合には、エツチングレートの変動や被エツチ
ング膜の膜厚のばらつきがそのままエツチング後の被エ
ツチング膜の残膜厚に反映されるという欠点がある。
エツチングでは、被エツチング膜とその下地の材料層と
のエツチングレートの比を充分に大きくし、下地材料層
をエツチングのストッパーとしてオーバーエツチングを
することにより、置を用いて、例えば層間絶縁層のエッ
チバックのように、同一材料層の途中でエツチングを終
止させる場合には、エツチングレートの変動や被エツチ
ング膜の膜厚のばらつきがそのままエツチング後の被エ
ツチング膜の残膜厚に反映されるという欠点がある。
例えば、膜厚１μｍ±０．１μｍの被エツチング膜をエ
ラチングレー）５０ｎｍ／―±５ｎｍ／ｗｉｎの条件で
エツチングし、被エツチング膜のエツチング後の膜厚な
０．５μｍにする場合を考える。この時のエツチング時
間は、被エツチング膜の膜厚１．０μｍ、エツチングレ
ート５０ｎｍ／ｗｉｎとそれぞれの中央値から１０分間
となる。被エツチング膜の最小膜厚０．９μｍと最大エ
ツチングレート５５０ｎ ｍ ／ｗｉｎの組み合わせの
場合は、エツチング後の被エツチング膜の膜厚は最小値
０．３５μｍとなり、同様に最大値は、それぞれ１，１
μｍと４５０ｎｍ／ｉの組み合わせの場合で、０，６５
μｍとなる。被エツチング膜の成膜ばらつき及びエツチ
ングレートのばらつきをそれぞれ±１０％の範囲に設定
しても、被エツチング膜のエツチング後の膜厚は、０．
５μｍ±０．１５μｍと±３０％のばらつきとなる。
ラチングレー）５０ｎｍ／―±５ｎｍ／ｗｉｎの条件で
エツチングし、被エツチング膜のエツチング後の膜厚な
０．５μｍにする場合を考える。この時のエツチング時
間は、被エツチング膜の膜厚１．０μｍ、エツチングレ
ート５０ｎｍ／ｗｉｎとそれぞれの中央値から１０分間
となる。被エツチング膜の最小膜厚０．９μｍと最大エ
ツチングレート５５０ｎ ｍ ／ｗｉｎの組み合わせの
場合は、エツチング後の被エツチング膜の膜厚は最小値
０．３５μｍとなり、同様に最大値は、それぞれ１，１
μｍと４５０ｎｍ／ｉの組み合わせの場合で、０，６５
μｍとなる。被エツチング膜の成膜ばらつき及びエツチ
ングレートのばらつきをそれぞれ±１０％の範囲に設定
しても、被エツチング膜のエツチング後の膜厚は、０．
５μｍ±０．１５μｍと±３０％のばらつきとなる。
エツチング後の膜厚のばらつきを少なくすることは、作
業毎に被エツチング膜の膜厚とエツチングレートの確認
を行なってエツチング時間を決めることにより、ある程
度可能である。しかし、この方法では、作業者の工数が
多くなったり、スループットが低下するという欠点があ
る。なおこの方法でも、ウェハ１枚毎に確認することは
現実的に不可能であり、例えば、１００枚単位で確認す
るものと仮定すると、最小単位１００枚の中でのウェハ
間のばらつきは残ることになる。
業毎に被エツチング膜の膜厚とエツチングレートの確認
を行なってエツチング時間を決めることにより、ある程
度可能である。しかし、この方法では、作業者の工数が
多くなったり、スループットが低下するという欠点があ
る。なおこの方法でも、ウェハ１枚毎に確認することは
現実的に不可能であり、例えば、１００枚単位で確認す
るものと仮定すると、最小単位１００枚の中でのウェハ
間のばらつきは残ることになる。
本発明の反応性イオンエツチング装置は、半導めのエツ
チング機能部と、前記半導体ウェハを前記膜厚測定機能
部とエツチング機能部間に移動させる双方向ウェハロー
ダ−と、前記膜厚測定機能界 部の測定結喬を演算処理し動作制御部に信号を送る演算
機能部と、前記膜厚測定機能部の動作を制御すると共に
前記演算機能部からの信号により前記エツチング機能部
の動作を制御する動作制御部とを含んで構成される。
チング機能部と、前記半導体ウェハを前記膜厚測定機能
部とエツチング機能部間に移動させる双方向ウェハロー
ダ−と、前記膜厚測定機能界 部の測定結喬を演算処理し動作制御部に信号を送る演算
機能部と、前記膜厚測定機能部の動作を制御すると共に
前記演算機能部からの信号により前記エツチング機能部
の動作を制御する動作制御部とを含んで構成される。
第１図は本発明の第１の実施例のブロック図である。
枚葉型反応性イオンエツチング装置は、膜厚測定器等か
らなる膜厚測定機能部１２とＣＰＵ等からなる動作制御
部１４及び演算回路等からなる演算機能部１５とから主
に構成されている。エツチング機能部１３と膜厚測定機
能部１２は双方向ウェハローダ−１１により接続され、
双方向のウェハの移動が可能となっている。エツチング
機能部１３．膜厚測定機能部１２．双方向ローダ−１１
及び演算機能部１５の動作は動作機能部１４ですべて制
御できるシステム構成となっている。
らなる膜厚測定機能部１２とＣＰＵ等からなる動作制御
部１４及び演算回路等からなる演算機能部１５とから主
に構成されている。エツチング機能部１３と膜厚測定機
能部１２は双方向ウェハローダ−１１により接続され、
双方向のウェハの移動が可能となっている。エツチング
機能部１３．膜厚測定機能部１２．双方向ローダ−１１
及び演算機能部１５の動作は動作機能部１４ですべて制
御できるシステム構成となっている。
第３図（ａ）〜（ｄ）は、上述の第１の実施例の使用方
法を説明するための半導体チップの断面図である。
法を説明するための半導体チップの断面図である。
まず、第３図（ａ）に示すように、シリコン基板３１上
に多結晶シリコン３４．第１ＰＳＧ膜３゛２及び第２Ｐ
ＳＧ膜３３を形成したウェハを膜厚測定機能部１２内に
ロードし、所望の位置の被エツチング材料であるヨ第１
ＰＳＧ膜３２及び第２ＰＳＧ膜３３の膜厚ｄ、を１例え
ばウェハ内で５ケ所測定し、演算機能部１４において平
均値を算出する０次に双方向ウェハローダ−１１により
工。
に多結晶シリコン３４．第１ＰＳＧ膜３゛２及び第２Ｐ
ＳＧ膜３３を形成したウェハを膜厚測定機能部１２内に
ロードし、所望の位置の被エツチング材料であるヨ第１
ＰＳＧ膜３２及び第２ＰＳＧ膜３３の膜厚ｄ、を１例え
ばウェハ内で５ケ所測定し、演算機能部１４において平
均値を算出する０次に双方向ウェハローダ−１１により
工。
チング機能部１３にこのウェハをロードし、残膜厚が最
終的に残したい膜厚ｄＩより必ず厚くなる条件でパイロ
、トエッチングを行ない、第３図（ｂ）に示すように、
第１及び第２のＰＳＧ膜を厚さΔｄ０だけエツチングす
る。次にエツチング機能部１３から再度膜厚測定機能部
１２にウェハーを移動し、残膜厚３６（ｄＯ’）を測定
し、演算機能部１５により、パイロットエツチングによ
りエツチングされた膜厚Δｄ０を算出し、そのΔｄ０と
エツチング時間からエツチングレートを算出する。
終的に残したい膜厚ｄＩより必ず厚くなる条件でパイロ
、トエッチングを行ない、第３図（ｂ）に示すように、
第１及び第２のＰＳＧ膜を厚さΔｄ０だけエツチングす
る。次にエツチング機能部１３から再度膜厚測定機能部
１２にウェハーを移動し、残膜厚３６（ｄＯ’）を測定
し、演算機能部１５により、パイロットエツチングによ
りエツチングされた膜厚Δｄ０を算出し、そのΔｄ０と
エツチング時間からエツチングレートを算出する。
このエツチングレートな用いて先に測定した残膜厚ｄ０
′と最終的に残したい膜厚ｄｉの差すなわち第３図（Ｃ
）に示した追加エツチング膜厚（Δｄ、＝ｄｏ’ ｄ
＋）をエツチングするために必要なエツチング時間ｔ１
を算出する。
′と最終的に残したい膜厚ｄｉの差すなわち第３図（Ｃ
）に示した追加エツチング膜厚（Δｄ、＝ｄｏ’ ｄ
＋）をエツチングするために必要なエツチング時間ｔ１
を算出する。
次に再度エツチング機能部にウェハをロードして先に算
出した時間ｔ１だけエツチングを行ない、第３図（ｄ）
に示すように最終的な被エツチング膜の残膜厚ｄ１を得
た。ここで第３図（ａ）における初期膜厚（ｄｏ）の測
定と第３図（ｂ）におけるパイロットエツチング後の膜
厚（ｄｏ’ ）の測定は同この第２の実施例は、膜厚測
定機能部１２及び双方向ウェハローダ−２４がエツチン
グ機能部１３のチャンバー２１内に設けられている。エ
ツチング機能部１３と膜厚測定機能部１２及び双方向ウ
ェハローダ−２４は、開閉可能で気密性の高いシャッタ
ー２７で仕切られている。これらのシステム全体は、動
作制御部１４Ａにより制御され、演算機能部１５Ａによ
りデータ処理を行なうシステム構成としている点は第１
の実施例と同様である。
出した時間ｔ１だけエツチングを行ない、第３図（ｄ）
に示すように最終的な被エツチング膜の残膜厚ｄ１を得
た。ここで第３図（ａ）における初期膜厚（ｄｏ）の測
定と第３図（ｂ）におけるパイロットエツチング後の膜
厚（ｄｏ’ ）の測定は同この第２の実施例は、膜厚測
定機能部１２及び双方向ウェハローダ−２４がエツチン
グ機能部１３のチャンバー２１内に設けられている。エ
ツチング機能部１３と膜厚測定機能部１２及び双方向ウ
ェハローダ−２４は、開閉可能で気密性の高いシャッタ
ー２７で仕切られている。これらのシステム全体は、動
作制御部１４Ａにより制御され、演算機能部１５Ａによ
りデータ処理を行なうシステム構成としている点は第１
の実施例と同様である。
この第２の実施例では、チャンバー２１内にウェハをロ
ードして１度排気を行なえばエツチング機能部１３のウ
ェハ側電極２２上と膜厚測定機能部１２のウェハステー
ジ２５上とのウェハの往来が、チャンバー２１の真空度
を低下させることなく行なうことが可能となり、相対的
にチャンバー２１の排気に要する時間が短縮できるとい
う利点がある。
ードして１度排気を行なえばエツチング機能部１３のウ
ェハ側電極２２上と膜厚測定機能部１２のウェハステー
ジ２５上とのウェハの往来が、チャンバー２１の真空度
を低下させることなく行なうことが可能となり、相対的
にチャンバー２１の排気に要する時間が短縮できるとい
う利点がある。
以上説明したように本発明は、反応性イオンエツチング
装置に膜厚測定機能部と演算機能部と動作制御部とを付
加して連動させることにより、自動的かつ連続的に被エ
ツチング膜のエツチングレートの測定及びエツチング時
間の算出ができるため、エツチング後の被エツチング膜
の膜厚のウェハ間の均一性を飛躍的に向上させることが
できるという効果がある。
装置に膜厚測定機能部と演算機能部と動作制御部とを付
加して連動させることにより、自動的かつ連続的に被エ
ツチング膜のエツチングレートの測定及びエツチング時
間の算出ができるため、エツチング後の被エツチング膜
の膜厚のウェハ間の均一性を飛躍的に向上させることが
できるという効果がある。
第１図は本発明の第１の実施例のブｐワク図、第２図は
本発明の第２の実施例の模式図、第３図は本発明の第１
の実施例の動作手順を説明する半導体チップの断面図で
ある。 １１・・・・・・双方向ウェハローダ−１２・・・・・
・膜厚測定機能部、１３・・・・・・エツチング機能部
、１４゜１４Ａ・・・・・・動作制御部、１５．１５Ａ
・・・・・・演算機能部、２１・・・・・・チャンバー
２２・・・・・・ウェハ側電極、２３・・・・・・対
向電極、２４・・・・・・双方向ウェハローダ−２５・
・・・・・ウェハステージ、２６・・・・・・膜厚測定
器、２７・・・・・・シャッター ３１・・・・・・シ
リコン基板、３２・・・・・・第１ＰＳＧ膜、３３・・
・・・・第２ＰＳＧ膜、３４・・・・・・多結晶シリコ
ン、３５・・・・・・初期膜厚（ｄｏ）、３６・・・・
・・残膜厚（ｄｏ’）、３７・・・・・・パイロットエ
ツチング厚（Δｄｏ）、３８・・・・・・追加エツチン
グ厚（Δｄ＋）、３９・・・・・・残膜厚（ｄｌ）。 第 １ 図
本発明の第２の実施例の模式図、第３図は本発明の第１
の実施例の動作手順を説明する半導体チップの断面図で
ある。 １１・・・・・・双方向ウェハローダ−１２・・・・・
・膜厚測定機能部、１３・・・・・・エツチング機能部
、１４゜１４Ａ・・・・・・動作制御部、１５．１５Ａ
・・・・・・演算機能部、２１・・・・・・チャンバー
２２・・・・・・ウェハ側電極、２３・・・・・・対
向電極、２４・・・・・・双方向ウェハローダ−２５・
・・・・・ウェハステージ、２６・・・・・・膜厚測定
器、２７・・・・・・シャッター ３１・・・・・・シ
リコン基板、３２・・・・・・第１ＰＳＧ膜、３３・・
・・・・第２ＰＳＧ膜、３４・・・・・・多結晶シリコ
ン、３５・・・・・・初期膜厚（ｄｏ）、３６・・・・
・・残膜厚（ｄｏ’）、３７・・・・・・パイロットエ
ツチング厚（Δｄｏ）、３８・・・・・・追加エツチン
グ厚（Δｄ＋）、３９・・・・・・残膜厚（ｄｌ）。 第 １ 図
Claims (1)
- 半導体ウェハ上に形成された膜の厚さを測定するための
膜厚測定機能部と、前記膜をエッチングするためのエッ
チング機能部と、前記半導体ウェハを前記膜厚測定機能
部とエッチング機能部間に移動させる双方向ウェハロー
ダーと、前記膜厚測定機能部の測定結果を演算処理し動
作制御部に信号を送る演算機能部と、前記膜厚測定機能
部の動作を制御すると共に前記演算機能部からの信号に
より前記エッチング機能部の動作を制御する動作制御部
とを含むことを特徴とする反応性イオンエッチング装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964089A JPH03196622A (ja) | 1989-12-26 | 1989-12-26 | 反応性イオンエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964089A JPH03196622A (ja) | 1989-12-26 | 1989-12-26 | 反応性イオンエッチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196622A true JPH03196622A (ja) | 1991-08-28 |
Family
ID=18329413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33964089A Pending JPH03196622A (ja) | 1989-12-26 | 1989-12-26 | 反応性イオンエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196622A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596551B1 (en) | 1998-12-01 | 2003-07-22 | Hitachi, Ltd. | Etching end point judging method, etching end point judging device, and insulating film etching method using these methods |
| JP2006261633A (ja) * | 2005-02-18 | 2006-09-28 | Tokyo Electron Ltd | 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム |
| CN107452642A (zh) * | 2017-08-31 | 2017-12-08 | 长江存储科技有限责任公司 | 一种外延结构刻蚀率的检测方法 |
-
1989
- 1989-12-26 JP JP33964089A patent/JPH03196622A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6596551B1 (en) | 1998-12-01 | 2003-07-22 | Hitachi, Ltd. | Etching end point judging method, etching end point judging device, and insulating film etching method using these methods |
| JP2006261633A (ja) * | 2005-02-18 | 2006-09-28 | Tokyo Electron Ltd | 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム |
| CN107452642A (zh) * | 2017-08-31 | 2017-12-08 | 长江存储科技有限责任公司 | 一种外延结构刻蚀率的检测方法 |
| CN107452642B (zh) * | 2017-08-31 | 2019-12-03 | 长江存储科技有限责任公司 | 一种外延结构刻蚀率的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815228B2 (en) | Film thickness measuring method of member to be processed using emission spectroscopy and processing method of the member using the measuring method | |
| US5835221A (en) | Process for fabricating a device using polarized light to determine film thickness | |
| KR100299635B1 (ko) | 반도체웨이퍼제조를모니터하고평가하기위한시스템및방법 | |
| US5661669A (en) | Method for controlling semiconductor wafer processing | |
| TWI711800B (zh) | 電漿處理方法、及電漿處理裝置 | |
| US7126697B2 (en) | Method and apparatus for determining endpoint of semiconductor element fabricating process | |
| US6826743B2 (en) | Method for automatically correcting overlay alignment of a semiconductor wafer | |
| JPH05160074A (ja) | ウエハから材料を除去するシステム | |
| US5677090A (en) | Method of making X-ray mask having reduced stress | |
| JPH03196622A (ja) | 反応性イオンエッチング装置 | |
| US6643596B2 (en) | System and method for controlling critical dimension in a semiconductor manufacturing process | |
| US7329168B2 (en) | Extended Kalman filter incorporating offline metrology | |
| Wong et al. | Endpoint prediction for polysilicon plasma etch via optical emission interferometry | |
| US7045462B2 (en) | Method for fabricating a pattern and method for manufacturing a semiconductor device | |
| US6069090A (en) | Method and apparatus for semiconductor device fabrication | |
| US20070178610A1 (en) | Semiconductor Production Apparatus | |
| CN1196186C (zh) | 剥除时间反馈控制以减少剥除后晶体管栅极临界尺寸变化 | |
| JPH04311036A (ja) | 絶縁膜形成方法 | |
| JP3913145B2 (ja) | パターン形成方法 | |
| CN112133631B (zh) | 改善栅极刻蚀形貌稳定性的方法和刻蚀设备 | |
| TW201205667A (en) | Plasma processing apparatus and plasma processing method | |
| JP3439450B2 (ja) | 半導体装置のサイドエッチング量の測定方法及び測定装置 | |
| Bersin et al. | Faithful pattern transfer: what are the limits in production? | |
| CN114765112A (zh) | 蚀刻系统及其蚀刻方法 | |
| JPH07153744A (ja) | 半導体装置における層間絶縁層の平坦化方法 |