JPH03196623A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH03196623A
JPH03196623A JP1337502A JP33750289A JPH03196623A JP H03196623 A JPH03196623 A JP H03196623A JP 1337502 A JP1337502 A JP 1337502A JP 33750289 A JP33750289 A JP 33750289A JP H03196623 A JPH03196623 A JP H03196623A
Authority
JP
Japan
Prior art keywords
protective film
etching
sidewall protective
sidewall
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1337502A
Other languages
English (en)
Other versions
JP2874233B2 (ja
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1337502A priority Critical patent/JP2874233B2/ja
Publication of JPH03196623A publication Critical patent/JPH03196623A/ja
Application granted granted Critical
Publication of JP2874233B2 publication Critical patent/JP2874233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置等の製造に適用されるドライエツチ
ング方法に関し、特に単結晶シリコン層にトレンチを形
成するための異方性エツチングを〔発明の概要〕 本発明は、単結晶シリコンのエツチングによりトレンチ
を形成するドライエツチング方法において、側壁保護膜
を形成しながら浅いエツチングを行う工程と、前記側壁
保護膜を酸化しかつ緻密化することにより側壁保護効果
を強化する工程とを交互に繰り返すことにより、マスク
端部におけるエツチング種の散乱が大きいエツチング系
においても、良好な異方性形状をもって高アスペクト比
のエツチングを行おうとするものである。
〔従来の技術〕
VLSI、ULSI等にみられるように、近年の半導体
装置における集積度の向上には目覚ましいものがある。
そのデザイン・ルール トDRAMではサブミクロン・レベルに微細化され、さ
らにはクォーターミクロン・レベルの微細加工も議論さ
れるようになっている.かかる半導体装置における各種
パターンのアスペクト比は急速に増大する傾向にある。
高アスペクト比パターンの典型例としては、微細素子分
離やセル・キャパシタ・エリアの確保を目的として形成
されるシリコン・トレンチがある。
ところで、このような高アスペクト比パターンのエツチ
ング特性には、従来得られている特性の延長としてのみ
では論じきれないものも現れてきている。エツチング断
面形状の変化もそのひとつである。高アスペクト比パタ
ーンのエツチングでは、マスク・パターンやエツチング
・パラメータ等によって断面形状が複雑に変化し昌く、
アンダーカットや側壁部の凹凸等がしばしば観察される
このように異方性形状からはずれた断面形状が発生する
と、後工程におけるトレンチの埋め込みや容量の制御等
が困難となる。
かかる事情から、シリコン・トレンチ・エツチングにお
いて異方性形状を達成するための技術が種々検討されて
いる0反応機構の観点からは、イオン支援反応によりエ
ツチングの進行する条件が主として採用されるようにな
っている。ここで使用されるエツチングガスとしては、
■塩素イオンや臭素イオン等のような質量の大きいイオ
ン、■フッ素ラジカル等のような入射イオンによって励
起されるとシリコンとの反応確率が高くなるラジカル、
および■炭素系やシリコン系等の側壁保護膜を形成し得
るラジカル、の3種類の化学種を生成し得るものが望ま
しいとされている。5iC14とN、の混合ガス系等は
、その代表例である。
しかし、トレンチのパターンが高度に微細化されるにつ
れ、上述の混合ガス系を使用しても良好な異方性形状が
達成されないという問題が生じてきた。それは、主とし
てマスク・パターンの影響によるものである。
従来、トレンチのエツチングは、単結晶シリコン基板上
にリソグラフィにより開口部を形成した酸化シリコン層
をマスクとして行われている。さらに近年では、リソグ
ラフィの解像度を越える微細なマスク・パターンを形成
するために、酸化シリコン層の開口部にさらに酸化シリ
コンからなるサイドウオールを形成したマスクが使用さ
れるようになっている。
たとえば第2図(A)に示す基体は、単結晶シリコン基
板(11)の表面酸化により形成された酸化シリコン層
(12)にリソグラフィにより開口部(12a)が形成
され、さらに全面にCVDにより酸化シリコンが堆積さ
れた後、RIHによりエンチバックを行ってサイドウオ
ール(13)が形成されてなるものである。上記サイド
ウオール(I3)の幅は酸化シリコンの堆積量を変化さ
せれば制御することができ、これによりマスク・パター
ンの開口幅をおおよそ0.1〜4.0μmの範囲で変化
させることができる。このようにして形成されたサイド
ウオール(13)の頭頂部は、CVDを行った際の段差
の被覆性を反映して若干の丸みを帯びている。
かかるマスクを使用してエツチングを行うと、第2図(
B)に示すようにトレンチ(14)が形成されるものの
、その断面形状は理想的な異方性形状とはならず、側壁
保護効果の不足により開口端付近にえぐれ(14a)や
面荒れ等が発生し易い、これは、単結晶シリコン基板(
11)に対して垂直に入射するエツチング種のみならず
、図中線l□で示される飛程により上記サイドウオール
(13)の頭頂部で反射されて斜めに入射するエネルギ
ーの高いエツチング種が存在することを意味している。
したがって、このようなえぐれ(14a)や面荒れ等の
発生を防止するためには、トレンチ(14)の内部にお
ける側壁保護効果をより高めることが必要となる。
シリコン・トレンチ・エツチングを行いながら側壁保護
効果を高める技術としては、たとえば特開昭60−15
4622号公報に、CF、やSF、等のフッ素系ガスに
よる浅いエッチング工程、トレンチ内面を耐エツチング
被膜で被覆する工程、トレンチ底部の耐エツチング被膜
を除去する工程を順次繰り返すエツチング方法が開示さ
れている。ここで、上記耐エツチング被膜の形成は、0
□プラズマ酸化、もしくはSiC/!4と0□の混合ガ
スによる酸化シリコン膜の堆積により行われている。
また、第47回日本応用物理学令状期学術講演会予稿集
(1987年)371ページ、講演番号29a−ZH−
2には、C!、ガスによる単結晶シリコン基板の浅いエ
ツチングと02プラズマ処理とを順次繰り返す技術が発
表されている。
〔発明が解決しようとする課題〕
しかしながら、側壁保護効果の強化を目的とする従来の
技術には、以下のような問題点がある。
まず、上述の各技術において行われている0□プラズマ
酸化は、トレンチの内壁である単結晶シリコンの表面を
直接に酸化して酸化シリコンからなる保護膜を形成する
方法であるため、保護膜の生成効率が低い他、膜構造が
多孔質であり、十分な側壁保護効果が得られない。
また、5rC1a とOxの混合ガスにより酸化シリコ
ンを堆積させる方法では、気相中においてSin、が大
量に発生してパーティクル汚染が深刻となり易く、実用
性に乏しい。
そこで本発明は、高度に微細化されたパターンにより高
アスペクト比のシリコン・トレンチ・エツチングを行う
場合にも、十分な側壁保護効果により異方性形状が達成
されるドライエツチング方法を提供することを目的とす
る。
〔課題を解決するための手段〕
本発明にかかるドライエツチング方法は、上述の目的を
達成するために提案されるものであり、Cl、Brおよ
びIから選ばれる少なくとも1種類のハロゲン元素を含
むガスと窒素系ガスとを含む混合ガスにより、側壁保護
膜を形成させながら単結晶シリコンの浅いエツチングを
行う第1の工程と、前記側壁保護膜の少なくとも表面を
酸化する第2の工程とを交互に繰り返すことを特徴とす
るものである。
〔作用〕
本発明のドライエツチング方法は、側壁保護膜を形成し
ながら行われる浅いエツチングと、上記側壁保護膜の強
化とを交互に繰り返しながら、高度に微細化されたパタ
ーンにより高アスペクト比のシリコン・トレンチ・エツ
チングを行う場合にも優れた異方性形状を達成するもの
である。
まず、第1の工程においては、C1,Brおよび■から
選ばれる少なくとも1種類のハロゲン元素を含むガスと
窒素系ガスとを含む混合ガスにより浅いエツチングを行
う、上記のハロゲン元素は、いずれも原子半径が大きい
ので自発的に単結晶シリコンの結晶格子中に入り込むこ
とがなく、イオン衝撃等を伴って初めてこれをエツチン
グすることが可能となる。したがって、これらのハロゲ
ン元素の少なくとも1種類を含むガスは、主としてイオ
ン支援反応にもとづくエツチングを進行させ、異方性形
状の達成に有利である6本発明において、ハロゲン族生
で最も原子番号の小さいFを除外しであるのは、原子半
径が小さく異方性形状の達成に不利だからである。一方
、窒素系ガスは側壁保護膜の構成元素である窒素の供給
源となるが、酸素ガスのように過剰な堆積物を生成させ
ることはない。
上記第1の工程では、側壁保護膜が形成されながらエツ
チングが進行する。この側壁保護膜は、窒化シリコンを
主体とするが、若干の塩素も含有する複雑な組成(s 
iXN、CzJを有する不安定な多孔質物質である。
次の第2の工程では、たとえば0□プラズマ処理等によ
り、前記側壁保護膜の少なくとも表面を酸化する。ここ
では、0□流量もしくは処理時間等の条件に応じて酸化
が進行し、第1の工程で形成された不安定な側壁保護膜
の組成は、極めて容易に酸化シリコンを主体とし、かつ
若干の塩素も含有する組成(S +to、cla)に変
化する。この反応は、単結晶シリコンを直接酸化して酸
化シリコンに変化させるよりも容易に進行する。SiN
結合と5i−0結合の結合エネルギーを比較すると、後
者の方が大きいことからも理解されるように、酸化され
た側壁保護膜は化学的に安定となる。しかも、酸化の過
程でイオン衝撃を受けて物理的にもある程度圧縮される
ので、極めて側壁保護効果の高い緻密な膜が形成される
上述のような第1の工程と第2の工程を順次繰り返して
ゆけば、仮にマスク・パターンの影響によりトレンチの
側壁部に対して斜めに入射するエツチング種が存在した
としても、えぐれや面荒れ等の発生が防止され、異方性
形状に優れたシリコン・トレンチ・エツチングが可能と
なる。
〔実施例〕
以下、本発明の好適な実施例について、図面を参照しな
がら説明する。
本実施例は、サイドウオールを有するマスクを使用して
微細なシリコン・トレンチ・エツチングを行った例であ
る。これを第1図(A)ないし第1図(E)を参照しな
がら説明する。
まず、第1図(A)に示すように、単結晶シリコン基板
(1)の表面酸化により酸化シリコン層(2)を形成し
、リングラフィにより約0.5μmの開口幅を有する開
口部(2a)を形成した後、全面にCVDにより酸化シ
リコンを堆積し、RrEによりエンチバソクを行ってサ
イドウオール(3)を形成した。このようにして形成さ
れたサイドウオール(3〕の頭頂部は、CVDを行った
際の段差の被覆性を反映して若干の丸みを帯びている。
また、このサイドウオール(3)の形成により、パター
ン幅Wは0.35μmとなった。
次に、第1図(B)に示すように、上記酸化シリコン層
(2)およびサイドウオール(3)をマスクとする単結
晶シリコン基板(1)のエツチングを行った。このエツ
チングは、高周波バイアス印加型ECR(電子サイクロ
トロン共鳴)プラズマ・エツチング装置を使用して行い
、その条件はたとえばS+Cl2a流量4 SCCM、
 N z流量I SCCM、ガス圧10mTorr、マ
イクロ波パワー850 W、直流バイイアス200 V
とした。この条件により、1分間で深さ約1.0μmの
トレンチ(4)が形成された。このとき、気相中で生成
したS:xN、C1*が側壁保護膜(5)としてトレン
チ(4)の側壁部に堆積した。
次に、Otプラズマによる上記側壁保護膜(5)の酸化
を行った。すなわち、エツチングガスである5iC1<
およびN、の供給を停止し、たとえば0.流量50 S
CCM、ガス圧10wTorr、マイクロ波パワー85
0 W、高周波バイアス50Wの条件でプラズマ処理を
行った。これにより、第1図(C)に示すように、上記
側壁保護膜(5)の少なくとも表面が酸化されると共に
、イオン衝撃により物理的にも圧縮され、より化学的に
安定で緻密な酸化型保護1tl(5a)に変化した。こ
の酸化型保護If!(5a)は若干の塩素を含む酸化シ
リコン(S ttoscL+)であると考えられる。こ
こで、プラズマ処理時間は特に限定されるものではない
が、短すぎると酸化が十分に進行しないので所望の側壁
保護効果が得られず、長すぎるとトレンチ(4)の底面
も酸化されて酸化シリコン層に変化するためにエツチン
グ速度が低下する虞れがある。本実施例では、処理時間
を10〜15秒として良好な結果を得た。
次に、再び上述の条件にてさらに1.0μmの深さにエ
ツチングを行い、第1図(D)に示すように、トレンチ
(4)の深さを2.0μmとすると共に新たな側壁保護
膜(5)を形成した。このとき、たとえば図中線!、で
示される飛程により、エツチング種がサイドウオール(
3)の頭頂部で反射された後にトレンチ(4)の側壁部
に向けて入射しても、側壁保護効果の高い酸化型保護膜
(5a)の存在により、この部分におけるえぐれや面荒
れ等の発生が効果的に防止される。形成されたトレンチ
(4)は良好な異方性形状を呈していた。
次に、再び上述の条件にてO!プラズマ処理を行い、第
1図(E)に示すように側壁保護膜(5)を酸化型保護
膜(5a)に変化させた。
かかる工程を順次繰り返せば、トレンチ(4)の異方性
形状を良好に維持したまま、高アスペクト比のシリコン
・トレンチ・エツチングが可能となる。
ところで、シリコン・トレンチ・エツチングの深さは形
成するデバイスの種類により異なるが、メモリ用の素子
骨H領域を形成する場合にはおおよそ0.5〜lam、
バイポーラ・トランジスタ用の素子分離領域およびメモ
リ用のキャパシタを形成する場合には3〜4μmとされ
る0本発明を適用すれば、いずれの深さのトレンチも良
好に形成された。
なお、エツチングに使用する混合ガスは上述の5jC1
a/Nt系に限られず、たとえばC12/ N z系、
  HB r / N z系、H1/N、系も使用する
ことができる。各混合ガス系における窒素系ガスの含有
量は、使用するガスの種類やトレンチのパターン幅によ
っても異なるが、おおよそ50モル%以下とすることが
望ましい。50モル%より多くても希釈効果が増すのみ
であり、実用的な混合ガス系とはならない。さらに、H
e等の不活性ガスが希釈ガスとして適宜添加されていて
も良い。
〔発明の効果〕
以上の説明からも明らかなように、本発明のドライエツ
チング方法によれば、微細なパターンを有するトレンチ
の内部において側壁保護効果が向上するために、マスク
・パターンの影響を受けずに異方性に優れたエツチング
を行うことが可能となる。
本発明をたとえばメモリ素子等の半導体装置の製造に適
用すれば、高集積度、高性能を有する半導体装置が高い
信較性および生産性をもって提供できるようになる。
【図面の簡単な説明】
第1図(A)ないし第1図(E)は本発明をシリコン・
トレンチ・エツチングに適用した一例をその工程順にし
たがって示す概略断面図であり、第1図(A)は酸化シ
リコン層とサイドウオールによるマスクパターンの形成
工程、第1図(B)は1回目のエツチング工程、第1図
(C)は1回目の側壁保護膜の酸化工程、第1図(D)
は2回目のエツチング工程、第1図(E)は2回目の側
壁保護膜の酸化工程をそれぞれ示す、第2図(A)およ
び第2図(B)は従来のドライエツチング工程における
問題点を説明するための概略断面図であり、第2図(A
)はマスクパターンの形成工程、第2図(B)はトレン
チにおいて断面形状の異常が発生した状態をそれぞれ示
す。 単結晶シリコン基板 酸化シリコン層 開口部 サイドウオール トレンチ 側壁保護膜 酸化型保護膜 特許

Claims (1)

  1. 【特許請求の範囲】 C_l、B_rおよびIから選ばれる少なくとも1種類
    のハロゲン元素を含むガスと窒素系ガスとを含む混合ガ
    スにより、側壁保護膜を形成させながら単結晶シリコン
    の浅いエッチングを行う第1の工程と、 前記側壁保護膜の少なくとも表面を酸化する第2の工程
    とを交互に繰り返すことを特徴とするドライエッチング
    方法。
JP1337502A 1989-12-26 1989-12-26 ドライエッチング方法 Expired - Fee Related JP2874233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337502A JP2874233B2 (ja) 1989-12-26 1989-12-26 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337502A JP2874233B2 (ja) 1989-12-26 1989-12-26 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH03196623A true JPH03196623A (ja) 1991-08-28
JP2874233B2 JP2874233B2 (ja) 1999-03-24

Family

ID=18309259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337502A Expired - Fee Related JP2874233B2 (ja) 1989-12-26 1989-12-26 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2874233B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP2007065624A (ja) * 2005-08-29 2007-03-15 Lg Phillips Lcd Co Ltd 印刷版の製造方法
JP2008124461A (ja) * 2006-11-06 2008-05-29 Hynix Semiconductor Inc リセスゲートを有する半導体素子の製造方法
KR20120095812A (ko) * 2011-02-21 2012-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
CN118099922A (zh) * 2024-04-28 2024-05-28 南京镭芯光电有限公司 一种电感耦合等离子体刻蚀化合物半导体多层结构方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
JP2007065624A (ja) * 2005-08-29 2007-03-15 Lg Phillips Lcd Co Ltd 印刷版の製造方法
JP2008124461A (ja) * 2006-11-06 2008-05-29 Hynix Semiconductor Inc リセスゲートを有する半導体素子の製造方法
KR20120095812A (ko) * 2011-02-21 2012-08-29 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기억 매체
CN118099922A (zh) * 2024-04-28 2024-05-28 南京镭芯光电有限公司 一种电感耦合等离子体刻蚀化合物半导体多层结构方法

Also Published As

Publication number Publication date
JP2874233B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
US4784720A (en) Trench etch process for a single-wafer RIE dry etch reactor
US4855017A (en) Trench etch process for a single-wafer RIE dry etch reactor
JP4579611B2 (ja) ドライエッチング方法
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
JP2956485B2 (ja) 半導体装置の製造方法
JPH1092798A (ja) 単結晶シリコンのエッチング方法
JP3331979B2 (ja) 半導体のエッチング方法
TW202201526A (zh) 基板處理用的側壁保護層形成
KR100237942B1 (ko) 금속막의 에칭방법
US5522520A (en) Method for forming an interconnection in a semiconductor device
JP3318801B2 (ja) ドライエッチング方法
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US5968278A (en) High aspect ratio contact
JPS63117423A (ja) 二酸化シリコンのエツチング方法
JPH03196623A (ja) ドライエッチング方法
JPH09321026A (ja) 半導体装置の製造方法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH05343363A (ja) ドライエッチング方法
JPH0485928A (ja) ドライエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH0661190A (ja) ドライエッチング方法
JP2876649B2 (ja) ドライエッチング方法
JP3399494B2 (ja) WSiNの低ガス圧プラズマエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees