JPH03196664A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH03196664A JPH03196664A JP33915489A JP33915489A JPH03196664A JP H03196664 A JPH03196664 A JP H03196664A JP 33915489 A JP33915489 A JP 33915489A JP 33915489 A JP33915489 A JP 33915489A JP H03196664 A JPH03196664 A JP H03196664A
- Authority
- JP
- Japan
- Prior art keywords
- insulating base
- semiconductor element
- buried
- metallized layer
- base body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路素子を収容するセラミックパッ
ケージ等に用いられる半導体素子収納用パッケージの改
良に関するものである。
ケージ等に用いられる半導体素子収納用パッケージの改
良に関するものである。
［従来の技術１
従来、半導体素子、特に半導体集積回路素子を収容する
ためのセラミックパッケージ等に用いられる半導体素子
収納用パッケージは、例えばチップキャリア等のり一ド
レスのパッケージは、第４図に示すようにアルミナ（Ａ
ｌｔ、０ｆｆ）セラミックス等の電気絶縁材料から成り
、絶縁基体２１の略中央部に、底面にメタライズ層２５
が被着形成された半導体素子を収容するための矩形状の
キャビティ２４を有し、かつ外周部底面から側面の中間
に至る凹部３０の内周面に半導体素子を外部電気回路に
接続するためのタングステン（Ｗ）、モリブデン（Ｍｏ
）等の金属粉末から成るメタライズ層３１を被着形成し
た絶縁基体２１と蓋体２２とから構成されており、絶縁
基体１１の矩形状のキャビテイ２４底面に設けたメタラ
イズ層２５上に半導体素子２３を取着固定するとともに
該半導体素子２３の各電極をワイヤ２７を介しメタライ
ズ層２６に電気的に接続し、しかる後、絶縁基体２１の
上面に蓋体２２を接着材を介し接合させ、内部に半導体
素子を気密に封止することによって最終製品としての半
導体装置が完成する。
ためのセラミックパッケージ等に用いられる半導体素子
収納用パッケージは、例えばチップキャリア等のり一ド
レスのパッケージは、第４図に示すようにアルミナ（Ａ
ｌｔ、０ｆｆ）セラミックス等の電気絶縁材料から成り
、絶縁基体２１の略中央部に、底面にメタライズ層２５
が被着形成された半導体素子を収容するための矩形状の
キャビティ２４を有し、かつ外周部底面から側面の中間
に至る凹部３０の内周面に半導体素子を外部電気回路に
接続するためのタングステン（Ｗ）、モリブデン（Ｍｏ
）等の金属粉末から成るメタライズ層３１を被着形成し
た絶縁基体２１と蓋体２２とから構成されており、絶縁
基体１１の矩形状のキャビテイ２４底面に設けたメタラ
イズ層２５上に半導体素子２３を取着固定するとともに
該半導体素子２３の各電極をワイヤ２７を介しメタライ
ズ層２６に電気的に接続し、しかる後、絶縁基体２１の
上面に蓋体２２を接着材を介し接合させ、内部に半導体
素子を気密に封止することによって最終製品としての半
導体装置が完成する。
尚、この従来の半導体素子収納用パッケージは絶縁基体
１１の矩形状のキャビテイ２４底面に設けたメタライズ
層２５に半導体素子２３を取着固定するために、またメ
タライズ層３１を外部電気回路にロウ付けする際、その
ロウ付は強度を上げ電気的接続を良好ならしめ、かつメ
タライズ層が酸化腐食するのを有効に防止するため、メ
タライズ層２５．２６及び３１の外表面にはロウ材と接
合性が良く、耐食性に優れた金（Ａｕ）及びニッケル（
Ｎｉ）等がメツキにより層着されている。
１１の矩形状のキャビテイ２４底面に設けたメタライズ
層２５に半導体素子２３を取着固定するために、またメ
タライズ層３１を外部電気回路にロウ付けする際、その
ロウ付は強度を上げ電気的接続を良好ならしめ、かつメ
タライズ層が酸化腐食するのを有効に防止するため、メ
タライズ層２５．２６及び３１の外表面にはロウ材と接
合性が良く、耐食性に優れた金（Ａｕ）及びニッケル（
Ｎｉ）等がメツキにより層着されている。
［発明が解決しようとする課題１
しかし乍ら、この従来の半導体素子収納用パッケージは
、近年の電子機器の小型化に伴い高集積化された半導体
素子が大型化する反面、絶縁基体の形状が小さくなって
きていることから、前記半導体素子を絶縁基体の矩形状
のキャビティ底面に設けたメタライズ層上にロウ材を介
し取着固定する際に絶縁基体と半導体素子の熱膨張係数
の相違により発生する熱応力が、前記絶縁基体の外周部
底面から側面の中間に至るまでに設けられた凹部の最上
部外周縁を破壊源として、前記矩形状のキャビティ底面
に至るクラックや割れを生じさせ、その結果、半導体素
子収納用パンケージの内部に収容した半導体素子の気密
封止が破れ、該半導体素子を長期間にわたり正常に、か
つ安定して作動させることが困難であった。
、近年の電子機器の小型化に伴い高集積化された半導体
素子が大型化する反面、絶縁基体の形状が小さくなって
きていることから、前記半導体素子を絶縁基体の矩形状
のキャビティ底面に設けたメタライズ層上にロウ材を介
し取着固定する際に絶縁基体と半導体素子の熱膨張係数
の相違により発生する熱応力が、前記絶縁基体の外周部
底面から側面の中間に至るまでに設けられた凹部の最上
部外周縁を破壊源として、前記矩形状のキャビティ底面
に至るクラックや割れを生じさせ、その結果、半導体素
子収納用パンケージの内部に収容した半導体素子の気密
封止が破れ、該半導体素子を長期間にわたり正常に、か
つ安定して作動させることが困難であった。
［発明の目的Ｊ
本発明は上記欠点に鑑み開発されたもので、その目的は
絶縁基体の矩形状のキャビティに半導体素子を取着固定
する際、絶縁基体にクラックや割れが発生することなく
、半導体素子収納用パッケージの内部に半導体素子を気
密に封止し、該半導体素子を長期間にわたり正常にかつ
安定して作動させることができる半導体素子収納用パッ
ケージを提供することにある。
絶縁基体の矩形状のキャビティに半導体素子を取着固定
する際、絶縁基体にクラックや割れが発生することなく
、半導体素子収納用パッケージの内部に半導体素子を気
密に封止し、該半導体素子を長期間にわたり正常にかつ
安定して作動させることができる半導体素子収納用パッ
ケージを提供することにある。
［課題を解決するための手段］
本発明は複数のセラミックシートを積層し、略中央部に
メタライズ層を有する矩形状のキャビティを設けた絶縁
基体と蓋体とから成る半導体素子収納用パッケージにお
いて、前記絶縁基体の外周部底面から側面の中間に至る
凹部内周面に設けたメタライズ層の最上部外周縁を絶縁
基体内に埋設するとともに該埋設部の厚さｔと埋設長さ
ｌが、ｔＸＩ≧１０００ 但しｔ、Ｉはμｍを表し １０≦ｔ≦３５ ５０≦ｌ を満足することを特徴とするものである。
メタライズ層を有する矩形状のキャビティを設けた絶縁
基体と蓋体とから成る半導体素子収納用パッケージにお
いて、前記絶縁基体の外周部底面から側面の中間に至る
凹部内周面に設けたメタライズ層の最上部外周縁を絶縁
基体内に埋設するとともに該埋設部の厚さｔと埋設長さ
ｌが、ｔＸＩ≧１０００ 但しｔ、Ｉはμｍを表し １０≦ｔ≦３５ ５０≦ｌ を満足することを特徴とするものである。
［実施例〕
次に本発明に係る半導体素子収納用パッケージをリード
レスの半導体素子収納用パッケージであるチップキャリ
アを例に採って詳細に説明する。
レスの半導体素子収納用パッケージであるチップキャリ
アを例に採って詳細に説明する。
第１図は本発明に係る半導体素子収納用パッケージの一
実施例を示す斜視図であり、第２図は第１図の一部を破
断した要部斜視図である。
実施例を示す斜視図であり、第２図は第１図の一部を破
断した要部斜視図である。
第１図及び第２図において、１はアルミナセラミック等
の電気絶縁材料から成る絶縁基体、２は蓋体であり、該
絶縁基体１と蓋体２とで半導体素子を収容するための容
器を構成する。
の電気絶縁材料から成る絶縁基体、２は蓋体であり、該
絶縁基体１と蓋体２とで半導体素子を収容するための容
器を構成する。
前記絶縁基体１はその上面略中央部に半導体素子３を収
容するための空所を形成する段状部１４かつ矩形状のキ
ャビティ４を有しており、該矩形状のキャビテイ４底面
にはメタライズ層５が被着形成されている。該メタライ
ズ層５上には半導体素子３がロウ材を介し取着され、固
定される。
容するための空所を形成する段状部１４かつ矩形状のキ
ャビティ４を有しており、該矩形状のキャビテイ４底面
にはメタライズ層５が被着形成されている。該メタライ
ズ層５上には半導体素子３がロウ材を介し取着され、固
定される。
また、前記絶縁基体１の矩形状のキャビティ４の段状部
１４上面にはメタライズ層から成る複数の配線導体６が
形成されており、該配線導体６には半導体素子３の電極
がワイヤ７を介し電気的に接続される。次に、絶縁基体
ｌの外周部底面８から側面９の中間に至る凹部１０の内
周面に設けたメタライズ層１１の基体ｌ底面部は外部電
気回路の配線導体に半田等のロウ材を介しロウ付けされ
る。
１４上面にはメタライズ層から成る複数の配線導体６が
形成されており、該配線導体６には半導体素子３の電極
がワイヤ７を介し電気的に接続される。次に、絶縁基体
ｌの外周部底面８から側面９の中間に至る凹部１０の内
周面に設けたメタライズ層１１の基体ｌ底面部は外部電
気回路の配線導体に半田等のロウ材を介しロウ付けされ
る。
前記絶縁基体１、メタライズ層５．１１及び配線導体６
は表面に金属ペーストを印刷塗布した未焼成セラミツク
シートを複数枚積層するとともに水素、窒素混合ガスの
還元性雰囲気中、約１１００乃至１６００℃の温度で焼
成することによって形成される。
は表面に金属ペーストを印刷塗布した未焼成セラミツク
シートを複数枚積層するとともに水素、窒素混合ガスの
還元性雰囲気中、約１１００乃至１６００℃の温度で焼
成することによって形成される。
また、前記未焼成セラミツクシートはアルミナ（Ａｌｚ
Ｏｓ） 、シリカ（ＳｉＯ□）等のセラミック原料粉末
に適当な溶剤、溶媒を添加混合して泥漿物を作り、これ
を従来周知のドクターブレード法によりシート状となす
ことによって形成される。更に、前記未焼成セラミツク
シートには複数の区画に区分する如〈従来周知の打ち抜
き加工法により多数の貫通孔を配列形成し、大面積の未
焼成セラミツクシートを所望する半導体素子収納用パッ
ケージに対応した形状の複数の区画に区分するとともに
、前記貫通孔は絶縁基体底面部を外部電気回路の配線導
体に電気的に接続する際のメタライズ層を引き回す通路
として使用する。
Ｏｓ） 、シリカ（ＳｉＯ□）等のセラミック原料粉末
に適当な溶剤、溶媒を添加混合して泥漿物を作り、これ
を従来周知のドクターブレード法によりシート状となす
ことによって形成される。更に、前記未焼成セラミツク
シートには複数の区画に区分する如〈従来周知の打ち抜
き加工法により多数の貫通孔を配列形成し、大面積の未
焼成セラミツクシートを所望する半導体素子収納用パッ
ケージに対応した形状の複数の区画に区分するとともに
、前記貫通孔は絶縁基体底面部を外部電気回路の配線導
体に電気的に接続する際のメタライズ層を引き回す通路
として使用する。
同様にして、半導体素子を収容する矩形状のキャビティ
も従来周知の打ち抜き加工法により形成する。
も従来周知の打ち抜き加工法により形成する。
また、金属ペーストはタングステン（Ｗ）、モリブデン
（ＭＯ）等の高融点金属粉末に適当な溶剤、溶媒を添加
混合して作製し、未焼成セラミツクシートの表面及び前
記貫通孔の内周面から上下面には従来周知のスクリーン
印刷等の厚膜手法により印刷塗布する。
（ＭＯ）等の高融点金属粉末に適当な溶剤、溶媒を添加
混合して作製し、未焼成セラミツクシートの表面及び前
記貫通孔の内周面から上下面には従来周知のスクリーン
印刷等の厚膜手法により印刷塗布する。
最終的に前記絶縁基体は焼成したセラミック体を貫通孔
の配列による区分に沿って切断分離し、個々の半導体素
子収納用パッケージとして作製される。
の配列による区分に沿って切断分離し、個々の半導体素
子収納用パッケージとして作製される。
前記半導体素子収納用パッケージは、未焼成セラミツク
グリーンシートに金属ペーストを印刷塗布し、メタライ
ズ層１１の最上部外周縁１３を絶縁基体１内に埋設して
焼成することから、絶縁基体１のセラミックとメタライ
ズ層１１のモリブデン、タングステン等とは両者間にそ
の熱膨張係数の相違に起因する応力が発生し、これが絶
縁基体１内に埋設されたメタライズ層１１に圧縮応力と
して内在する。その結果、前記絶縁基体の外周部に設け
た凹部１０の最上部外周縁１３付近を前記圧縮応力が強
化するように作用し、半導体素子３を絶縁基体１の矩形
状のキャビテイ４底面に設けたメタライズ層５上にロウ
材を介し取着固定する際に発生する熱応力を相殺するこ
ととなる。
グリーンシートに金属ペーストを印刷塗布し、メタライ
ズ層１１の最上部外周縁１３を絶縁基体１内に埋設して
焼成することから、絶縁基体１のセラミックとメタライ
ズ層１１のモリブデン、タングステン等とは両者間にそ
の熱膨張係数の相違に起因する応力が発生し、これが絶
縁基体１内に埋設されたメタライズ層１１に圧縮応力と
して内在する。その結果、前記絶縁基体の外周部に設け
た凹部１０の最上部外周縁１３付近を前記圧縮応力が強
化するように作用し、半導体素子３を絶縁基体１の矩形
状のキャビテイ４底面に設けたメタライズ層５上にロウ
材を介し取着固定する際に発生する熱応力を相殺するこ
ととなる。
尚、前記絶縁基体１内に埋没するメタライズ層ＩＩの埋
設部１２の厚さｔがＩＯｕ膳未満であると前記絶縁基体
の強化が不十分となり、前記凹部１０最上部外周縁１３
付近を起点とするクランクや割れを発生してしまい、ま
た埋設部１２の厚さｔが３５μｍを越えるとメタライズ
層１１の最上部外周縁１３とセラミックとの間に積層不
良が発生し、絶縁基体ｌに気密不良を生じることから、
埋設するメタライズ１ｉ１１の埋設部１２の厚さｔは１
０乃至３５μｍの範囲に特定される。
設部１２の厚さｔがＩＯｕ膳未満であると前記絶縁基体
の強化が不十分となり、前記凹部１０最上部外周縁１３
付近を起点とするクランクや割れを発生してしまい、ま
た埋設部１２の厚さｔが３５μｍを越えるとメタライズ
層１１の最上部外周縁１３とセラミックとの間に積層不
良が発生し、絶縁基体ｌに気密不良を生じることから、
埋設するメタライズ１ｉ１１の埋設部１２の厚さｔは１
０乃至３５μｍの範囲に特定される。
また、前記メタライズ層１１の埋設長さｌが５０μｍ未
満では絶縁基体の強化が不十分となり、前記同様にクラ
ンクや割れを発生してしまう。但し、前記埋設長さＩは
互いに隣接する各種配線導体とは少なくとも１１０ ａ
ｍ以上、離間させないと短絡を生じる恐れがある。
満では絶縁基体の強化が不十分となり、前記同様にクラ
ンクや割れを発生してしまう。但し、前記埋設長さＩは
互いに隣接する各種配線導体とは少なくとも１１０ ａ
ｍ以上、離間させないと短絡を生じる恐れがある。
半導体素子３を収容した絶縁基体１の上面には蓋体２が
接着剤、ガラス、ロウ材等により接合され、内部に半導
体素子３を気密に封止する。
接着剤、ガラス、ロウ材等により接合され、内部に半導
体素子３を気密に封止する。
第３図は本発明に係わる半導体素子収納用パッケージの
他の実施例で、貫通孔のない未焼成セラミツクシートの
裏面に、該未焼成セラミツクシートの直下に積層される
他の未焼成セラミツクシートに穿設された貫通孔に対応
するように、所定の厚さと直径を有する円形のメタライ
ズ層を厚膜形成し積層した後、焼成し、絶縁基体１中に
所定の厚みＬと長さｌのメタライズ層１１を埋設したも
のである。
他の実施例で、貫通孔のない未焼成セラミツクシートの
裏面に、該未焼成セラミツクシートの直下に積層される
他の未焼成セラミツクシートに穿設された貫通孔に対応
するように、所定の厚さと直径を有する円形のメタライ
ズ層を厚膜形成し積層した後、焼成し、絶縁基体１中に
所定の厚みＬと長さｌのメタライズ層１１を埋設したも
のである。
（実験例）
アルミナ（Ａｌｔｏｓ）を主体とするセラミックスから
成る未焼成セラミツクシートに打ち抜き加工により矩形
状のキャビティと多数の貫通孔を配列形成し、タングス
テン（Ｗ）の粉末を主成分とする金属ペーストを前記貫
通孔の内周面に被着させるとともに、前記貫通孔の外周
に所定の厚さもと所定寸法から成る埋設長さｌとを有す
るリング状のパターンを各種形成し、これを積層すると
とも約１５００°Ｃの温度で焼成して第１図及び第２図
に示す様なメタライズ層を被着形成した絶縁基体を作製
する。
成る未焼成セラミツクシートに打ち抜き加工により矩形
状のキャビティと多数の貫通孔を配列形成し、タングス
テン（Ｗ）の粉末を主成分とする金属ペーストを前記貫
通孔の内周面に被着させるとともに、前記貫通孔の外周
に所定の厚さもと所定寸法から成る埋設長さｌとを有す
るリング状のパターンを各種形成し、これを積層すると
とも約１５００°Ｃの温度で焼成して第１図及び第２図
に示す様なメタライズ層を被着形成した絶縁基体を作製
する。
次に前記絶縁基体のメタライズ層上に金−シリコン（Ａ
ｕ−５ｉ）から成るロウ材及びシリコン半導体素子を載
置するとともにこれを約４５０°Ｃに設定されたヒータ
ーブロック上に置き、ロウ材を加熱溶融させて半導体素
子をメタライズ層上にロウ付けする。
ｕ−５ｉ）から成るロウ材及びシリコン半導体素子を載
置するとともにこれを約４５０°Ｃに設定されたヒータ
ーブロック上に置き、ロウ材を加熱溶融させて半導体素
子をメタライズ層上にロウ付けする。
尚、前記絶縁基体に設けたメタライズ層の外表面には該
メタライズ層と半導体素子との接合を良好とするために
ニッケル（Ｎｉ）及び金（Ａｕ）をメツキにより層着し
た。
メタライズ層と半導体素子との接合を良好とするために
ニッケル（Ｎｉ）及び金（Ａｕ）をメツキにより層着し
た。
そして次に前記絶縁基体の上面にコバール（Ｆｅ−Ｎｉ
−Ｃｏ合金）から成る金属製蓋体を接着材を介し接着し
パッケージの内部を気密に封止する。
−Ｃｏ合金）から成る金属製蓋体を接着材を介し接着し
パッケージの内部を気密に封止する。
かくの如くして得た評価試料各ｌＯＯ個を用いて０°Ｃ
〜１００°Ｃの温度サイクルを２００サイクル印加した
後、前記評価試料の気密性をヘリウムリークディテクタ
ーで検査した。その結果を第１表に示す。尚、表中のＯ
印は全数気密が保たれたもの、Ｘ印は一個でも気密が破
れたものを示す。
〜１００°Ｃの温度サイクルを２００サイクル印加した
後、前記評価試料の気密性をヘリウムリークディテクタ
ーで検査した。その結果を第１表に示す。尚、表中のＯ
印は全数気密が保たれたもの、Ｘ印は一個でも気密が破
れたものを示す。
第１表から明らかなように、絶縁基体内に埋設したメタ
ライズ層の最上部外周縁の埋設部の厚さｔが１０μｍ未
満、または埋設長さ１が５０μｍ未満であるもの（試料
番号ｌ、２．３．１３．１７．２１．２５）、あるいは
ｔｘｔが１０００未満のもの（試料番号２．４．８．１
３．１７．２１）、あるいは前記埋設部の厚さＬが３５
μｍを越えるもの（試料番号２９）はいずれも気密不良
を発生しているのに対し、本発明の半導体素子収納用パ
ッケージではいずれも有効に気密封止することができる
。
ライズ層の最上部外周縁の埋設部の厚さｔが１０μｍ未
満、または埋設長さ１が５０μｍ未満であるもの（試料
番号ｌ、２．３．１３．１７．２１．２５）、あるいは
ｔｘｔが１０００未満のもの（試料番号２．４．８．１
３．１７．２１）、あるいは前記埋設部の厚さＬが３５
μｍを越えるもの（試料番号２９）はいずれも気密不良
を発生しているのに対し、本発明の半導体素子収納用パ
ッケージではいずれも有効に気密封止することができる
。
［発明の効果１
本発明の半導体素子収納用パッケージによれば絶縁基体
の矩形状のキャビティに半導体素子を取着固定する際、
絶縁基体にクラックや割れの発生を皆無となし、半導体
素子収納用パッケージの内部で半導体素子を長期間にわ
たり正常にかつ安定して作動させることができる。
の矩形状のキャビティに半導体素子を取着固定する際、
絶縁基体にクラックや割れの発生を皆無となし、半導体
素子収納用パッケージの内部で半導体素子を長期間にわ
たり正常にかつ安定して作動させることができる。
第１図は本発明に係る半導体素子収納用パッケージの一
実施例を示す斜視図、第２図は第１図の一部を破断した
要部斜視図、第３図は本発明に係る半導体素子収納用パ
ッケージの他の実施例の一部を破断した要部斜視図、第
４図は従来の半導体素子収納用パッケージを示す斜視図
である。 １ ・・・絶縁基体 ２ ・・・蓋体 ４ ・・・矩形状のキャビティ ５．１１・・・メタライズ層 ８ ・・・底面 ９ ・・・側面 １０ ・・・凹部 １２ ・・・埋設部 １３ ・・・最上部外周縁 ｔ ・・・厚さ ｌ ・・・埋設長さ
実施例を示す斜視図、第２図は第１図の一部を破断した
要部斜視図、第３図は本発明に係る半導体素子収納用パ
ッケージの他の実施例の一部を破断した要部斜視図、第
４図は従来の半導体素子収納用パッケージを示す斜視図
である。 １ ・・・絶縁基体 ２ ・・・蓋体 ４ ・・・矩形状のキャビティ ５．１１・・・メタライズ層 ８ ・・・底面 ９ ・・・側面 １０ ・・・凹部 １２ ・・・埋設部 １３ ・・・最上部外周縁 ｔ ・・・厚さ ｌ ・・・埋設長さ
Claims (1)
- 【特許請求の範囲】 複数のセラミックシートを積層し、略中央部にメタライ
ズ層を有する矩形状のキャビティを設けた絶縁基体と蓋
体とから成る半導体素子収納用パッケージにおいて、前
記絶縁基体の外周部底面から側面の中間に至る凹部内周
面に設けたメタライズ層の最上部外周縁を絶縁基体内に
埋設するとともに該埋設部の厚さｔと埋設長さｌが、 ｔ×ｌ≧１０００ 但しｔ、ｌはμｍを表わし １０≦ｔ≦３５ ５０≦ｌ を満足することを特徴とする半導体素子収納用パッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33915489A JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33915489A JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196664A true JPH03196664A (ja) | 1991-08-28 |
| JP2678511B2 JP2678511B2 (ja) | 1997-11-17 |
Family
ID=18324751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33915489A Expired - Fee Related JP2678511B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678511B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2004006445A (ja) * | 2001-05-31 | 2004-01-08 | Ngk Spark Plug Co Ltd | 電子部品及びそれを用いた移動体通信装置 |
| JP2015146383A (ja) * | 2014-02-03 | 2015-08-13 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2015159139A (ja) * | 2014-02-21 | 2015-09-03 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2021521635A (ja) * | 2018-04-09 | 2021-08-26 | コーニング インコーポレイテッド | 信頼性が向上したハーメチックメタライズビア |
| US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
| US12200875B2 (en) | 2018-09-20 | 2025-01-14 | Industrial Technology Research Institute | Copper metallization for through-glass vias on thin glass |
-
1989
- 1989-12-26 JP JP33915489A patent/JP2678511B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2004006445A (ja) * | 2001-05-31 | 2004-01-08 | Ngk Spark Plug Co Ltd | 電子部品及びそれを用いた移動体通信装置 |
| JP2015146383A (ja) * | 2014-02-03 | 2015-08-13 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2015159139A (ja) * | 2014-02-21 | 2015-09-03 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| JP2021521635A (ja) * | 2018-04-09 | 2021-08-26 | コーニング インコーポレイテッド | 信頼性が向上したハーメチックメタライズビア |
| US12131985B2 (en) | 2018-04-09 | 2024-10-29 | Corning Incorporated | Hermetic metallized via with improved reliability |
| US12200875B2 (en) | 2018-09-20 | 2025-01-14 | Industrial Technology Research Institute | Copper metallization for through-glass vias on thin glass |
| US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
| US12515977B2 (en) | 2019-02-21 | 2026-01-06 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2678511B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JP2717727B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JPH05166958A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |