JPH03196780A - アクティブマトリクス液晶ディスプレイ駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は薄膜電界効果トランジスタ（以下ＴＦＴと記
す）などのアクティブ素子を組み込んだアクティブマト
リクス液晶ディスプレイの駆動装置に関するものである
。

〔従来の技術〕

第８図は従来のＴＦＴアクティブマトリクス液晶ディス
プレイの概略構成を示すブロック図である。この第８図
において、信号処理部２は信号源１よりビデオ信号５−
ＶＩＤＥＯ，水平同期信号ＨＤ、垂直同期信号ＶＤを受
は取り、ソースラインドライバ３にソース側データ信号
ＳＤ、　　ソース側りロック信号ＳＣ，ビデオ信号Ｐ−
ＶＩ　ＤＥＯ。

ドライブ制御信号ＯＥを生成して供給し、ゲートライン
ドライバ４にゲート側データ信号ＣＤ、ゲート側クロッ
ク信号ＧＣを生成して供給し、ＴＦＴアクティブマトリ
クス液晶パネル５にコモン信号■。Ｉ）Ｈを生成して供
給している。

また、ソースラインドライバ３はＴＦＴアクティブマト
リクス液晶パネル５のソースラインに、ゲートラインド
ライバ４はＴＦＴアクティブマトリクス液晶パネル５の
ゲートラインにそれぞれ接続されている。

第９図はソースラインドライバ３．ゲートラインドライ
バ４．ＴＦＴアクティブマトリクス液晶パネル５の部分
の詳細図である０図面の簡略化のためＴＦＴアクティブ
マトリクス液晶パネル５の画素構成は３行４列を仮定し
ている。

第９図において、ＴＦＴアクティブマトリクス液晶パネ
ル５はスイッチング用ＦＥＴであるＴＦＴ６．蓄積キャ
パシタ７、画素電極８．液晶９゜コモン電極１０より構
成されている。

各画素の液晶９は画素電極８．コモン電極１０により挟
まれており、各画素電極８は各画素の蓄積キャパシタ７
及びＴＦＴ６のドレインにそれぞれ接続されている。

各画素のＴＦＴ６のゲートは各行において共通に接続さ
れ、３行のゲートラインを構成し、各ゲートラインはゲ
ートラインドライバ４の３ビツトシリアルイン／パラレ
ルアウト（以下Ｓ／Ｐという）シフトレジスタの３ビツ
トのパラレルアウト端子にそれぞれ接続されている。７ 一方、各画素のＴＦＴ６のソースは各列において共通に
接続され、４列のソースラインを構成し、各ソースライ
ンはソースラインドライバ３内の４ビツトサンプル／ホ
ールド（以下Ｓ／Ｈという）回路の４ビツトの各出力端
子にそれぞれ接続されている。

さらに、この４ビットＳ／Ｈ回路のサンプルタイミング
を指定する４ビツトのサンプルパルス入力端子にはソー
スラインドライバ３内の４ビツトＳ／Ｐシフトレジスタ
の４ビツトのパラレルアウト端子にそれぞれ接続されて
おり、これらＳ／Ｐシフトレジスタ及びＳ／Ｈ回路によ
りソースラインドライバ３が構成されている。

また各画素のコモン電極はすべての画素にわたり共通に
接続され、コモン信号入力端子１７として引き出されて
おり、この端子には信号処理部２からのコモン信号ｖ　
ｃｏＭが供給されている。

ここで、ソースラインドライバ３内のＳ／Ｐシフトレジ
スタのシリアルデータ入力端子は端子１１に引き出され
、同じ＜　Ｓ／Ｐレジスタのシフト用クロック入力端子
は端子１２に引き出され、同じ＜　Ｓ／Ｈ回路の信号入
力端子は端子１３に引き出され、同じ＜　Ｓ／Ｈ回路の
出力のオン／オフを制御するアウトプットイネーブル（
以下ＯＥと略す）入力端子は端子１４に引き出されてお
り、信号処理部２からのソース側データ信号ＳＤが端子
１１に供給され、ソース側クロック信号ＳＣが端子１２
に供給され、ビデオ信号Ｐ−ＶＩＤＥＯが端子１３に供
給され、ドライブ制御信号ＯＥが端子１４に供給されて
いる。

また、ゲートラインドライバ４のＳ／Ｐシフトレジスタ
のシリアルデータ入力端子は端子１５に、シフト用クロ
ック入力端子は端子１６にそれぞれ引き出されており、
信号処理部２からのゲート側データ信号ＧＤが端子１５
に供給され、ゲート側クロック信号ＧＣが端子１６に供
給されている。

次に動作について説明する。

信号源１からのビデオ信号Ｓ−Ｖ　Ｉ　ＤＥＯ，垂直同
期信号ＶＤ、水平同期信号ＨＤがそれぞれ第１０図（ａ
）〜第１０図（Ｃ）のような波形及びタイムチャートの
時、ノンインタレース走査でＴＦＴアクティブマトリク
ス液晶パネル５に縦縞のグレイスケールを表示する過程
を説明する（通常のノンインタレース走査のＣＲＴディ
スプレイの場合も第１０図（ａ）のビデオ信号Ｓ−Ｖ　
Ｉ　ＤＥＯ，第１０図（ハ）の垂直同期信号ＶＤ、第１
０図（Ｃ）の水平同期信号ＨＤが入力されれば縦縞のグ
レイスケールを表示することになる）。

まず、信号処理部２では信号源１より受は取った第１０
図（ａ）〜第１０図（Ｃ）のようなビデオ信号５−ＶＩ
ＤＥＯ，垂直同期信号ＶＤ、水平同期信号ＨＤから第１
Ｏ図（Ｃ）のゲート側クロック信号ＧＣ。

第１０図（ｄ）のゲート側データ信号ＣＤ、第１０図（
ｉ）及び第１１図（ａ）のビデオ信号Ｐ−Ｖ　Ｉ　ＤＥ
Ｏ。

Ｖ、なる直流電圧のコモン信号ＶＣＯＮ＋第１１図（ｂ
）のソース側データ信号ＳＤ、　　ドライブ制御信号Ｏ
Ｅ、第１１図（Ｃ）のようなソース側クロック信号ＳＣ
の各信号を生成する。

ココテ、第１０図（ｉ）ノヒテオ信号Ｐ−Ｖ　Ｉ　ＤＥ
Ｏは第１０図（ハ）のような信号処理部２内で発生され
る１フレ一ム周期で変化する制御信号により極性反転さ
れており、その電圧レベルは第１１図（ａ）に示すよう
にＶ、という電圧レベルをセンタとして反転された関係
となっている。

さらに、グレイスケールの各１段の振巾差はｖあである
とする。またソース側データ信号ＳＤとドライブ制御信
号ＯＥは第１１図伽）に示すような同じ波形となってい
る。

次に信号処理部２で発生されたこれらの信号において、
ゲート側データ信号ＣＤはゲートラインドライバ４のＳ
／Ｐシフトレジスタのデータ入力端子１５に、ゲート側
クロック信号ＧＣは同じくＳ／Ｐシフトレジスタのシフ
トクロック入力端子１６にそれぞれ加えられる。

この結果、ゲートラインドライバ４の３ビツトＳ／Ｐシ
フトレジスタは入力データをシフトクロックの立上りで
逐次データをシフトし、第１〜第３ビツトのそれぞれの
パラレルアウト出力端子には第１０図（ｅ）〜第１０図
（樽に示すような信号が得られ、これらの信号はそれぞ
れＴＦＴアクティブマトリクス液晶パネル５の第１〜第
３行のそれぞれのゲートラインに加えられる。

一方、信号処理部２で発生されたソース側データ信号Ｓ
Ｄ、ソース側クロック信号ＳＣはそれぞれソースライン
ドライバ３内のＳ／Ｐシフトレジスタのデータ入力端子
１１及びシフトクロック入力端子１２にそれぞれ加えら
れる。

この結果、ソースラインドライバ３内の４ビツトＳ／Ｐ
シフトレジスタは入力データをシフトクロックの立上り
で逐次データをシフトし、第１〜第４ビツトのそれぞれ
のパラレルアウト出力端子には第１１図（ｄ）〜第１１
図（２）に示すような信号が得られ、これらの信号はそ
れぞれソースラインドライバ３内の４ピツ）Ｓ／Ｈ回路
の第１〜第４ビツトのそれぞれのサンプルパルスとして
加えられる。

さらに、このＳ／Ｈ回路ではこの信号入力端子１３には
第１１図（ａ）のようなビデオ信号Ｐ−ＶＩＤＥＯが加
えられており、このビデオ信号を前記サンプルパルスに
よりサンプリングし、ホールドするためビデオ信号Ｐ−
ＶＩＤＥＯが正極性時、第１ビツトでは■。＋Ｖｌｌ、
第２ビツトでは■。

＋２・ｙ　、、第３ビツトでは■ｃ＋３・■１、第４ビ
ツトでは■。＋４・■、のそれぞれの電位が保持される
。

また、ビデオ信号Ｐ−ＶＩＤＥＯが負極性時は第１ビツ
トではＶ、−Ｖ、　、第２ビツトではｖｃ−２・ｖ、、
第３ビツトでは■ｃ−３・Ｖ、、第４ビツトではＶＣ−
４・■１のそれぞれの電位が保持され、Ｓ／Ｈ回路のア
ウトプットイネーブル入力端子１４の入力されている第
１１図［有］）に示すドライブ制御信号ＯＥにより、こ
の信号がハイレベル、即ち水平ブランキング期間時に前
記１水平周期（以下、ＩＨと記す）分（４ビット分）の
データがホールドされたそれぞれの電位をＴＦＴアクテ
ィブマトリクス液晶パネル５の第１〜第４列のそれぞれ
のソースラインにドライブする。

また、信号処理部２で発生されるコモン信号Ｖｃｏ＋＜
は第１１図（ａ）に示す電位がｖｃの直流電圧であり、
このコモン信号Ｖ　ＣＯＮはＴＦＴアクティブマトリク
ス液晶パネル５のコモン信号入力端子１７に加えられる
。

以上の過程により、ＴＦＴアクティブマトリクス液晶パ
ネル５内ではその各ゲートラインには第１０図（ｅ）〜
第１０図（６）のような信号が加えられているため、こ
れらの信号がハイレベルのとき、そのゲートラインに接
続されているＴＦＴ６はすべてオンとなる。

また、オンとなるゲートラインがＩＨで順次、次のゲー
トラインへ移行していることになる。

一方、ソースラインにはＩＨ分のビデオ信号Ｐ−Ｖ　Ｉ
　ＤＥＯがそれぞれの画素に相当した各ソースラインに
ビデオ信号Ｐ−ＶＩＤＥＯに応じた電位が供給されてい
るため、ＴＦＴ６の中でオンとなっているＴＦＴのドレ
インに接続されている蓄積キャパシタ７は上記各ソース
ラインの電位レベルに応じた電圧レベルまで充電され、
次にこのゲートラインがオンとなるまで前期各電圧レベ
ルを１フレ一ム間、蓄積キャパシタ７により保持する。

この結果、ＴＦＴアクティブマトリクス液晶パネル５の
各画素の液晶９にはこれを挟んでいる画素電極８．コモ
ン電極ｌＯを通じて第１２図に示したような電圧が加え
られることになる。

さらに液晶９はその両端に加えられている電位差に応じ
て透過光あるいは反射光を制御し、′また液晶９はその
極性にかかわらず、その両端に加えられる電位差の絶対
値が等しければ透過９反射光量に関してはほぼ同じ特性
を示すため、ＴＦＴアクティブマトリクス液晶パネル５
には縦縞のグレイスケールが表示されることになる。

ここで、上記のように１フレ一ム周期で液晶９に加える
信号の極性を反転している理由は、液晶に同極性の信号
を加え続けると、液晶が電気分解を起こし、転移温度の
変化やしきい値特性の変化を招き、表示特性に悪影響を
与えるためである。

また、この現象は不可逆的であるため、−度液晶が電気
分解を起こすと半永久的に元の特性を示すような状態に
戻らないため、上記のような駆動をすることが液晶の寿
命を延ばす効果となって現れている。

なお、上記説明では液晶パネル５の画素構成を３行４列
としたため、ソースライン数は４本となっているが、実
際の画素構成は水平、垂直とも数百のオーダーである。

このためソースラインドライバ３及びゲートラインドラ
イバ４とも、その出力ビン数の制限から１個のソースド
ライバＩＣでは構成できない。この状況を説明するため
、第９図ではソースラインドライバ３を２個のソースド
ライバＩＣで構成した場合を示しており、５Ｃ９Ｐ−Ｖ
ＩＤＥＯ，ＯＥの各信号はこの２個のソースドライバＩ
Ｃに共通に供給される。しかし、ＳＤ倍信号ついては初
段のソースドライバＩＣに供給されたＳＤ倍信号Ｓ／Ｐ
シフトレジスタにより最終ビットまで転送され、さらに
次のＳＣ信号で１ビツトシフトされ、あふれ出た信号が
次段のソースドライバＩＣのＳＤ’信号として使用して
おり、この２つのソースドライバＩＣはＳ／Ｐシフトレ
ジスタに関し、いわゆる縦続接続の関係になっている。

最後に上記のような従来の駆動法による問題点について
説明する。上記で説明した如く、ソースラインドライバ
で１ライン分の映像信号を有効映像期間にＳ／ＨＬ、、
帰線期間にドライブされ、その時選択されているゲート
ラインの各画素に映像信号に応じたレベルにチャージ又
はディスチャージされる。このためＴＦＴが理想的な状
態で各画素に書き込める時間は帰線期間のｌθμ（ｓｅ
ｃ）程度しかなく、ａ−３ｉをチャンネル材料として用
いるＴＦＴのように、ＩＯＮが充分に確保できないデバ
イスでは、この条件は厳しいものとなる。

この影響を少しでも緩和するため、各ソースラインの浮
遊容量を利用し、帰線期間にドライブされた電荷をこの
浮遊容量で近似的に保持し、各ゲートラインの選択期間
を第１０図（ｅ）、　（ｆ）、　（ｇ）に示すようにＩ
Ｈ期間とすることでドライブ期間を延ばす方策をとって
いた。しかしながら、この手段をとってもドライブ期間
のほとんどがソースラインの浮遊容量に蓄積された電荷
でドライブされ、電気的にはこの期間、ソースラインは
フローティング状態であるため、各種カップリングによ
る影響を受けやすく、ソース方向やゲート方向にクロス
トークが発生する等の画質上の劣化要因の原因となって
いた。

〔発明が解決しようとする課題〕

従来のＴＦＴ液晶ディスプレイの駆動装置は以上のよう
に構成されているので、ＴＦＴのＩＯＨに対する制約が
厳しくなり、ひいてはＴＦＴパネルの歩留り低下の原因
となったり、また各種クロストーク等による画質劣化が
生じるなどの問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、ＴＦＴのＩ。Ｎに対する制約を厳しくするこ
となく、各種クロストークを低減し、画質を改善できる
ＴＦＴ液晶ディスプレイの駆動装置を得ることを目的と
する。

〔課題を解決するための手段〕

この発明に係るＴＦＴ液晶ディスプレイの駆動装置は各
ゲートラインをｎ個のグループのＴＦＴとなるように接
続し、かつソースラインドライバの各ソースドライバＩ
Ｃが、上記分割されたｎ個の各グループ毎に対応するよ
うに、ソースラインに縦続接続して構成し、ｎ分割され
たＴＦＴに接続している各ゲートラインをＩＨのｎ倍の
速さで走査するような走査パルスを生成し、前記ｎ個の
グループに分割されるように接続した各ソースドライバ
ＩＣが、サンプリング期間以外のＩＨＸ（１−１／ｎ）
の期間ドライブするようにするドライブ制御信号を生成
するようにしたものである。

〔作用〕

この発明においては、以上のような構成となるようにし
たので、ソースラインドライバでのドライブ期間をＩＨ
Ｘ（１−１／ｎ）の期間に広げることが可能となり、Ｉ
ＯＨの増加を要求することなく、クロストーク等に関す
る画質を改善することができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の一実施例によるＴＦＴ液晶ディスプレ
イの概略構成を示すブロック図である。

構成的には従来例とほぼ同様であるので、その詳細な説
明は省略する。従来例と異なるところは、ソースライン
ドライバ３に対し、信号処理部２より２つのドライブ制
御信号ＯＥＩ、ＯＥ２が供給され、またゲートラインド
ライバ１８には従来とは異なるタイミングのゲート側デ
ータ信号ＣＤＩ及びゲート側クロック信号ＧＣＩが供給
されている点である。なお、ゲートラインドライバにつ
いてはその構成が従来例と若干具なるため、従来例と異
なる番号１８をとっている。

第２図はソースラインドライバ３．ゲートラインドライ
バ１８．ＴＦＴアクテイブマトリクス液晶パネル５の部
分の詳細図である。同図についても基本的には従来例の
第９図とほぼ同様なので詳細は省略し、従来例と異なる
点のみを以下に説明する。ここで従来例と同様、３行４
列の画素構成を仮定する。

まず、各ゲートラインは画面の中央で２分割されており
、これにより、ゲートラインの本数は従来の２倍の６本
となっている。この６本の各ゲートラインは順次図に示
すように、６ビツトＳ／Ｐシフトレジスタの６ビツトの
パラレルアウト端子にそれぞれ接続されている。この６
ビツトＳ／Ｐシフトレジスタのシリアルデータ入力端子
は端子１５に、ビット用クロック信号入力端子は端子１
６にそれぞれ引き出され、信号処理部２からのゲート側
データ信号ＧＤＩが端子１５に、ゲート側クロック信号
ＧＣＩが端子１６にそれぞれ供給されている。

また、ソースラインドライバ３については上記ゲートラ
インが分割された点で縦続接続されている各ソースドラ
イバＩＣが分離するような構成となっている。この２つ
のソースドライバＩＣに供給するＳＤ　（ＳＤ’　）、
Ｓ、Ｐ−ＶＩＤＥＯの各信号は従来例と同様であるが、
ドライブ制御信号についてはこれら２つのソースドライ
バＩＣにそれぞれ別のＯＥＩ、ＯＦ２なる信号が信号処
理部２より供給されている。

次に動作について説明する。

ただし、動作にフいても従来例と同一の場合が多いので
、異なる点のみを重点的に説明する。

信号源１から５−ＶＩＤＥＯ，ＶＤ、ＨＤ信号を受は取
り、■、。、を液晶パネル５に、ＳＤ、ＳＣ，Ｐ−ＶＩ
ＤＥＯ信号をソースラインドライバ３に供給するが、こ
のシーケンスは従来例の第１１図と同様である。今、こ
のＳＤ、ＳＣなる信号を説明の都合上、再度第３図（ａ
）、　（ｂ）に示す。これらの信号を受は取ったソース
ラインドライバ３では、まず縦続接続されている前段の
２ビツトＳ／Ｐシフトレジスタの第１．第２ビツトのパ
ラレルアウト出力端子には、第３図（Ｃ）、　（ｄ）に
示すような信号が、後段の２ビツトＳ／Ｐシフトレジス
タの第１．第２ビツトのパラレルアウト出力端子には、
第３図（ｆ）、　（ｇ）に示すような信号が、それぞれ
サンプルパルスとして加えられる。

一方、ゲートラインドライバ１８には、信号処理部２よ
り第４図の（ａ）、　（Ｃ）に示すようなゲート側デー
タ信号ＣＤＩ及びゲート側クロック信号ＧＣ１が供給さ
れるが、このＧＣＩ信号は、第４図建）に示す従来例の
ゲート側クロック信号に比べ、２倍の周波数となってお
り、ＣＤＩについては従来例のゲート側データ信号ＧＤ
に比べ、１／２のパルス巾となっている。また、ゲート
ラインドライバ１８は６ビツトのＳ／Ｐシフトレジスタ
により構成されており、上記ＣＤＩ、ＧＣＩ信号を受は
取ることにより、ゲートラインドライバの第１〜第６の
パラレルアウト出力端子には第４図（ｄ）〜（ｉ）に示
したような信号が得られ、それぞれ走査パルスとして加
えられ、各ゲートラインはこのパルスがハイとなってい
る１／２Ｈの期間、そのラインのＴＦＴがＯＮとなる。

上記のように各ゲートラインを２分割し、分割された各
ゲートラインを１／２Ｈ期間選択しながら、ＩＨの２倍
の周波数で走査するようにしているため、例えば左半分
の画面をサンプリングした後、その結果を右半分をサン
プリングしている期間ドライブし、さらに右半分をサン
プリングした結果を左半分がサンプリングしている期間
それぞれ独立にドライブできることになる。従って、先
に述べたソースラインドライバ３の左右のそれぞれのド
ライブ制御信号を第３図（ｅ）及び（社）に示すような
シーケンスとすることにより、上記各ゲートラインが選
択されている１／２Ｈの期間、フルに低インピーダンス
でソースラインをドライブできることになる。

上記の結果、従来例ではＴＦＴに低インピーダンスで書
き込める期間が帰線期間の１０μ（ｓｅＣ〕程度であっ
たが、本実施例では１／２Ｈの期間（ＮＴＳＣでは約３
０ｕ　（ｓｅｃ））に拡張できる結果となる。

ここで、上記実施例ではゲートラインを２分割した場合
について説明したが、−船釣には上記と同様の過程でゲ
ートラインをｎ分割のグループとなるようにＴＦＴと接
続し、ゲート側クロック信号をＩＨの周波数のｎ倍とし
、ゲート側データ信号のパルス巾をＩＨＸ（１−１／ｎ
）とすることにより、ｎ分割された各ゲートラインをＩ
ＨＸ（１−１／　ｎ　）期間選択しながら、ｎ倍の速さ
で走査する。さらにｎ分割された各ゲートラインに対応
するｎ個のグループに分割されたソースラインごとに独
立のソースドライバＩＣを縦続接続で構成し、各グルー
プのソースドライバＩＣはサンプリング期間以外のＩＨ
Ｘ（１−１／ｎ）の期間、ゲート選択期間に合わせてド
ライブすることにより、ＩＨＸ　（１−１／ｎ）の期間
、フルにソースラインを低インピーダンスで駆動でき、
この期間中、ＴＦＴを介して画素電極に書き込めること
になる。

また、上記ではゲート側データ信号ＣＤＩのパルス巾を
ＩＨＸ（１−１／ｎ）期間として説明したが、従来例と
同様にＩＨ期間としてもよい、この場合、各ゲートライ
ンはＩＨ期間選択されながら、ＩＨ周波数の信号の速度
で走査されることになる。この時、■Ｈ期間のうち前半
のＩＨＸ（１−１／ｎ）の期間は低インピーダンスでソ
ースドライバでドライブされ、残りのＩ　ＨＸ　１　／
　ｎの期藺は従来例で説明したようにソースラインの浮
遊容量に蓄積された電荷でドライブされることになる。

また、上記実施例ではゲートラインを２分割した場合、
分割された各ゲートラインを画面の一方のＳ／Ｐシフト
レジスタからなるゲートラインドライバで駆動する装置
について説明したが、このゲートラインドライバを第５
図に示すように左側ゲートラインドライバ１９と右側ゲ
ートラインドライバ２０に分割して構成することもでき
る。この時、信号処理部２から左側ゲートラインドライ
バ１９にはＣＤ２及びＧＣ２なる信号が、右側ゲートラ
インドライバ２０にはＧＤ３及びＧＣ３なる信号が供給
されることになる。その他については第１図の構成と同
様である。

第６図は上記の場合のＴＦＴ液晶パネル５周辺の詳細図
で、特に第２図と比べ、２分割された各ゲートラインが
図のようにそれぞれ左・右のドライバに引き出され、ド
ライブされている点が異なるだけである。

上記各ゲートラインを本発明の詳細な説明の項の最後で
述べたようにＩＨ期間選択しながらドライブする場合に
ついて説明する。なお、ソース側のドライブ法は第３図
と同様であるので省略する。

左側ゲートラインドライバ１９及び右側ゲートラインド
ライバ２０はＳ／Ｐシフトレジスタで構成され、そのデ
ータ信号及びクロック信号としてそれぞれＣＤ２．ＧＣ
２とＧＤ３．ＧＣ３が供給されることになる。これらの
信号は第７図の（ａ）。

（ｂ）、　（ｆ）に示した通りで、従来例とほぼ同じシ
ーケンスの信号となる。但し、ＧＣ２とＧＣ３ではそれ
ぞれ１／２Ｈ位相がずれている。この結果、２分割され
た左側の第１〜第３ラインの各ゲートラインには第７図
（Ｃ）〜（ｅ）の信号が、右側の第１〜第３ランの各ゲ
ートラインには第７図（９）〜（ｉ）の各信号が印加さ
れ、走査選択されることになる。この結果、左側と右側
で１／２Ｈだけ位相を変えた状態でＩＨ期間選択され、
順次走査されていく。この選択タイミングに合わせてソ
ース側ドライバを第３図に示したようにＯＥＩ及びＯＨ
２なるドライブ制御信号でドライブすることにより、各
ゲートラインが選択されるＩＨ期間のうち１／２Ｈ期間
はソースドライバにより低インピーダンスで、残りの１
／２Ｈ期間はソースラインの浮遊容量に蓄積された電荷
でドライブされることになる。

〔発明の効果〕

以上のように、この発明によれば、行方向にある複数の
ＴＦＴをｎ個の各グループに分割するように各ゲートラ
インを接続し、各ソースドライバＩＣを、分割されたｎ
個の各グループ毎に対応するように、ソースラインに縦
続接続して構成し、各ゲートラインを１水平周期のｎ倍
の速さで走査するような周波数を生成し、ｎ個のグルー
プに対応した各ソースドライバＩＣが、サンプリング期
間以外の１水平周期Ｘ（１−１／ｎ）の期間ドライブす
るようにする制御信号を生成したので、ＴＦＴの■。８
特性に対する制約を厳しくすることなく、クロストーク
等に関する画質を改善できる効果がある。

【図面の簡単な説明】 第１図はこの発明の一実施例によるＴＦＴ液晶ディスプ
レイの概略構成図、第２図は第１図のＴＦＴ液晶パネル
周辺の詳細構成図、第３図及び第４図は第２図の動作を
説明する図、第５図はこの発明の他の実施例によるＴＦ
Ｔ液晶ディスプレイの概略構成図、第６図は第５図のＴ
ＦＴ液晶パネル周辺の詳細構成図、第７図は第６図の動
作を説明する図、第８図は従来のＴＦＴ液晶ディスプレ
イの概略構成図、第９図は第８図のＴＦＴ液晶パネル周
辺の詳細ブロック図、第１０図及び第１１図は第８図の
動作を説明する図、第１２図は各画素アドレスのビデオ
信号の極性９画素電圧、コモン電圧９画素電圧−コモン
電圧を表として示す図である。 １は信号源、２は信号処理部、３はソースラインドライ
バ、４はゲートラインドライバ、５はＴＦＴアクティブ
マトリクス液晶パネル、６はＴＦＴ、７は記憶用コンデ
ンサ、８は画素電極、９は液晶、１０はコモン電極、１
１はソース側データ信号入力端子、１２はソース側クロ
ック信号入力端子、１３は交流化映像信号入力端子、１
４はドライブ制御信号入力端子、１５．２２はゲート側
データ信号入力端子、１６．［３はゲート側クロック信
号入力端子、１７はコモン信号入力端子、１８は本発明
の一実施例によるゲートラインドライバ、１９．２０は
本発明の他の実施例によるゲートラインドライバ、２１
は縦続接続された後段のソースラインドライバのドライ
ブ制御信号入力端子。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）マトリクス状に配された液晶セル毎に設けられた
   電界効果トランジスタであるＴＦＴと、上記マトリクス
   の各列毎に上記ＴＦＴの入力電極に共通接続された複数
   のソースラインと、上記マトリクスの各行毎に上記ＴＦ
   Ｔのゲートに共通接続された複数のゲートラインと、 上記ゲートラインに順次走査パルスを印加するゲートラ
   インドライバと、 映像信号をサンプリングしホールドすることにより映像
   信号をソースライン数の並列の映像信号に変換し、上記
   ソースラインに電圧を印加する手段を有する複数のソー
   スドライバＩＣで構成されたソースラインドライバとを
   有するＴＦＴアクティブマトリクス液晶ディスプレイと
   、 その液晶ディスプレイのパネルモジュールを駆動するに
   際し、上記ソースラインドライバのドライブを制御する
   制御信号を生成してソースラインドライバに供給し、及
   び上記走査パルスを生成してゲートラインドライバに供
   給する手段を有する信号処理部とからなるアクティブマ
   トリクス液晶ディスプレイ駆動装置において、 上記アクティブマトリクス液晶ディスプレイは、行方向
   にある複数のＴＦＴをｎ個の各グループに分割するよう
   に上記各ゲートラインを接続し、かつ、上記各ソースド
   ライバＩＣを、上記ｎ個の各グループ毎に対応するよう
   にソースラインに縦続接続して構成され、 上記信号処理部は、上記各ゲートラインを１水平周期の
   ｎ倍の速さで走査する走査パルスを生成してゲートライ
   ンドライバに供給し、 前記ｎ個のグループに対応した各ソースドライバＩＣが
   、サンプリング期間以外の１水平周期×（１−１／ｎ）
   の期間ドライブするようにドライブ制御信号を生成して
   ソースラインドライバに供給するようにしたことを特徴
   とするＴＦＴアクティブマトリクス液晶ディスプレイ駆
   動装置。