JPH03198364A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03198364A JPH03198364A JP33968089A JP33968089A JPH03198364A JP H03198364 A JPH03198364 A JP H03198364A JP 33968089 A JP33968089 A JP 33968089A JP 33968089 A JP33968089 A JP 33968089A JP H03198364 A JPH03198364 A JP H03198364A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- contact holes
- tungsten
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 229920001721 polyimide Polymers 0.000 claims abstract description 12
- 239000009719 polyimide resin Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052721 tungsten Inorganic materials 0.000 abstract description 30
- 239000010937 tungsten Substances 0.000 abstract description 30
- 239000007769 metal material Substances 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にアスペクト
比の高い複数のコンタクトホールへ金属材料を平坦に埋
め込む方法に関する。
比の高い複数のコンタクトホールへ金属材料を平坦に埋
め込む方法に関する。
従来、高アスペクト比のコンタクトホールへの金属材料
の埋め込み技術としては、第６図に示すタングステンの
全面ＣＶＤ法とエッチバック法の組み合わせと、第７図
に示すタングステンのコンタクトホールへの選択ＣＶＤ
法とエッチバック法の組み合わせがサイヤ（Ｓａｉａ）
等によってジャーナル・オブ・ザ・エレクトロケミカル
・ソサイテイ （Ｊｏｕｒｎａｌ ｏｆ ｔ
ｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ５ｏ
ｃｉｅｔｙ）１３５巻、Ｎ［Ｌ４，１９８８．ｐｐ９３
６に紹介されている。
の埋め込み技術としては、第６図に示すタングステンの
全面ＣＶＤ法とエッチバック法の組み合わせと、第７図
に示すタングステンのコンタクトホールへの選択ＣＶＤ
法とエッチバック法の組み合わせがサイヤ（Ｓａｉａ）
等によってジャーナル・オブ・ザ・エレクトロケミカル
・ソサイテイ （Ｊｏｕｒｎａｌ ｏｆ ｔ
ｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ５ｏ
ｃｉｅｔｙ）１３５巻、Ｎ［Ｌ４，１９８８．ｐｐ９３
６に紹介されている。
いずれも第６図（Ａ）及び第７図（Ａ＞に示すように、
半導体基板１上にフィールド酸化膜２と配線４と酸化膜
９とを形成したのち、この酸化膜９にコンタクトホール
６を開孔した後、第６図（Ｂ）及び第７図（Ｂ）に示す
ように、全面又はコンタクトホール６内に選択的にタン
グステン膜７を減圧ＣＶＤ法で成長し、次で第６図（Ｃ
）及び第７図（Ｃ）に示すように、フォトレジスト膜８
を塗布して平坦化し、次で第６図（Ｄ）及び第７図（Ｄ
）に示すようにエッチバックによりコンタクトホール６
内にのみにタングステン膜７を残し、次に第６図（Ｅ）
に示すように、上層の配線を形成する方法を採用してい
る。
半導体基板１上にフィールド酸化膜２と配線４と酸化膜
９とを形成したのち、この酸化膜９にコンタクトホール
６を開孔した後、第６図（Ｂ）及び第７図（Ｂ）に示す
ように、全面又はコンタクトホール６内に選択的にタン
グステン膜７を減圧ＣＶＤ法で成長し、次で第６図（Ｃ
）及び第７図（Ｃ）に示すように、フォトレジスト膜８
を塗布して平坦化し、次で第６図（Ｄ）及び第７図（Ｄ
）に示すようにエッチバックによりコンタクトホール６
内にのみにタングステン膜７を残し、次に第６図（Ｅ）
に示すように、上層の配線を形成する方法を採用してい
る。
なお、第６図（Ｄ）のエッチバックは、枚葉形プラズマ
・エツチング装置を用いて、高周波電力１７５Ｗ、エツ
チング圧力０．４Ｔｏｒｒ 、 トータルガス流量７５
ｓｃｃ＠、ガスとして８０％５Ｆ６７２０％＾ｒを用
い、タングステン膜７及びレジスト膜のエッチレートを
約７５００人／ｍｉｎとなる条件を用いている。
・エツチング装置を用いて、高周波電力１７５Ｗ、エツ
チング圧力０．４Ｔｏｒｒ 、 トータルガス流量７５
ｓｃｃ＠、ガスとして８０％５Ｆ６７２０％＾ｒを用
い、タングステン膜７及びレジスト膜のエッチレートを
約７５００人／ｍｉｎとなる条件を用いている。
又第７図（Ｄ）のエッチバックは、カソード電極にカー
ボンのカバーを取り付けたりアクティブ・イオン・エツ
チング装置を用いて、高周波電力３００Ｗ、電力密度０
．２５Ｗ ／ ｃｍ ２、エツチング圧力２２０ｍＴｏ
ｒｒ 、）−タルガス流量６０ ｓｅｃｍ、ガスとして
７５％０□／２５％ＣＣｅ２Ｆ２を用い、タングステン
膜７及びレジスト膜のエッチレートを約４３０人／ｍｉ
ｎ となる条件を用いている。
ボンのカバーを取り付けたりアクティブ・イオン・エツ
チング装置を用いて、高周波電力３００Ｗ、電力密度０
．２５Ｗ ／ ｃｍ ２、エツチング圧力２２０ｍＴｏ
ｒｒ 、）−タルガス流量６０ ｓｅｃｍ、ガスとして
７５％０□／２５％ＣＣｅ２Ｆ２を用い、タングステン
膜７及びレジスト膜のエッチレートを約４３０人／ｍｉ
ｎ となる条件を用いている。
上述した第６図に示したエッチバック方式は、エッチバ
ック時下地の酸化膜９が露出してくると、酸化膜９のエ
ツチングレートがフォトレジスト膜８及びタングステン
膜７のエツチングレートよりも低い為、マイクロ・ロー
ディング効果が発生し、酸化膜９の露出した部分と露出
していない部分でのタングステン膜７のエツチングレー
トが極端に変わる。
ック時下地の酸化膜９が露出してくると、酸化膜９のエ
ツチングレートがフォトレジスト膜８及びタングステン
膜７のエツチングレートよりも低い為、マイクロ・ロー
ディング効果が発生し、酸化膜９の露出した部分と露出
していない部分でのタングステン膜７のエツチングレー
トが極端に変わる。
第８図は、第６図（Ｄ）におけるエッチバック条件で、
タングステン膜７に膜厚面内ばらつきがある場合のタン
グステン膜７をエッチバックした時の、エツチング時間
の推移に伴うコンタクトホール６上部又は内部のタング
ステン膜７の膜厚変化を示したものである。
タングステン膜７に膜厚面内ばらつきがある場合のタン
グステン膜７をエッチバックした時の、エツチング時間
の推移に伴うコンタクトホール６上部又は内部のタング
ステン膜７の膜厚変化を示したものである。
ウェーハ外周部、中央部共エッチバックが終了していな
いエツチング時間ｔ１でのウェーハ外周部と中央部のタ
ングステン膜７の膜厚差はΔ＝２０００ （入）と比較
的小さいが、ウェーハ外周部のエッチバックが終了して
コンタクトホール６周辺の酸化膜９が露出し、マイクロ
・ローディング効果によってウェーハ外周部でのタング
ステン膜７のエツチングレートが急増すると、エツチン
グ時間と共にウェーハ外周部と中央部のタングステン膜
７の膜厚差Δは増大し始め、ウェーハ中央部のエッチバ
ック終了時ｔ２にはその差はΔ＝ｓｏｏｏ ＜入）と、
コンタクトホール６内のタングステン膜７の埋込量に極
端な差を生じ、平坦性に問題を生じるという欠点がある
。
いエツチング時間ｔ１でのウェーハ外周部と中央部のタ
ングステン膜７の膜厚差はΔ＝２０００ （入）と比較
的小さいが、ウェーハ外周部のエッチバックが終了して
コンタクトホール６周辺の酸化膜９が露出し、マイクロ
・ローディング効果によってウェーハ外周部でのタング
ステン膜７のエツチングレートが急増すると、エツチン
グ時間と共にウェーハ外周部と中央部のタングステン膜
７の膜厚差Δは増大し始め、ウェーハ中央部のエッチバ
ック終了時ｔ２にはその差はΔ＝ｓｏｏｏ ＜入）と、
コンタクトホール６内のタングステン膜７の埋込量に極
端な差を生じ、平坦性に問題を生じるという欠点がある
。
又、マイクロ・ローディング効果の低減の為に、第７図
に示したエッチバック条件のように、電極をエッチバッ
ク時に容易にエツチングされる材質に変える等の対策が
考えられるが、エッチバック時のエツチングレートが小
さくなり、量産に向かないという欠点がある。即ち、平
坦性維持の為には、ジャスト・エツチングでエッチバッ
クを停止する必要があるが、タングステン膜７及びフォ
トレジスト膜８の膜厚ばらつきに加え、これらのエツチ
ングレートのばらつきを極力０に近づけなければならな
いという困難を生じる。
に示したエッチバック条件のように、電極をエッチバッ
ク時に容易にエツチングされる材質に変える等の対策が
考えられるが、エッチバック時のエツチングレートが小
さくなり、量産に向かないという欠点がある。即ち、平
坦性維持の為には、ジャスト・エツチングでエッチバッ
クを停止する必要があるが、タングステン膜７及びフォ
トレジスト膜８の膜厚ばらつきに加え、これらのエツチ
ングレートのばらつきを極力０に近づけなければならな
いという困難を生じる。
本発明の半導体装置の製造方法は、半導体基板上に有機
絶縁膜を形成する工程と、この有機絶縁膜に複数のコン
タクトホールを開孔する工程と、この複数のコンタクト
ホール内に金属膜を成長させる工程と、この金属膜の表
面を含む全面に有機塗布膜を形成する工程と、ドライエ
ツチングにより前記有機塗布膜及び少なくとも金属膜の
一部と前記有機絶縁膜の一部を除去する工程とを備えて
いるものである。
絶縁膜を形成する工程と、この有機絶縁膜に複数のコン
タクトホールを開孔する工程と、この複数のコンタクト
ホール内に金属膜を成長させる工程と、この金属膜の表
面を含む全面に有機塗布膜を形成する工程と、ドライエ
ツチングにより前記有機塗布膜及び少なくとも金属膜の
一部と前記有機絶縁膜の一部を除去する工程とを備えて
いるものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
まず第１図（Ａ）に示すように、フィールド酸化膜２、
拡散層３及び配線４を形成した半導体基板１上に、ポリ
イミド樹脂膜５を回転塗布し焼き締めた後、ドライエツ
チング法にてコンタクトホール６を開孔する。
拡散層３及び配線４を形成した半導体基板１上に、ポリ
イミド樹脂膜５を回転塗布し焼き締めた後、ドライエツ
チング法にてコンタクトホール６を開孔する。
次に第１図（Ｂ）に示すように、タングステン膜７を圧
力１０〜１００Ｐａ、温度２００〜４００℃程度の雰囲
気でＣＶＤ法により全面に形成する。
力１０〜１００Ｐａ、温度２００〜４００℃程度の雰囲
気でＣＶＤ法により全面に形成する。
次に第１図（Ｃ）に示すように、フォトレジスト膜８を
回転塗布しリフローして平坦化する。
回転塗布しリフローして平坦化する。
次に第１図（Ｄ）に示すように、フォトレジスト８、タ
ングステン膜７、ポリイミド樹脂膜５のエツチングレー
トがは、ぼ等しいエツチング条件、例えば第６図で説明
した条件でエッチバックする。
ングステン膜７、ポリイミド樹脂膜５のエツチングレー
トがは、ぼ等しいエツチング条件、例えば第６図で説明
した条件でエッチバックする。
このように第１の実施例によれば、フォトレジスト膜８
とタングステン膜７及びポリイミド樹脂膜５を同一エツ
チングレートの条件でエツチングするため、深さの異な
るコンタクトホールへの金属膜の埋込みと平坦化とを同
時に行うことができる。
とタングステン膜７及びポリイミド樹脂膜５を同一エツ
チングレートの条件でエツチングするため、深さの異な
るコンタクトホールへの金属膜の埋込みと平坦化とを同
時に行うことができる。
第２図は本発明の第２の実施例を説明するための半導体
チップの工程断面図である。
チップの工程断面図である。
まず第２図（Ａ）に示すように、拡散層３及び配線４を
形成した半導体基板１上にポリイミド樹脂５を回転塗布
し焼き締めた後、ドライエツチング法にてコンタクトホ
ール６．６Ａを開孔する。
形成した半導体基板１上にポリイミド樹脂５を回転塗布
し焼き締めた後、ドライエツチング法にてコンタクトホ
ール６．６Ａを開孔する。
次に第２図（Ｂ）に示すように、圧力１０〜１００Ｐａ
、温度２００〜４００℃程度の雰囲気を用いるＣＶＤ法
により、コンタクトホール６゜６Ａ内に選択的にタング
ステン膜７を形成する。
、温度２００〜４００℃程度の雰囲気を用いるＣＶＤ法
により、コンタクトホール６゜６Ａ内に選択的にタング
ステン膜７を形成する。
次に第２図（Ｃ）に示すように、フォトレジスト膜８を
回転塗布しリフローして平坦化する。
回転塗布しリフローして平坦化する。
次に第２図（Ｄ）に示すように、第１図で示したのと同
じ条件でエッチバックする。
じ条件でエッチバックする。
この第２の実施例ではタングステン膜７の成長を全面Ｃ
ＶＤ法から選択ＣＶＤ法へと変更している為、第４図（
Ａ）、（Ｂ）に示すようにフォトレジスト膜８等を八Ｔ
１だけエッチバックしてもサイズの大きなコンタクトホ
ール６Ａでのタングステン膜７の平坦化の不備が生じに
くく又、エッチバック量も少なくてすむという利点があ
る。すなわち、タングステン膜７を全面ＣＶＤ法で成長
させた場合は、第３図（Ａ）、（Ｂ）に示すように、フ
ォトレジスト膜８等を八Ｔ２だけエッチバックした場合
は、サイズの大きなコンタクトホール６Ａ内でのタング
ステン膜７の平坦性は悪くなる。
ＶＤ法から選択ＣＶＤ法へと変更している為、第４図（
Ａ）、（Ｂ）に示すようにフォトレジスト膜８等を八Ｔ
１だけエッチバックしてもサイズの大きなコンタクトホ
ール６Ａでのタングステン膜７の平坦化の不備が生じに
くく又、エッチバック量も少なくてすむという利点があ
る。すなわち、タングステン膜７を全面ＣＶＤ法で成長
させた場合は、第３図（Ａ）、（Ｂ）に示すように、フ
ォトレジスト膜８等を八Ｔ２だけエッチバックした場合
は、サイズの大きなコンタクトホール６Ａ内でのタング
ステン膜７の平坦性は悪くなる。
第５図は本発明の第３の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
まず第５図（Ａ）に示すように、拡散層３及び配線４を
形成した半導体基板１上に、ポリイミド樹脂膜５を回転
塗布し焼き締めた後、ドライエツチング後にてコンタク
トホール６を開孔する。
形成した半導体基板１上に、ポリイミド樹脂膜５を回転
塗布し焼き締めた後、ドライエツチング後にてコンタク
トホール６を開孔する。
次に第５図（Ｂ）に示すように、タングステン膜７を圧
力１０〜１００Ｐａ、温度２００〜４００℃程度の雰囲
気でコンタクトホール６に選択的にＣＶＤ法により形成
する。
力１０〜１００Ｐａ、温度２００〜４００℃程度の雰囲
気でコンタクトホール６に選択的にＣＶＤ法により形成
する。
次に第５図（Ｃ）に示すように、再度ポリイミド樹脂膜
５を回転塗布し焼き締めて平坦化する。
５を回転塗布し焼き締めて平坦化する。
次に第５図（Ｄ）に示すように、第１図で示したのと同
じ条件でエッチバックする。
じ条件でエッチバックする。
この実施例では、エッチバック時の表面平坦化にフォト
レジスト膜の代わりに下地絶縁膜と同質のポリイミド樹
脂膜を用いている為、エツチングレートの合わせ込みが
さらに容易で、コンタクトホール６内のタングステン膜
７の埋め込みの平坦性がより向上する。
レジスト膜の代わりに下地絶縁膜と同質のポリイミド樹
脂膜を用いている為、エツチングレートの合わせ込みが
さらに容易で、コンタクトホール６内のタングステン膜
７の埋め込みの平坦性がより向上する。
以上説明したように本発明は、半導体装置の製造方法に
おいて、層間絶縁膜をエツチングレートがフォトレジス
ト膜等の有機塗布膜とほぼ等しいポリイミド系の有機絶
縁膜にして、フォトレジスト膜とほぼ等しいエツチング
レートを得ることのできるエツチング条件の存在する金
属材料をコンタクトホール内にＣＶＤ法で成長した後、
有機塗布膜による平坦化プロセスを経てエッチバックす
ることにより、アスペクト比の高い複数のコンタクトホ
ールへ金属材料を平坦に埋め込むことができるという効
果がある。
おいて、層間絶縁膜をエツチングレートがフォトレジス
ト膜等の有機塗布膜とほぼ等しいポリイミド系の有機絶
縁膜にして、フォトレジスト膜とほぼ等しいエツチング
レートを得ることのできるエツチング条件の存在する金
属材料をコンタクトホール内にＣＶＤ法で成長した後、
有機塗布膜による平坦化プロセスを経てエッチバックす
ることにより、アスペクト比の高い複数のコンタクトホ
ールへ金属材料を平坦に埋め込むことができるという効
果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図及び第４図
はサイズの異なる複数のコンタクトホールが存在する場
合の実施例におけるコンタクトホールへの金属材料理め
込み状況を説明するための断面図、第５図は本発明の第
３の実施例を説明するための半導体チップの断面図、第
６図及び第７図は従来例を説明するための半導体チップ
の断面図、第８図はエッチバック工程におけるタングス
テン成長膜厚の面内ばらつき及びタングステン膜エツチ
ングレートの面内ばらつきにより生ずるコンタクトホー
ル内のタングステン埋め込み量の面内ばらつきのマイク
ロ・ローディング効果を説明するための図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・拡散層、４・・・配線、５・・・ポリイミド樹脂膜
、６゜６Ａ・・・コンタクトホール、７・・・タングス
テン膜、８・・・フォトレジスト膜、９・・・酸化膜。
明するための半導体チップの断面図、第３図及び第４図
はサイズの異なる複数のコンタクトホールが存在する場
合の実施例におけるコンタクトホールへの金属材料理め
込み状況を説明するための断面図、第５図は本発明の第
３の実施例を説明するための半導体チップの断面図、第
６図及び第７図は従来例を説明するための半導体チップ
の断面図、第８図はエッチバック工程におけるタングス
テン成長膜厚の面内ばらつき及びタングステン膜エツチ
ングレートの面内ばらつきにより生ずるコンタクトホー
ル内のタングステン埋め込み量の面内ばらつきのマイク
ロ・ローディング効果を説明するための図である。 １・・・半導体基板、２・・・フィールド酸化膜、３・
・・拡散層、４・・・配線、５・・・ポリイミド樹脂膜
、６゜６Ａ・・・コンタクトホール、７・・・タングス
テン膜、８・・・フォトレジスト膜、９・・・酸化膜。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に有機絶縁膜を形成する工程と、この
有機絶縁膜に複数のコンタクトホールを開孔する工程と
、この複数のコンタクトホール内に金属膜を成長させる
工程と、この金属膜の表面を含む全面に有機塗布膜を形
成する工程と、ドライエッチングにより前記有機塗布膜
及び少なくとも金属膜の一部と前記有機絶縁膜の一部を
除去する工程とを備えてなることを特徴とする半導体装
置の製造方法。 ２、有機絶縁膜の材料がポリイミド系樹脂であり、かつ
有機塗布膜の材料がポリイミド系樹脂或いはフォトレジ
ストである請求項１記載の半導体装置の製造方法。 ３、ドライエッチングによる除去は有機塗布膜と金属膜
と有機絶縁膜の等速エッチング条件で行なう請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33968089A JPH03198364A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33968089A JPH03198364A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03198364A true JPH03198364A (ja) | 1991-08-29 |
Family
ID=18329780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33968089A Pending JPH03198364A (ja) | 1989-12-26 | 1989-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03198364A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594990A (ja) * | 1991-10-01 | 1993-04-16 | Nec Corp | 多層配線の製造方法 |
-
1989
- 1989-12-26 JP JP33968089A patent/JPH03198364A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594990A (ja) * | 1991-10-01 | 1993-04-16 | Nec Corp | 多層配線の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04307933A (ja) | タングステンプラグの形成方法 | |
| US6025276A (en) | Semiconductor processing methods of forming substrate features, including contact openings | |
| US6124208A (en) | Method of preventing bowing in a via formation process | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| JPH03198364A (ja) | 半導体装置の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JPH0579165B2 (ja) | ||
| JPS6332260B2 (ja) | ||
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JPH0587133B2 (ja) | ||
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| JPH0685081A (ja) | 半導体装置およびその製造方法 | |
| JP2894345B2 (ja) | 半導体装置の製造方法 | |
| JPH0428229A (ja) | コンタクトホールの形成方法およびエッチング装置 | |
| JPH05251569A (ja) | 半導体素子の製造方法 | |
| KR100674901B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH04167448A (ja) | 半導体素子の製造方法 | |
| KR100480570B1 (ko) | 반도체장치의텅스텐플러그형성방법 | |
| JPH02281622A (ja) | 半導体装置の製造方法 | |
| JPH02152227A (ja) | 半導体集積回路装置の製造方法 |