JPH03201557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03201557A JPH03201557A JP34276889A JP34276889A JPH03201557A JP H03201557 A JPH03201557 A JP H03201557A JP 34276889 A JP34276889 A JP 34276889A JP 34276889 A JP34276889 A JP 34276889A JP H03201557 A JPH03201557 A JP H03201557A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- transistor
- semiconductor substrate
- type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に負帰還回路を構成した
半導体基体の拡散層構造の改良に関するものである。
半導体基体の拡散層構造の改良に関するものである。
半導体回路において、負帰還回路は利得の調整あるいは
安定性の向上等を目的として多用されている。
安定性の向上等を目的として多用されている。
従来、ディスクリート回路ではトランジスタ装置外装の
外側で、抵抗素子、コンデンサ等を用いて回路を構成し
ていた。また、ＩＣ（集積回路）においても同様で、従
来外部に設置していた素子を半導体基体の中に取り込ん
だにすぎない。第２図は従来の半導体集積回路に用いら
れる負帰還回路の構成を示す模式断面図で、図において
２５はシリコン基板等の半導体基体、２１は半導体基体
２５中に形成されたトランジスタ部、２２は上記半導体
基体２５のトランジスタ部２１近傍に形成れ、そのベー
ス領域２１ａと同−ＮＭ、形を有する拡散抵抗層、２４
は該拡散抵抗層２２と同一導電性の不純物濃度の高い拡
散層で、拡散抵抗層２２の延長としてその一部をなして
いる。２３はベースメタライズ電極を形成するとともに
、トランジスタ部２１のベース領域２１ａと上記拡散抵
抗層２２の一端とを接続する金属メタライズである。
外側で、抵抗素子、コンデンサ等を用いて回路を構成し
ていた。また、ＩＣ（集積回路）においても同様で、従
来外部に設置していた素子を半導体基体の中に取り込ん
だにすぎない。第２図は従来の半導体集積回路に用いら
れる負帰還回路の構成を示す模式断面図で、図において
２５はシリコン基板等の半導体基体、２１は半導体基体
２５中に形成されたトランジスタ部、２２は上記半導体
基体２５のトランジスタ部２１近傍に形成れ、そのベー
ス領域２１ａと同−ＮＭ、形を有する拡散抵抗層、２４
は該拡散抵抗層２２と同一導電性の不純物濃度の高い拡
散層で、拡散抵抗層２２の延長としてその一部をなして
いる。２３はベースメタライズ電極を形成するとともに
、トランジスタ部２１のベース領域２１ａと上記拡散抵
抗層２２の一端とを接続する金属メタライズである。
つまり、上記半導体基体２５中に形成されたトランジス
タ部２１のベース領域２１ａはベースメタライズ２３に
よって拡散抵抗層２２の一端と接続され、ベースメタラ
イズ２３はさらに延長されて、外部回路と接続するため
のワイヤポンディングパッドを形成している。上記拡散
抵抗１ｉ２２は十分、かつ適当な抵抗値を持つよう拡散
あるいはイオン注入技術により形成されている。また該
拡散抵抗層２２の他端には、この拡散抵抗層２２と同一
材料で、かつ不純物濃度の高い拡散層２４が形成されて
いる。この拡散層２４はトランジスタ部２１のコレクタ
層を形成する半導体基体２５中にあり、上記基体２５と
は導電性が逆であるためＰＮ接合を形成し、通常のトラ
ンジスタに対するバイアスにおいては、逆バイアスとな
るので、コンデンサを形成する。この拡散層２４の不純
物濃度を高めておけば、比較的大きい容量値を得ること
ができる。
タ部２１のベース領域２１ａはベースメタライズ２３に
よって拡散抵抗層２２の一端と接続され、ベースメタラ
イズ２３はさらに延長されて、外部回路と接続するため
のワイヤポンディングパッドを形成している。上記拡散
抵抗１ｉ２２は十分、かつ適当な抵抗値を持つよう拡散
あるいはイオン注入技術により形成されている。また該
拡散抵抗層２２の他端には、この拡散抵抗層２２と同一
材料で、かつ不純物濃度の高い拡散層２４が形成されて
いる。この拡散層２４はトランジスタ部２１のコレクタ
層を形成する半導体基体２５中にあり、上記基体２５と
は導電性が逆であるためＰＮ接合を形成し、通常のトラ
ンジスタに対するバイアスにおいては、逆バイアスとな
るので、コンデンサを形成する。この拡散層２４の不純
物濃度を高めておけば、比較的大きい容量値を得ること
ができる。
このような構造において、等価的に第３図（ａ）に示す
ような回路を構成する、つまり半導体装置内でトランジ
スタ部２山−基体上に負帰還回路を構成することができ
る。第３図（ａ）において、２６は第２図のトランジス
タ部２１に対応するトランジスタ、２７は第２図の低比
抵抗拡散層２４と基体２５との間に形成されるコンデン
サ、２８は第２図の高比抵抗拡散ＪｌＩ２２によって形
成される抵抗である。
ような回路を構成する、つまり半導体装置内でトランジ
スタ部２山−基体上に負帰還回路を構成することができ
る。第３図（ａ）において、２６は第２図のトランジス
タ部２１に対応するトランジスタ、２７は第２図の低比
抵抗拡散層２４と基体２５との間に形成されるコンデン
サ、２８は第２図の高比抵抗拡散ＪｌＩ２２によって形
成される抵抗である。
従来の負帰還回路を有する半導体装置においては、前に
述べたように抵抗２８．コンデンサ２７がそれぞれ独立
に、即ち基体２５の別々の位置に形成されているため、
スペースファクタが悪く、装置を構成するには大きなチ
ップサイズを必要とした。
述べたように抵抗２８．コンデンサ２７がそれぞれ独立
に、即ち基体２５の別々の位置に形成されているため、
スペースファクタが悪く、装置を構成するには大きなチ
ップサイズを必要とした。
また、拡散抵抗層２２が線状に形成されているため、高
周波に対する等価回路は第３図（ｂ）のように分布的と
なり、設計された帰還量を得ることが困難であった。図
中２７′は第３図（ａ）のキャパシタ２７の一部を構成
する分布容量、また２８゛は同様に第３図（ａ）の抵抗
２８の一部をなす分布抵抗である。
周波に対する等価回路は第３図（ｂ）のように分布的と
なり、設計された帰還量を得ることが困難であった。図
中２７′は第３図（ａ）のキャパシタ２７の一部を構成
する分布容量、また２８゛は同様に第３図（ａ）の抵抗
２８の一部をなす分布抵抗である。
本発明は上記のような問題点を解消するためになされた
もので、帰還回路を構成する容量及び抵抗をより集中素
子に近づけ合わせて、省スペース化を図ることができる
半導体装置を得ることを目的とする。
もので、帰還回路を構成する容量及び抵抗をより集中素
子に近づけ合わせて、省スペース化を図ることができる
半導体装置を得ることを目的とする。
本発明に係る半導体装置は、半導体基体のトランジスタ
部を形成した領域の近傍に、該トランジスタ部のベース
領域と同じ導電形を有し、不純物濃度の高い拡散層を形
成し、さらに該拡散層の形成領域内に該拡散層と同じ導
電形の、比抵抗の高い拡散層を形成し、半導体基体表面
に配設された金属メタライズによって上記高抵抗の拡散
層とトランジスタ部のベース領域とを接続したものであ
る。
部を形成した領域の近傍に、該トランジスタ部のベース
領域と同じ導電形を有し、不純物濃度の高い拡散層を形
成し、さらに該拡散層の形成領域内に該拡散層と同じ導
電形の、比抵抗の高い拡散層を形成し、半導体基体表面
に配設された金属メタライズによって上記高抵抗の拡散
層とトランジスタ部のベース領域とを接続したものであ
る。
この発明においては、半導体基体の、トランジスタ部近
傍に、該トランジスタのベース領域と同一導電形の高濃
度拡散層を形成し、該高濃度拡散層内にこれと同一導電
形の高比抵抗拡散層を形成したから、容量を構成する高
濃度拡散層と抵抗を構成する高比抵抗拡散層とが平面的
に重なることとなり、これにより負帰還回路を構成する
容量及び抵抗をより集中素子に近づけ合わせて、省スペ
ース化を図ることができる。
傍に、該トランジスタのベース領域と同一導電形の高濃
度拡散層を形成し、該高濃度拡散層内にこれと同一導電
形の高比抵抗拡散層を形成したから、容量を構成する高
濃度拡散層と抵抗を構成する高比抵抗拡散層とが平面的
に重なることとなり、これにより負帰還回路を構成する
容量及び抵抗をより集中素子に近づけ合わせて、省スペ
ース化を図ることができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置を示す図で
あり、図において、１は例えばＮ形シリコン基体６中に
形成されたトランジスタ部、２は前記トランジスタ部ｌ
の外側近傍に高不純物濃度に形成され、トランジスタ部
１のベース領域１ａと同じ導電形を有する第１の拡散層
、３は該第１の拡散層中に形成された高比抵抗の第２の
拡散層、４は前記トランジスタ部１のベース領域１ａと
高比抵抗の第２の拡散層３とを接続する金属メタライズ
で、その一部は外部電極との接続を金属細線で行うため
のポンディングパッド部となっている。
あり、図において、１は例えばＮ形シリコン基体６中に
形成されたトランジスタ部、２は前記トランジスタ部ｌ
の外側近傍に高不純物濃度に形成され、トランジスタ部
１のベース領域１ａと同じ導電形を有する第１の拡散層
、３は該第１の拡散層中に形成された高比抵抗の第２の
拡散層、４は前記トランジスタ部１のベース領域１ａと
高比抵抗の第２の拡散層３とを接続する金属メタライズ
で、その一部は外部電極との接続を金属細線で行うため
のポンディングパッド部となっている。
５は各領域と上記メタライズ等の配線とを分離するため
の絶縁膜である。
の絶縁膜である。
以下、−例としてトランジスタがＮＰＮ形の場合につい
て詳しく説明する。なお、ＰＮＰ形のものにおいては導
電形が異なるだけで、効果は全く同しである。
て詳しく説明する。なお、ＰＮＰ形のものにおいては導
電形が異なるだけで、効果は全く同しである。
半導体基体６中に形威された高濃度な第１の拡散層２は
、トランジスタ部１がＮＰＮ形として形威される場合、
Ｐ形不純物を拡散またはイオン注入することにより形威
される。また本実施例の半導体装置を実際に動作させる
場合、トランジスタ部１のコレクタ領域であるＮ形半導
体基体６に正の電圧が印加され、第１の拡散層２とコレ
クタ領域との境界は、ＰＮダイオードにおいて逆バイア
スされた状態となり、この境界に接合容量が生し、第１
の拡散層２の境界にコンデンサが生成される。
、トランジスタ部１がＮＰＮ形として形威される場合、
Ｐ形不純物を拡散またはイオン注入することにより形威
される。また本実施例の半導体装置を実際に動作させる
場合、トランジスタ部１のコレクタ領域であるＮ形半導
体基体６に正の電圧が印加され、第１の拡散層２とコレ
クタ領域との境界は、ＰＮダイオードにおいて逆バイア
スされた状態となり、この境界に接合容量が生し、第１
の拡散層２の境界にコンデンサが生成される。
この第１の拡散層２は希望する容量の大きさによって、
深さ等の形状寸法及び不純物濃度が調整される。
深さ等の形状寸法及び不純物濃度が調整される。
さらに、第１の拡散Ｎ２の中に、例えばＮ形不純物の拡
散あるいはイオン注入をすることにより、導電形は第１
の拡散層と同一のＰ形を維持しつつ高い抵抗を有する第
２の拡散Ｎ３が形威されている。この第２の拡ｒＰｉ、
層３は希望する抵抗値に基づき、不純物濃度、形状が調
整されるが、第１の拡散層２の領域内に形成される構造
となっている。
散あるいはイオン注入をすることにより、導電形は第１
の拡散層と同一のＰ形を維持しつつ高い抵抗を有する第
２の拡散Ｎ３が形威されている。この第２の拡ｒＰｉ、
層３は希望する抵抗値に基づき、不純物濃度、形状が調
整されるが、第１の拡散層２の領域内に形成される構造
となっている。
この第２の拡散層３は半導体基体６の表面上に配設され
た金属メタライズ４によって前記トランジスタ部１のベ
ース領域１ａのみに接続されている。
た金属メタライズ４によって前記トランジスタ部１のベ
ース領域１ａのみに接続されている。
かかる構造の半導体装置は一種のトランジスタであり、
通常のトランジスタとしてバイアスが印加された場合、
前記の通り第１の拡散層２の境界にはコンデンサが生成
され、第１の拡散層２中に形威された第２の拡散層３は
抵抗体として働く。
通常のトランジスタとしてバイアスが印加された場合、
前記の通り第１の拡散層２の境界にはコンデンサが生成
され、第１の拡散層２中に形威された第２の拡散層３は
抵抗体として働く。
またコンデンサの一端は、トランジスタｌのコレクタ領
域の延長域に第１の拡散層２が形威されているためにト
ランジスタ部１のコレクタに接続され、また抵抗体を形
成する第２の拡散層３の一端が金属メタライズ４によっ
てトランジスタ部１のベース領域１ａと接続されている
ため、等価的には第３図（ａ）に示すと同様の抵抗２８
．コンデンサ２７による負帰還回路とトランジスタ部１
とが同一の半導体基体６中に形成されたこととなる。
域の延長域に第１の拡散層２が形威されているためにト
ランジスタ部１のコレクタに接続され、また抵抗体を形
成する第２の拡散層３の一端が金属メタライズ４によっ
てトランジスタ部１のベース領域１ａと接続されている
ため、等価的には第３図（ａ）に示すと同様の抵抗２８
．コンデンサ２７による負帰還回路とトランジスタ部１
とが同一の半導体基体６中に形成されたこととなる。
このように本実施例では、Ｎ形半導体基体６のトランジ
スタ部１近傍にＰ形高不純物濃度拡散層（第１の拡散層
）２を形威するとともに該不純物拡散層・２中に第２の
拡散層３をその比抵抗が大きくなるように形威したので
、第１の拡散層２と第２の拡散層３とが基体６の同じ領
域に重なって形威されることとなり、装置、即ちチップ
のサイズを小さくでき、装置を安価なものにすることが
できる。また条件によっては、トランジスタ部１を形成
するのと同時にコンデンサ、抵抗を形成することができ
るので、プロセスが簡単になる。
スタ部１近傍にＰ形高不純物濃度拡散層（第１の拡散層
）２を形威するとともに該不純物拡散層・２中に第２の
拡散層３をその比抵抗が大きくなるように形威したので
、第１の拡散層２と第２の拡散層３とが基体６の同じ領
域に重なって形威されることとなり、装置、即ちチップ
のサイズを小さくでき、装置を安価なものにすることが
できる。また条件によっては、トランジスタ部１を形成
するのと同時にコンデンサ、抵抗を形成することができ
るので、プロセスが簡単になる。
なお、上記実施例では、トランジスタ部１をＮＰＮ形と
したが、これは前述のようにＰＮＰ形であってもよく、
この場合第１．第２の拡散層２゜３の導電形をＮ形にす
るだけで上記実施例と同様の効果を得ることができる。
したが、これは前述のようにＰＮＰ形であってもよく、
この場合第１．第２の拡散層２゜３の導電形をＮ形にす
るだけで上記実施例と同様の効果を得ることができる。
以上のように、この発明によれば、半導体基体の、トラ
ンジスタ部を形威した領域の近傍に、該トランジスタ部
のベース領域と同し導電形を有し、不純物濃度の高い拡
散層を形威し、さらに該拡散層の形成領域内に該拡散層
と同じ導電形の、比抵抗の高い拡散層を形威し、半導体
基体表面に配設された金属メタライズによって上記高抵
抗の拡散層とトランジスタ装置のヘース領域とを接続し
たので、負帰還回路を構成する容量及び抵抗をより集中
素子に近づけ合わせて、省スペース化を図ることができ
、これにより負帰還回路を内蔵した高精度の半導体装置
を安価に提供することができる効果がある。
ンジスタ部を形威した領域の近傍に、該トランジスタ部
のベース領域と同し導電形を有し、不純物濃度の高い拡
散層を形威し、さらに該拡散層の形成領域内に該拡散層
と同じ導電形の、比抵抗の高い拡散層を形威し、半導体
基体表面に配設された金属メタライズによって上記高抵
抗の拡散層とトランジスタ装置のヘース領域とを接続し
たので、負帰還回路を構成する容量及び抵抗をより集中
素子に近づけ合わせて、省スペース化を図ることができ
、これにより負帰還回路を内蔵した高精度の半導体装置
を安価に提供することができる効果がある。
第１図は本発明の一実施例による半導体装置を示す断面
図、第２図は従来の半導体装置を示す断面図、第３図は
本発明並びに従来の装置の等価回路図である。 図において、１はトランジスタ部、２は第１の拡散層、
３は第２の拡散層、４は金属メタライズ、６は半導体基
体である。 なお図中同一符号は同−又は相当部分を示す。
図、第２図は従来の半導体装置を示す断面図、第３図は
本発明並びに従来の装置の等価回路図である。 図において、１はトランジスタ部、２は第１の拡散層、
３は第２の拡散層、４は金属メタライズ、６は半導体基
体である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）第１導電形の半導体基体表面にトランジスタ部及
び容量素子と抵抗素子とからなる負帰還回路部を有する
半導体装置において、 上記半導体基体のトランジスタ部近傍に第２導電形の高
濃度の第１の拡散層を形成して上記半導体基体とともに
容量素子を形成し、 該第１の拡散層内に第２導電形の高比抵抗の第２の拡散
層を形成して上記抵抗素子を構成し、該第２の拡散層と
上記トランジスタ部の第２導電形ベース領域とを配線に
より接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34276889A JPH03201557A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34276889A JPH03201557A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201557A true JPH03201557A (ja) | 1991-09-03 |
Family
ID=18356348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34276889A Pending JPH03201557A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201557A (ja) |
-
1989
- 1989-12-28 JP JP34276889A patent/JPH03201557A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124824B2 (ja) | ||
| KR970024165A (ko) | 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method) | |
| US3584266A (en) | Depletion layer capacitor in particular for monolithic integrated circuits | |
| JPH03201557A (ja) | 半導体装置 | |
| US3914622A (en) | Latch circuit with noise suppression | |
| US5237195A (en) | Semiconductor integrated circuit arrangement for preventing latch up | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JP3373267B2 (ja) | Ｌｃ素子及び半導体装置 | |
| JPH0244805A (ja) | 集積電流ミラー回路 | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| US4042948A (en) | Integrated circuit isolation with mesas and/or insulating substrate | |
| JPH01194452A (ja) | 集積回路装置 | |
| KR920000633B1 (ko) | Pnp 트랜지스터의 제조방법 | |
| JPS6328500B2 (ja) | ||
| JP2587424B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02240958A (ja) | 半導体集積回路装置 | |
| JP2932076B2 (ja) | 半導体装置の製造方法 | |
| JPH0525234Y2 (ja) | ||
| JPH025465A (ja) | 半導体装置 | |
| JPS6118344B2 (ja) | ||
| JPH1084081A (ja) | 半導体装置及びその製造方法 | |
| JP2583000B2 (ja) | 半導体装置 | |
| JP3461886B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JPS634715B2 (ja) | ||
| JPS5935470A (ja) | 半導体装置 |