JPH0320346B2

JPH0320346B2 -

Info

Publication number: JPH0320346B2
Application number: JP56171364A
Authority: JP
Inventors: Masaji Arai; Nobuyoshi Taguchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-10-28
Filing date: 1981-10-28
Publication date: 1991-03-19
Also published as: JPS5872481A

Description

[Detailed description of the invention]

本発明は、感熱記録用サーマルヘツドに使用す
る半導体装置に関する。感熱記録方式は、メインテナンス・フリーのハ
ード・コピーを得る方式として、各種端末装置に
利用されているが、用途を更に拡大するために記
録速度を高速化することが望まれている。この目的のために、多数の発熱体を一列に並べ
た、フアクシミリ装置用等のライン・タイプのサ
ーマルヘツドにおいては、発熱体駆動用半導体装
置として、画信号を転送・一時記憶するためのシ
フト・レジスタ回路とラツチ回路、ラツチ回路に
一時記憶された画信号を発熱体駆動回路に出力す
るゲート回路から成る半導体装置を発熱体と一体
化する方式、いわゆるシフト・レジスタ方式のサ
ーマルヘツドが開発されている。本発明は、このゲート回路を改良した半導体装
置に関する。第１図に、シフト・レジスタ方式サーマルヘツ
ドを構成するための最も標準的な半導体装置の回
路構成図を示す。第１図において、半導体装置１００はシフト・
レジスタ回路１、１個の半導体装置で駆動し得る
発熱体と同数のラツチ回路２ａから成るラツチ回
路２、ゲート回路３、発熱体駆動回路（トランジ
スタとして図示）４から成る。半導体装置１００の端子は、発熱体の一端に接
続される複数個の出力端子（通常８、16、32又は
64個）５、発熱体駆動電源の一端に接続される接
地端子６、画信号入力端子７、画信号出力端子
８、画信号転送用クロツク端子９、シフト・レジ
スタ回路１に転送された画信号をラツチ回路２の
各ラツチ回路２ａに一時記憶させるためのラツチ
端子１０、ラツチされた画信号を発熱体駆動回路
（トランジスタ）４に出力するためのゲート端子
１１、があり、各回路の電源系端子が必要である
が、これは簡単であるので省略する。第２図に、第１図の半導体装置を用いて構成し
たサーマルヘツドの回路構成を示す。第２図において１０００ないし１１２７は128
個の発熱体で、この各発熱体は４個の半導体装置
１００により全発熱体を２回に分割して駆動でき
るように回路接続されている。ヘツドとしての端子は、下記のようになつてい
る。発熱体駆動電源端子１２Ｈ、発熱体駆動電源接
地端子６Ｈ、画信号入力端子７Ｈ、画信号出力端
子８Ｈ、画信号転送用クロツク端子９Ｈ、ラツチ
端子１０Ｈ、ゲート端子１１Ｈ−１，１１Ｈ−
２。第１図の半導体装置１００の各端子機能に対応
した番号と、その後に、ヘツドとしての端子であ
ることを示すＨを付けて示してある。第２図において、端子７Ｈに入力される画信号
は、端子９Ｈにクロツク信号が入る度に、シフ
ト・レジスタ１の中で順次転送され、全発熱体
（１ライン分）の画信号の転送後、端子１０Ｈに
与えられるラツチ信号により、発熱体数と同数の
ラツチ回路２ａにラツチされる。端子１２Ｈと６Ｈの間には、発熱体駆動用電源
１３が接続されているから、次に端子１１Ｈ−１
と１１Ｈ−２に順次ゲート信号を与えると、始め
に１０００ないし１０６３の次に１０６４ないし
１１２７の発熱体が、ラツチ回路２ａの画信号内
容に従つて加熱される。一方、この２回の加熱期間の間に、端子７Ｈ，
９Ｈには、次の記録のために、シフト・レジスタ
１内で画信号を転送するための信号が与えられ
る。以上の説明から判るように、シフト・レジスタ
方式の半導体装置を発熱体と一体化して形成した
サーマルヘツドは、サーマルヘツドに要求される
各種記録方法（分割記録、２度書き記録、階調記
録等）に対する適応性に富み、且つ、必要ならば
全発熱体を一度に加熱することができるので、感
熱記録の高速化にも適している。しかし、高速感熱記録にいては、（）ヘツド
温度の上昇および（）各発熱体の冷却速度が必
ずしも充分速くないことのために実際には、この
２点を考慮してサーマルヘツドを使用しなければ
ならないことは周知の通りである。後者の発熱体の冷却速度を考慮する発熱体の加
熱方式は、一般に、発熱体の熱リレキ補償方式と
も呼ばれる。この方式は、第３図ａ，ｂに示すようにＴを熱
リレキ補償をしない時に必要な発熱体の加熱パル
ス幅とすると、同一の発熱体を連続して加熱する
場合、後の方（Ｎ＋１ライン目）の加熱パルス幅
の後縁又は前縁のいづれかをT₁期間だけ加熱し
ないようにする方式である。この方式による発熱体の加熱を第２図の回路構
成で実施するには、各発熱体の１ドツト発色のた
めに複数個の画信号を端子７Ｈより入力する記録
方式、即ち、サーマルヘツド内においては階調記
録と同じ動作となる記録方式を用いれば良い。しかし、熱リレキ補償を、各発熱体の前１ライ
ンの加熱経歴だけに対して行なう場合には、第４
図に示すように、各発熱体当り２個のラツチ回路
を設けた半導体装置を利用することが考えられ
る。第４図の半導体装置２００は、第１図の半導体
装置と比べると、ラツチ回路２−１，２−２が２
組設けられていること、およびこのためにゲート
回路１４が複雑になつていることが相違点であ
る。即ち、第１図のゲート回路は１個のAND回
路３ａで構成できるのに対して、第４図のゲート
回路は、各１個のAND回路１４ａとNAND回路
１４ｂで構成されている。従つて、第４図の半導
体装置２００の端子はラツチ端子１０−１，１０
−２、ゲート端子４１−１，４１−２が各々２個
になる。第４図の半導体装置２００を実装したサーマル
ヘツドによる前１ラインの発熱体の加熱経歴を考
慮した熱リレキ補償は、次の如き手段により行な
われる。今、第３図ａ又はｂに示すように、発熱体のＮ
ライン目の加熱が終つたとし、この段階でラツチ
回路２−１にはＮライン目の、シフト・レジスタ
１の中には（Ｎ＋１）ライン目の画信号があると
する。端子１０−２のラツチ信号により、ラツチ回路
２−２にラツチ回路２−１内にＮライン目画信号
をラツチし、次に端子１０−１のラツチ信号によ
り、シフト・レジスタ内の（Ｎ＋１）ライン目の
画信号をラツチ回路２−１にラツチする。この状態で端子１４−１，１４−２の両方にゲ
ート信号を入力すると、ゲート回路１４の出力
（発熱体駆動用トランジスタへの入力信号）は第
１表のようになる。 The present invention relates to a semiconductor device used in a thermal head for heat-sensitive recording. The thermal recording method is used in various terminal devices as a method for obtaining maintenance-free hard copies, but it is desired to increase the recording speed in order to further expand its applications. For this purpose, line-type thermal heads, such as those used in facsimile machines, in which a large number of heating elements are arranged in a line, are used as semiconductor devices for driving the heating elements, and are used as a shift/switch for transferring and temporarily storing image signals. A so-called shift register type thermal head was developed in which a semiconductor device consisting of a register circuit, a latch circuit, and a gate circuit that outputs the image signal temporarily stored in the latch circuit to the heating element drive circuit is integrated with the heating element. There is. The present invention relates to a semiconductor device having an improved gate circuit. FIG. 1 shows a circuit configuration diagram of the most standard semiconductor device for constructing a shift register type thermal head. In FIG. 1, a semiconductor device 100 has a shift
It consists of a register circuit 1, a latch circuit 2 consisting of the same number of latch circuits 2a as heating elements that can be driven by one semiconductor device, a gate circuit 3, and a heating element drive circuit (shown as a transistor) 4. The terminals of the semiconductor device 100 include a plurality of output terminals (usually 8, 16, 32, or
64 pieces) 5. Ground terminal 6 connected to one end of the heating element drive power supply, image signal input terminal 7, image signal output terminal 8, image signal transfer clock terminal 9, image signal transferred to shift register circuit 1. There are a latch terminal 10 for temporarily storing the image signal in each latch circuit 2a of the latch circuit 2, a gate terminal 11 for outputting the latched image signal to the heating element drive circuit (transistor) 4, and a power supply system for each circuit. A terminal is required, but this is omitted as it is simple. FIG. 2 shows a circuit configuration of a thermal head constructed using the semiconductor device of FIG. 1. In Figure 2, 1000 to 1127 is 128
Each heating element is circuit-connected so that the entire heating element can be driven twice by four semiconductor devices 100. The head terminals are as shown below. Heating element drive power supply terminal 12H, heating element drive power supply ground terminal 6H, image signal input terminal 7H, image signal output terminal 8H, image signal transfer clock terminal 9H, latch terminal 10H, gate terminals 11H-1, 11H-
2. A number corresponding to each terminal function of the semiconductor device 100 in FIG. 1 is shown followed by an H indicating that the terminal is a head. In Fig. 2, the image signal input to terminal 7H is sequentially transferred in shift register 1 every time a clock signal is input to terminal 9H, and after the image signals of all heating elements (one line) are transferred, , the latch signal applied to the terminal 10H latches into the same number of latch circuits 2a as the number of heating elements. Since the power source 13 for driving the heating element is connected between the terminals 12H and 6H, the terminal 11H-1 is connected next.
and 11H-2, the heating elements 1000 to 1063 and then 1064 to 1127 are heated in accordance with the image signal content of the latch circuit 2a. On the other hand, during these two heating periods, terminal 7H,
9H is given a signal for transferring the image signal within the shift register 1 for the next recording. As can be seen from the above explanation, a thermal head formed by integrating a shift register type semiconductor device with a heating element can be used for various recording methods required for a thermal head (divided recording, double writing recording, gradation recording, etc.). ), and all heating elements can be heated at once if necessary, making it suitable for speeding up thermal recording. However, in high-speed thermal recording, () the temperature of the head increases and () the cooling rate of each heating element is not necessarily fast enough, so in reality, these two points must be taken into consideration when using a thermal head. It is well known that this is not the case. The latter heating element heating method that takes into consideration the cooling rate of the heating element is generally also called a heating element thermal rebound compensation method. In this method, as shown in Figure 3a and b, if T is the heating pulse width of the heating element required when thermal relief compensation is not performed, then when heating the same heating element successively, the latter (N+1 This is a method in which either the trailing edge or the leading edge of the heating pulse width (line ₁ ) is not heated for a period of T1. In order to heat the heating elements by this method with the circuit configuration shown in Fig. 2, a recording method is used in which a plurality of image signals are inputted from the terminal 7H in order to develop one dot of each heating element, that is, in the thermal head. It is sufficient to use a recording method that operates in the same way as gradation recording. However, when performing thermal relief compensation only on the heating history of the first line in front of each heating element, the fourth
As shown in the figure, it is conceivable to use a semiconductor device with two latch circuits for each heating element. The semiconductor device 200 in FIG. 4 has two latch circuits 2-1 and 2-2 compared to the semiconductor device in FIG.
The difference is that the gate circuit 14 is provided in pairs and that the gate circuit 14 is therefore more complex. That is, while the gate circuit shown in FIG. 1 can be composed of one AND circuit 3a, the gate circuit shown in FIG. 4 is composed of one AND circuit 14a and one NAND circuit 14b. Therefore, the terminals of the semiconductor device 200 in FIG. 4 are the latch terminals 10-1, 10-1.
-2, there are two gate terminals 41-1 and 41-2 each. Thermal rebound compensation, which takes into account the heating history of the heating element in the previous line by the thermal head mounted with the semiconductor device 200 shown in FIG. 4, is performed by the following means. Now, as shown in Figure 3 a or b, the N of the heating element is
Assume that the heating of the line is finished, and at this stage, the latch circuit 2-1 has an image signal of the Nth line, and the shift register 1 has an image signal of the (N+1)th line. The latch signal at the terminal 10-2 causes the latch circuit 2-2 to latch the Nth line image signal in the latch circuit 2-1, and then the latch signal at the terminal 10-1 causes the latch circuit 2-2 to latch the (N+1) image signal in the shift register. The image signal of the line is latched in the latch circuit 2-1. When a gate signal is input to both terminals 14-1 and 14-2 in this state, the output of the gate circuit 14 (input signal to the heating element driving transistor) becomes as shown in Table 1.

【表】一方、端子４１−１のみにゲート信号が与えら
れている場合のゲート回路１４の出力は第２表の
ようになる。[Table] On the other hand, the output of the gate circuit 14 when the gate signal is applied only to the terminal 41-1 is as shown in Table 2.

【表】端子４１−１，４１−２に共にゲート信号が与
えられない時は、ゲート回路１４の出力は常に零
である。従つて、上記の手順により、第３図ａ又はｂの
いづれの方式でも前ライン（Ｎライン目）の加熱
経歴を考慮した熱リレキ補償（Ｎ＋１ライン目の
加熱）を行なうことができる。尚、この（Ｎ＋１）ライン目加熱期間内に次ラ
イン（Ｎ＋２ライン目）の画信号はシフト・レジ
スタ内で転送され、また熱リレキ補償が必要ない
場合は第２表により通常の記録が行なわれる。以上の説明から判るように、半導体装置内に、
熱リレキ補償のためのラツチ回路があれば、熱リ
レキ補償が容易になる。しかし、第１図と、第４図の比較から判るよう
に前２ライン、或いは前３ラインの熱リレキ補償
をするための半導体装置を構成するのは、現実的
ではない。即ち、半導体装置に前１ラインの熱リレキ補償
をするための回路を構成する場合、第４図のよう
な回路構成にするのが良いことも周知である。しかし、第４図の半導体装置を更に簡略化した
方式の半導体装置があれば、多数の半導体装置を
使用する感熱記録用サーマルヘツドの製造コスト
低減に効果があることは言うまでもない。本発明は、このような観点から発明されたもの
で、第１図のゲート回路の構成を少し変更するだ
けで、第４図の半導体装置とほぼ同等の機能を有
する半導体装置を提供することを目的とする。本発明による半導体装置は、第３図ｂの方式に
より、熱リレキ補償を行なう。本発明による半導体装置は、前１ラインの加熱
経歴を考慮した熱リレキ補償を、次の如き手順に
より行なうことができるように構成される。今、第１図の半導体装置において、第３図ｂの
Ｎライン目の加熱が終つたものとする。この時、第１図のラツチ回路２にはＮライン目
画信号がシフト・レジスタ回路１には（Ｎ＋１）
ライン目画信号がある。従つて、次にシフト・レジスタ内容をラツチ回
路２にラツチして（Ｎ＋１）ライン目の記録を行
なう前に、シフト・レジスタ回路１の画信号
（（Ｎ＋１）ライン目）をラツチ回路２のＮライン
目画信号と比較して、第２表のようなゲート出力
を出力するようなゲート機能を付加すれば、第３
図ｂの前１ラインの加熱経歴を考慮した熱リレキ
補償を行なうことができる。即ち、本発明の半導体装置は、第１図の半導体
装置のゲート回路を、 (1) ラツチ回路に記憶された画信号を出力する機
能を保持しつつ (2) シフト・レジスタ回路の画信号を、ラツチ回
路の画信号と比較参照して出力する機能を付加して、前１ラインの熱リレキ補償する機能
を有するように改良したことを特徴とする。以下、本発明を実施例に基づき説明する。第５図は、本発明による半導体装置３００の実
施例を示す。第５図において、１５は本発明によるゲート回
路、１６はヘツドとしてのゲート端子にゲート信
号を与えた時に、ゲート信号が供給される半導体
装置を選択するための半導体装置選択回路、１７
はヘツドとしての画信号入力端子に、各半導体装
置の画信号入力端子を共通接続する画信号転送方
式を用いる場合に、画信号が入力される半導体装
置を選択するための半導体装置選択回路であり、
他は第１図の半導体装置１００と同じである。半導体装置選択回路１６，１７は各１ビツトの
シフト・レジスタ１６ａ，１７ａと２個又は１個
のAND回路１６ａ，１７ｂにより構成されてい
る。半導体装置３００としての端子は第１図と同一
機能の５，６，７，８，９および１０の各端子の
外にゲート端子１６−１，１６−２、ゲート信号
を入力する半導体装置選択信号の入力および出力
端子１６−３，１６−４、半導体装置選択（ゲー
ト信号用）信号を転送するためのクロツク信号端
子１６−５、画信号を入力する半導体装置を選択
するための信号の入力および出力端子１７−１，
１７−２、半導体装置選択（画信号用）信号を転
送するためのクロツク端子１７−３がある。一方、ゲート回路１５は２個のAND回路１５
ａ，１５ｂと１個のOR回路１５ｃで構成されて
いる。 AND回路１５ａはラツチ回路２ａの画信号Ｑ
と端子１６−１のゲート信号により、またAND
回路１５ｂはラツチ回路２ａの反転画信号、シ
フト・レジスタ回路１の画信号および端子１６−
２のゲート信号により駆動され、この２つの
AND回路の出力はOR回路１５ｃを通していづれ
か一方の出力が駆動回路（トランジスタ）４に出
力される。このゲート回路構成により、第４図の半導体装
置と同様に、第３図ｂに示すような前１ラインの
熱リレキ補償が可能となる。即ち、第５図において、この半導体装置３００
のゲート信号選択回路１６がONの状態、即ち、
ゲート信号が端子１６−１、又は１６−２に与え
られると、この信号は直ちにNAND回路１５ａ
または１５ｂの入力になるような状態にあること
とする。この状態において、今発熱体のＮライン目の加
熱が終り、次の（Ｎ＋１）ライン目の発熱体の加
熱を行なう場合を考える。ラツチ回路２ａにはＮライン目画信号が、シフト・レジスタ回路には（Ｎ＋１）ライン目
の画信号が入つているから、端子１６−２だけにゲート信
号をT₁期間与えると、OR回路１５ｃの出力信号
により第１表に従つて発熱体の加熱が行なわれ
る。次に、端子１０にラツチ信号を与えて、シフ
ト・レジスタ回路の（Ｎ＋１）ライン目画信号を
ラツチ回路２ａに移した後に、端子１６−１のみ
にゲート信号を与えると、OR回路１５ｃの出力
は第１表に従つて発熱体を加熱する。端子１６−１，１６−２に共にゲート信号を与
えない時は、発熱体は加熱されないから、端子１
６−１，１６−２の両方にゲート信号を与えない
ようにすれば、第３図ｂの前１ラインの熱リレキ
補償を上記の手順で実施することができる。勿論、この熱リレキ補償を行なわない場合には
端子１６−１だけに発熱体の加熱に必要時間のゲ
ート信号を与えれば良い。上記の手順において、シフト・レジスタ回路１
内の（Ｎ＋２）ライン目記録のための画信号の転
送は端子１０のラツチ信号により、シフト・レジ
スタ回路の（Ｎ＋１）ライン目画信号をラツチ回
路２に移してから行なわねばならない。即ち、端
子１６−２にゲート信号を与えている期間のシフ
ト・レジスタ内画信号の転送は禁止される。従つて、半導体装置３００により熱リレキ補償
を行なう場合、各半導体装置の画信号入出力端子
を、第２図のように接続するのは好ましくない。この問題を解決するには、半導体装置３００を
第６図の如く接続して、サーマルヘツドを構成す
れば良い。第６図は第５図の４個の半導体装置を用いて、
128ケの発熱体を駆動するサーマルヘツドの回路
接続例であり、図を見易くするために、半導体装
置３００の内部回路を部分的に省略して、図示し
ている。第６図においてヘツドとしての各端子に記号Ｈ
を付けているが、これらの各端子の機能は、第５
図の対応番号の機能と同様である。また、これらのヘツドとしての各端子に対する
各半導体装置の各端子の接続は、半導体装置選択
用信号入出力端子１６−３，１６−４および１７
−１と１７−２が各々直列接続される以外は、並
列接続される。また第６図においてヘツドとしての画信号入力
端子は、２個準備しているが、これは、各半導体
装置の画信号入力端子をヘツドとしての画信号入
力端子に接続していることと協同して、ヘツド内
の画信号転送を速くする効果を持つ。即ち、第６図において画信号は端子７−１Ｈ，
７−２Ｈを用いて、入力するが、この２つの端子
に並列に接続されたどの半導体装置に画信号を入
力するかは、端子１７−１Ｈに入力された半導体
装置選択用信号と端子１７−３Ｈに入力されるク
ロツク信号とで予じめ転送されている１ビツトの
シフト・レジスタ回路の内容で指定される。即ち、ヘツドとしての画信号入力端子（例えば
７−１Ｈ）に並列に接続されている半導体装置の
どれか１つだけのシフト・レジスタ回路１７ａが
１になつていれば画信号はその半導体装置に入力
される。以上の説明から、第６図は第２図に比べると４
倍（２分割記録の場合）の画信号転送ができるこ
とが判る。一方、ゲート信号が入力される半導体装置を指
定するためのヘツドとしての端子１６−３Ｈ，１
６−５Ｈの使用方法も端子１７−１Ｈと１７−３
Ｈの使用方法と同じなので説明は省略する。また、熱リレキ補償を行なわない場合に半導体
装置３００の画信号入出力端子７，８を第２図の
ように接続して使用するには、１ビツトのシフ
ト・レジスタ回路が常に１になつていれば良い。以上説明したように本発明によれば、第１図の
最も基本的な半導体装置のゲート回路を少し改良
するだけで、前１ラインの熱リレキ補償を行なう
ことができる。この結果、半導体装置の製造コストは、従来の
場合と殆んど変らず、また、多数の半導体装置を
実装するサーマルヘツドのコスト低減に効果があ
る。また、半導体装置内の素子数の低減は、半導
体装置内で消費される電力の低減に役立つ。このように、本発明は感熱記録方式の利用面を
拡大して行く上で、大きな価値を有するものであ
る。[Table] When no gate signal is applied to both terminals 41-1 and 41-2, the output of the gate circuit 14 is always zero. Therefore, according to the above procedure, thermal rebound compensation (heating of the N+1th line) can be performed in consideration of the heating history of the previous line (Nth line) in either method shown in FIG. 3a or b. Note that during this (N+1)th line heating period, the image signal of the next line (N+2th line) is transferred within the shift register, and if thermal relief compensation is not required, normal recording is performed according to Table 2. . As can be seen from the above explanation, inside the semiconductor device,
If there is a latch circuit for thermal shock compensation, thermal shock compensation becomes easy. However, as can be seen from a comparison between FIG. 1 and FIG. 4, it is not practical to configure a semiconductor device to compensate for thermal fluctuations of the first two lines or the first three lines. That is, it is well known that when configuring a circuit for compensating for thermal fluctuation of the first line in a semiconductor device, it is preferable to use a circuit configuration as shown in FIG. However, it goes without saying that if there is a semiconductor device of a more simplified type than the semiconductor device of FIG. 4, it will be effective in reducing the manufacturing cost of a thermal head for heat-sensitive recording that uses a large number of semiconductor devices. The present invention was invented from this point of view, and it is an object of the present invention to provide a semiconductor device having almost the same functions as the semiconductor device shown in FIG. 4 by only slightly changing the configuration of the gate circuit shown in FIG. purpose. The semiconductor device according to the present invention performs thermal rebound compensation by the method shown in FIG. 3b. The semiconductor device according to the present invention is configured so that thermal rebound compensation can be performed in consideration of the heating history of the previous line by the following procedure. It is now assumed that in the semiconductor device shown in FIG. 1, heating of the Nth line shown in FIG. 3b has been completed. At this time, the latch circuit 2 in FIG. 1 receives the Nth line image signal, and the shift register circuit 1 receives (N+1).
There is a line drawing signal. Therefore, before latching the contents of the shift register to the latch circuit 2 and recording the (N+1)th line, the image signal ((N+1)th line) of the shift register circuit 1 is transferred to the N of the latch circuit 2. If you add a gate function that outputs the gate output as shown in Table 2 in comparison with the line image signal, the third
Thermal leakage compensation can be performed in consideration of the heating history of the first line in FIG. b. That is, the semiconductor device of the present invention replaces the gate circuit of the semiconductor device of FIG. 1 with (1) retaining the function of outputting the image signal stored in the latch circuit, and (2) outputting the image signal of the shift register circuit. The present invention is characterized in that it has been improved to have a function of comparing and referencing the image signal of the latch circuit and outputting it, thereby compensating for the thermal fluctuation of the previous line. Hereinafter, the present invention will be explained based on examples. FIG. 5 shows an embodiment of a semiconductor device 300 according to the present invention. In FIG. 5, 15 is a gate circuit according to the present invention; 16 is a semiconductor device selection circuit for selecting a semiconductor device to which a gate signal is supplied when a gate signal is applied to a gate terminal as a head; 17;
is a semiconductor device selection circuit for selecting a semiconductor device to which an image signal is input when using an image signal transfer method in which the image signal input terminals of each semiconductor device are commonly connected to the image signal input terminal as a head. ,
The rest is the same as the semiconductor device 100 in FIG. The semiconductor device selection circuits 16 and 17 each include a 1-bit shift register 16a and 17a and two or one AND circuit 16a and 17b. Terminals for the semiconductor device 300 include gate terminals 16-1, 16-2, and semiconductor device selection signals for inputting gate signals in addition to terminals 5, 6, 7, 8, 9, and 10 having the same functions as those in FIG. input and output terminals 16-3 and 16-4, a clock signal terminal 16-5 for transmitting a semiconductor device selection (gate signal) signal, and an input and output terminal for a signal for selecting a semiconductor device to which an image signal is input. Output terminal 17-1,
17-2, and a clock terminal 17-3 for transferring a semiconductor device selection (image signal) signal. On the other hand, the gate circuit 15 is composed of two AND circuits 15.
15b and one OR circuit 15c. The AND circuit 15a is the image signal Q of the latch circuit 2a.
and the gate signal of terminal 16-1, AND
The circuit 15b receives the inverted image signal of the latch circuit 2a, the image signal of the shift register circuit 1, and the terminal 16-.
It is driven by the gate signal of 2, and these two
One of the outputs of the AND circuit is outputted to the drive circuit (transistor) 4 through the OR circuit 15c. This gate circuit configuration makes it possible to compensate for the thermal fluctuation of the previous line as shown in FIG. 3b, similar to the semiconductor device shown in FIG. That is, in FIG. 5, this semiconductor device 300
The gate signal selection circuit 16 of is in the ON state, that is,
When the gate signal is applied to the terminal 16-1 or 16-2, this signal is immediately applied to the NAND circuit 15a.
15b. In this state, consider the case where heating of the Nth line of heating elements has now been completed and the heating of the next (N+1)th line of heating elements is to be performed. Since the latch circuit 2a contains the Nth line image signal and the shift register circuit contains the (N+1)th line image signal, if the gate signal is applied only to the terminal 16-2 for a period of _T1 , the OR circuit 15c The output signal causes heating of the heating element according to Table 1. Next, after applying a latch signal to the terminal 10 and transferring the (N+1)th line image signal of the shift register circuit to the latch circuit 2a, if a gate signal is applied only to the terminal 16-1, the output of the OR circuit 15c is heat the heating element according to Table 1. When no gate signal is applied to both terminals 16-1 and 16-2, the heating element is not heated, so terminal 1
If gate signals are not applied to both 6-1 and 16-2, the thermal shock compensation for the first line in FIG. 3b can be performed using the above procedure. Of course, if this thermal fluctuation compensation is not performed, it is sufficient to apply a gate signal for the time required to heat the heating element only to the terminal 16-1. In the above procedure, shift register circuit 1
The image signal for recording the (N+2)th line must be transferred after the (N+1)th line image signal from the shift register circuit is transferred to the latch circuit 2 by the latch signal at the terminal 10. That is, transfer of the image signal within the shift register is prohibited during the period when the gate signal is applied to the terminal 16-2. Therefore, when performing thermal shock compensation using the semiconductor device 300, it is not preferable to connect the image signal input/output terminals of each semiconductor device as shown in FIG. To solve this problem, the semiconductor devices 300 may be connected as shown in FIG. 6 to form a thermal head. FIG. 6 shows using the four semiconductor devices shown in FIG.
This is an example of the circuit connection of a thermal head that drives 128 heat generating elements, and the internal circuit of the semiconductor device 300 is partially omitted for clarity. In Figure 6, each terminal as a head is marked with a symbol H.
is attached, but the function of each of these terminals is
The functions are the same as those of the corresponding numbers in the figure. Further, the connection of each terminal of each semiconductor device to each terminal as these heads is through semiconductor device selection signal input/output terminals 16-3, 16-4 and 17.
-1 and 17-2 are connected in parallel except that they are connected in series. In addition, in Fig. 6, two image signal input terminals are prepared as the head, but this is because the image signal input terminal of each semiconductor device is connected to the image signal input terminal as the head. This has the effect of speeding up image signal transfer within the head. That is, in FIG. 6, the image signal is sent to the terminals 7-1H,
7-2H is used to input the image signal, but which semiconductor device connected in parallel to these two terminals the image signal is input to is determined by the semiconductor device selection signal input to the terminal 17-1H and the terminal 17- It is specified by the contents of the 1-bit shift register circuit, which has been transferred in advance with the clock signal input to 3H. That is, if the shift register circuit 17a of only one of the semiconductor devices connected in parallel to the image signal input terminal (for example, 7-1H) serving as a head is set to 1, the image signal is transmitted to that semiconductor device. is input. From the above explanation, Fig. 6 is 4% compared to Fig. 2.
It can be seen that twice as many image signals (in the case of two-part recording) can be transferred. On the other hand, terminals 16-3H and 1 serve as heads for specifying semiconductor devices to which gate signals are input.
How to use 6-5H is also using terminals 17-1H and 17-3.
Since this is the same as the usage of H, the explanation will be omitted. In addition, in order to use the image signal input/output terminals 7 and 8 of the semiconductor device 300 connected as shown in FIG. 2 when thermal fluctuation compensation is not performed, the 1-bit shift register circuit must always be set to 1. That's fine. As explained above, according to the present invention, thermal fluctuation compensation for the first line can be performed by only slightly improving the gate circuit of the most basic semiconductor device shown in FIG. As a result, the manufacturing cost of the semiconductor device is almost the same as in the conventional case, and it is also effective in reducing the cost of a thermal head that mounts a large number of semiconductor devices. Furthermore, reducing the number of elements within a semiconductor device helps reduce power consumed within the semiconductor device. As described above, the present invention has great value in expanding the use of thermal recording methods.

[Brief explanation of drawings]

第１図は従来の半導体装置の回路構成例を示す
図、第２図は、第１図の半導体装置を実装したサ
ーマルヘツドの回路接続図、第３図は、前１ライ
ンの熱リレキ補償方式を説明するために、同一発
熱体に２回連続して加熱する場合の加熱パルスの
与え方を示す図、第４図は、従来の他の半導体装
置の回路構成例を示す図、第５図、第６図は、本
発明による半導体装置の回路構成例およびこの半
導体装置を実装したサーマルヘツドの回路接続例
を示す図である。１０００〜１１２７……発熱体、１００，２０
０，３００……半導体装置、１……シフト・レジ
スタ回路、２，２−１，２−２……１つの半導体
装置で駆動し得る発熱体と同数の１ビツトのラツ
チ回路２ａから成るラツチ回路、３，１４，１５
……ゲート回路、１６……ゲート信号を入力する
半導体装置選択回路、１６ａ……１ビツト・シフ
ト・レジスタ、１７……画信号を入力する半導体
装置選択回路、１７ａ……１ビツト・シフト・レ
ジスタ、７，８……画信号入出力端子、９……画
信号転送用クロツク端子、１０……ラツチ端子、
５……発熱体接続端子、６……発熱体駆動電源接
地端子に接続する端子、１１，１１−１，１１−
２，１６−１，１６−２……ゲート端子、１６−
３，４……ゲート信号を入力する半導体装置を選
択する信号の入力および出力端子、１６−５……
同上信号転送用クロツク端子、１７−１，２……
画信号を入力する半導体装置を選択する信号の入
力および出力端子、１７−３……同上信号転送用
クロツク端子。 Fig. 1 is a diagram showing an example of the circuit configuration of a conventional semiconductor device, Fig. 2 is a circuit connection diagram of a thermal head mounted with the semiconductor device of Fig. 1, and Fig. 3 is a thermal rebound compensation method for the first line. In order to explain this, FIG. 4 is a diagram showing how to apply a heating pulse when heating the same heating element twice in succession, FIG. 4 is a diagram showing an example of the circuit configuration of another conventional semiconductor device, and FIG. , and FIG. 6 are diagrams showing an example of the circuit configuration of a semiconductor device according to the present invention and an example of circuit connections of a thermal head in which this semiconductor device is mounted. 1000-1127... Heating element, 100,20
0,300... Semiconductor device, 1... Shift register circuit, 2, 2-1, 2-2... Latch circuit consisting of the same number of 1-bit latch circuits 2a as the number of heating elements that can be driven by one semiconductor device. , 3, 14, 15
...Gate circuit, 16...Semiconductor device selection circuit that inputs the gate signal, 16a...1-bit shift register, 17...Semiconductor device selection circuit that inputs the image signal, 17a...1-bit shift register , 7, 8...Picture signal input/output terminal, 9...Picture signal transfer clock terminal, 10...Latch terminal,
5... Heating element connection terminal, 6... Terminal connected to the heating element drive power supply ground terminal, 11, 11-1, 11-
2, 16-1, 16-2... Gate terminal, 16-
3, 4... Signal input and output terminal for selecting a semiconductor device to which a gate signal is input, 16-5...
Same as above signal transfer clock terminal, 17-1, 2...
Input and output terminal for a signal for selecting a semiconductor device to which an image signal is input, 17-3 . . . a clock terminal for transmitting the same signal.

Claims

[Claims] 1. A heating element drive circuit that drives a plurality of heating elements;
a shift register circuit that transfers an image signal corresponding to whether or not the heating element is heated; a latch circuit that temporarily stores the image signal of the shift register circuit;
a gate circuit section for outputting an image signal to the heating element drive circuit, the gate circuit section comprising: a first gate circuit outputting the image signal stored in the latch circuit; and the shift register circuit. a second gate circuit that compares the image signal with the content of the image signal of the latch circuit and outputs the image signal, heating for a certain period by the output of the second gate circuit, and after heating for the certain period, Heating is performed for a fixed period of time by the output of the first gate circuit, which is divided into two periods, and the next image signal can be transferred by the shift register circuit during the heating period by the output of the first gate circuit. A semiconductor device for a thermal recording head configured as follows.