JPH03203899A

JPH03203899A - High-speed sampling circuit

Info

Publication number: JPH03203899A
Application number: JP1344232A
Authority: JP
Inventors: Katsuhiko Yamanaka; 山中　勉彦
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-12-29
Filing date: 1989-12-29
Publication date: 1991-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、サンプリング回路の周波数特性の改善に関す
る。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to improving the frequency characteristics of a sampling circuit.

〈従来の技術〉第３図に従来のサンプリング回路の一例を示す。<Conventional technology> FIG. 3 shows an example of a conventional sampling circuit.

図において、入力伝送線路１の特性インピーダンスＺＯ
と同じ値の抵抗ＲＯで終端された入力伝送線路経由で入
力される信号Ｖｉｎが、４個のダイオ−ドからなるダイ
オードブリッジＤＢに加えられる。In the figure, the characteristic impedance ZO of the input transmission line 1
A signal Vin input via an input transmission line terminated with a resistor RO having the same value as , is applied to a diode bridge DB consisting of four diodes.

ダイオードブリッジＤＢの出力は、一方が接地されたコ
ンデンサＣｓに接続されると共に、抵抗Ｒ３を介して増
幅器Ａに入力される。増幅器Ａとしては、ＧａＡｓ−Ｆ
ＥＴのソース・フォロアのように入力容量の小さい増幅
器が使用される。また、抵抗Ｒ３は抵抗ＲＯに比べては
るかに高い抵抗値である。The output of the diode bridge DB is connected to a capacitor Cs, one end of which is grounded, and is input to the amplifier A via a resistor R3. As amplifier A, GaAs-F
An amplifier with small input capacitance is used, such as an ET source follower. Further, the resistance value of the resistor R3 is much higher than that of the resistor RO.

このような構成において、サンプリングしないときは、
パルス電圧源ＰＶ１．ＰＶ２の電圧ｖ１と■２がそれぞ
れ負と正にバイアスされているため、定電流回路ＣＣ１
、ＣＣ２からのバイアス電流１１．Ｉ２が、ダイオード
ブリッジＤＢの電流入力端子に接続されたダイオードＤ
Ｉ　、Ｄｌを経て電源Ｖ１　、Ｖ２に流れ込む。In such a configuration, when not sampling,
Pulse voltage source PV1. Since the voltages v1 and ■2 of PV2 are biased negatively and positively, respectively, the constant current circuit CC1
, the bias current from CC2 11. I2 is a diode D connected to the current input terminal of the diode bridge DB.
It flows into the power supplies V1 and V2 via I and Dl.

サンプリング時には、電源■１と■２にサンプリングパ
ルスを発生させ、それが第４図に示すようにそれぞれ正
と負に極性反転するため、ダイオードＤＩ　、Ｄｌはオ
フとり、ダイオードブリッジＤＢがオンとなる。これに
よりホールドコンデンサＣＳの電圧は入力電圧Ｖｉｎに
追従して変化する（これをトラック動作という）、サン
プリングパルスがなくなり、電流１１　、Ｉ２が再びダ
イオードブリッジＤＢに流れなくなってＤＢがオフ状態
になると、コンデンサＣｓにチャージされた電荷は原理
的にはすべてホールドされるが、ダイオードブリッジＤ
Ｂがオンからオフに移行する過程でＤＢとＤｌがすべて
同時にオンになる時間があるため、オンのとき充電され
た電荷の多くは電源Ｖ１とＶ２の方に流れ込んでしまう
、この現象は、周波数特性を２０ＧＨｚ以上に良くする
目的でコンデンサＣ３を極めて小さな容量にすると、特
にそのようになる。During sampling, sampling pulses are generated in the power supplies ■1 and ■2, and the polarity of these pulses is reversed to positive and negative, respectively, as shown in Figure 4, so the diodes DI and DI are turned off and the diode bridge DB is turned on. . As a result, the voltage of the hold capacitor CS changes to follow the input voltage Vin (this is called a tracking operation). When the sampling pulse disappears and the currents 11 and I2 no longer flow through the diode bridge DB, DB turns off. In principle, all charges charged in the capacitor Cs are held, but the diode bridge D
In the process of turning B from on to off, there is a time when DB and Dl are all on at the same time, so most of the charge charged when they are on flows into the power supplies V1 and V2. This phenomenon is caused by the frequency This is particularly the case when the capacitor C3 is made to have an extremely small capacity in order to improve the characteristics above 20 GHz.

この周波数特性を考察するために、トラック動作時の等
価回路を第５図に示す。抵抗ＲＯ／２は入力側の内部抵
抗で、抵抗ＲａとＲｂの直列抵抗値はダイオードブリッ
ジＤＢのオン抵抗である。In order to consider this frequency characteristic, an equivalent circuit during track operation is shown in FIG. The resistor RO/2 is an internal resistance on the input side, and the series resistance value of the resistors Ra and Rb is the on-resistance of the diode bridge DB.

ＬａとＬｂはダイオードブリッジＤＢ自身および配線に
より生ずるインダクタンスであり、ＬＣはダイオードブ
リッジＤＢとダイオードＤＩ　、　Ｄ２自身および配線
に寄るインダクタンスである。La and Lb are the inductances caused by the diode bridge DB itself and the wiring, and LC is the inductance caused by the diode bridge DB, the diodes DI and D2 themselves, and the wiring.

ここでは、入力信号Ｖｉｎについての考察をしているの
で、Ｖｌとｖ２は接地して考えている。また、第３図の
Ｄ１側とＤ２側は特性が同じであり、配線も同じにして
いる。したがって、入力信号Ｖｉｎによる電位変化はま
ったく同じであり、Ｄ１側とＤ２側の回路を並列接続し
て、第５図のように単純化することができる。Since the input signal Vin is being considered here, Vl and v2 are considered to be grounded. Further, the D1 side and the D2 side in FIG. 3 have the same characteristics and the same wiring. Therefore, the potential change due to the input signal Vin is exactly the same, and the circuits on the D1 side and the D2 side can be connected in parallel to simplify the circuit as shown in FIG.

なお、コンデンサＣＣはダイオードＤ１とＤｌのオフ時
の並列容量である。Note that the capacitor CC is a parallel capacitance of the diodes D1 and Dl when they are off.

〈発明が解決しようとする課題〉さて、周波数特性の改善にはコンデンサＣＳの電圧がい
かに高い周波数までＶｉｎに追従するかが重要な点であ
る。ところが、従来のサンプリング回路では、ＬｃとＣ
Ｃによる共振回路が原理的には共振周波数で０Ωとなる
ためコンデンサＣＳの電圧が０となり、周波数特性が悪
化するという欠点があった。<Problems to be Solved by the Invention> Now, in order to improve the frequency characteristics, it is important to determine how high the voltage of the capacitor CS can follow Vin up to a high frequency. However, in the conventional sampling circuit, Lc and C
Since the resonant circuit using C is in principle 0Ω at the resonant frequency, the voltage of the capacitor CS becomes 0, which has the drawback of deteriorating the frequency characteristics.

また入力信号ＶｉｎをコンデンサＣｓに追従させる径路
において抵抗ＲＯ／２、ＲａおよびＲｂからなる直列抵
抗とコンデンサＣＳとによるコーナー周波数を上げて周
波数特性を改善することが一般的であるが、そのために
はコンデンサＣＳを小さくする（ＲａおよびＲｂは当然
抵抗値を小さくしておく必要がある）、すると、前述の
ようにコンデンサＣｓに充電された電荷がダイオードブ
リッジＤＢがオンからオフに移行する過程で電源Ｖ１　
、Ｖ２に流れ込んでしまい、コンデンサＣｓには充電さ
れたごく一部の電荷しか残らず、サンプリング感度が低
くなってしまうという欠点もあった。In addition, it is common to improve the frequency characteristics by increasing the corner frequency of the series resistor consisting of resistors RO/2, Ra, and Rb and the capacitor CS on the path that makes the input signal Vin follow the capacitor Cs. If the capacitor CS is made small (Ra and Rb naturally need to have small resistance values), then, as mentioned above, the electric charge stored in the capacitor CS will be transferred to the power supply as the diode bridge DB transitions from on to off. V1
, V2, and only a small portion of the charged charge remains in the capacitor Cs, resulting in low sampling sensitivity.

本発明の目的は、このような点に鑑みてなされたもので
、上限周波数を大幅に上げると共にサンプリング感度の
改善された高速サンプリング回路を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to provide a high-speed sampling circuit in which the upper limit frequency is significantly increased and the sampling sensitivity is improved.

く課題を解決するための手段〉このような目的を達成するために、本発明では、２つの
定電流回路（ＣＣ１、ＣＣ２）の間に接続されたダイオ
ードブリッジ（ＤＢ　）と、互いに逆の位相でそれぞれ
正と負のパルス電圧を発生する２つのパルス電圧源（Ｐ
Ｖｌ　、ＰＶ２　）と、　前記室を流口路（ＣＣ１、Ｃ
Ｃ２）とダイオードブリッジ（ＤＢ　’）との各共通接
続点と前記各パルス電圧源（ＰＶＩ　、ＰＶ２　）との
間にそれぞれ挿入されたダイオード（ＤＩ　、　Ｄ２　
）と、抵抗（Ｒｓ　）経由の前記ダイオードブリッジ（
ＤＢ　）の出力を増幅する増幅器（Ａ）と、前記ダイオ
ードブリッジ（ＤＢ　）の出方端と前記抵抗（Ｒｓ　）
との共通接続点とコモンライン間に接続されたコンデン
サ（Ｃｓ　）とを具備し、２つのパルス電圧源（ｐｖｉ　。Means for Solving the Problem> In order to achieve such an object, the present invention provides a diode bridge (DB) connected between two constant current circuits (CC1, CC2) and a diode bridge (DB) connected between two constant current circuits (CC1, CC2), Two pulsed voltage sources (P
Vl, PV2), and the chambers are connected to the flow channels (CC1, C
Diodes (DI, D2) inserted between each common connection point of C2) and the diode bridge (DB') and each of the pulse voltage sources (PVI, PV2), respectively.
) and the diode bridge (
an amplifier (A) that amplifies the output of the diode bridge (DB), an output end of the diode bridge (DB) and the resistor (Rs);
and a capacitor (Cs) connected between the common connection point and the common line, and two pulsed voltage sources (pvi).

ＰＶ２　）にサンプリングパルスを発生させた場合、前
記コンデンサ（Ｃｓ　）の充電電圧がダイオードブリッ
ジ（ＤＢ　）の入力端に入力される入力電圧（Ｖ　ｉｎ
）に追従して変化し、増幅器の出方端より前記入力電圧
（Ｖ　ｉｎ）に追従した電圧信号が得られるように構成
したサンプリング回路において、前記ダイオード（Ｄｌ
　、　Ｄ２　＞に直列にそれぞれ抵抗（Ｒ１、Ｒ２＞を
接続すると共に、前記ダイオードブリッジ（ＤＢ　＞の
出力端とコンデンサ（Ｏｓ　）および抵抗（Ｒ３）の共
通接続点の間にコイル（Ｌｓ）を接続したことを特徴と
する。When a sampling pulse is generated at the capacitor (Cs), the charging voltage of the capacitor (Cs) becomes the input voltage (Vin) input to the input terminal of the diode bridge (DB).
), and the sampling circuit is configured such that a voltage signal that follows the input voltage (Vin) is obtained from the output end of the amplifier.
, D2> are connected in series with resistors (R1, R2>, respectively, and a coil (Ls) is connected between the output terminal of the diode bridge (DB>) and the common connection point of the capacitor (Os) and the resistor (R3). It is characterized by what it did.

く作用〉従来のダイオードブリッジ型のサンプリング回路におい
て、各ダイオード（Ｄ１、Ｄ２　）に直列にそれぞれ抵
抗（Ｒ１、Ｒ２）を接続すると共に、前記ダイオードブ
リッジ（ＤＢ　）の出力端にコイル（Ｌｓ）を付加する
ことにより、周波数特性の向上とサンプリング感度の改
善を図ることができる。Function> In a conventional diode bridge type sampling circuit, a resistor (R1, R2) is connected in series to each diode (D1, D2), and a coil (Ls) is connected to the output end of the diode bridge (DB). By adding this, it is possible to improve frequency characteristics and sampling sensitivity.

〈実施例〉以下図面を参照して本発明の詳細な説明する。<Example> The present invention will be described in detail below with reference to the drawings.

第１図は本発明に係る高速サンプリング回路の一実施例
を示す構成図である０図において、第３図と興なるとこ
ろは、ダイオードブリッジＤＢとコンデンサＣＳとの間
にインダクタンスＬｓを挿入した点と、ダイオードＤＩ
　、Ｄ２はそれぞれ抵抗Ｒ１，Ｒ２を介してダイオード
ブリッジＤＢに接続するようにした点である。なお、こ
の場合、抵抗Ｒ１とＲ２はほぼ同じ抵抗値とする。FIG. 1 is a configuration diagram showing an embodiment of a high-speed sampling circuit according to the present invention. The difference between FIG. 0 and FIG. 3 is that an inductance Ls is inserted between the diode bridge DB and the capacitor CS. and diode DI
, D2 are connected to the diode bridge DB via resistors R1 and R2, respectively. Note that in this case, the resistors R1 and R2 have approximately the same resistance value.

このような構成のサンプリング回路のトラック動作時の
等価回路は第２図のようになる。必要な周波数帯の上限
あたりでコイルＬｂとＬｓの直列インダクタンスとコン
デンサＣｓとが共振するように、コイルＬＳとコンデン
サＣＳを選定する。The equivalent circuit of the sampling circuit having such a configuration during the tracking operation is shown in FIG. Coil LS and capacitor CS are selected so that the series inductance of coils Lb and Ls and capacitor Cs resonate around the upper limit of the required frequency band.

このような状態で分岐点ＰからコンデンサＣＳ側を見た
インピーダンスＺＳはその共振周波数の前後ではほぼＲ
ｂとなり、インピーダンスが下がる。In this state, the impedance ZS seen from the branch point P to the capacitor CS is approximately R around the resonance frequency.
b, and the impedance decreases.

一方その周波数前後にコイルＬｃとコンデンサＣＣとの
共振があっても、点ＰからコンデンサＣｃの方を見たイ
ンピーダンスはＯとはならず、Ｒ１／２以上の値を保っ
ている。ここで、ＲｂよりもＲ１／２以上の方を大きく
とっておけば、抵抗Ｒａから点Ｐに流れ込んだ入力信号
Ｖｉｎによる電流の多くはコンデンサＣ５ｐｌに流れ、
多少Ｃｃ側に流れ込んでも、また共振によって点Ｐのイ
ンピーダンスが下がっても、主にコイルＬｓとコンデン
サＣＳで共振しているので、ＣＳに生ずる電圧は小さく
ならずにすむ。On the other hand, even if there is resonance between the coil Lc and the capacitor CC around that frequency, the impedance when looking toward the capacitor Cc from the point P does not become O, but maintains a value of R1/2 or more. Here, if R1/2 or more is set larger than Rb, most of the current due to the input signal Vin flowing from the resistor Ra to the point P will flow to the capacitor C5pl,
Even if some of the current flows to the Cc side, or even if the impedance at point P decreases due to resonance, the voltage generated at CS does not decrease because the resonance mainly occurs between the coil Ls and the capacitor CS.

Ｒｂ　、Ｌｂ　、ＬｓとＣＳとからなる共振回路のＱ（
尖鋭度）がＱｃであるとすれば、共振周波数ではＣｓの
電圧はＰ点の電圧のＱＳ倍になるからである。Q( of the resonance circuit consisting of Rb, Lb, Ls and CS)
This is because if the sharpness) is Qc, the voltage at Cs will be QS times the voltage at point P at the resonance frequency.

また、もう一つの利点として、コイルＬｓと抵抗Ｒ１、
Ｒ２は、ダイオードブリッジＤＢがオンからオフになる
過程のうち、ＤＢとダイオードＤＩ　、Ｄ２が同時にオ
ンになる短い時間の間にコンデンサＣｓに充電された電
荷が電源ｖ１とＶ２に流れ込んでしまうのを少なくする
働きがある。In addition, as another advantage, the coil Ls and the resistor R1,
R2 prevents the electric charge charged in the capacitor Cs from flowing into the power supplies v1 and V2 during the short time when DB and diodes DI and D2 are turned on at the same time during the process in which the diode bridge DB turns from on to off. There is a function to reduce it.

このなめサンプリング感度が改善されるということがあ
る。This lick sampling sensitivity may be improved.

なお、電流Ｉ１、１２を流し込む点は抵抗Ｒ１Ｒ２のダ
イオードＤＩ　、Ｄ２１ｍでも、にい、＊た、抵抗Ｒ１
、Ｒ２を２分割してその中点に流し込んでもよい。また
、第２図の抵抗Ｒ１／２はコイル１、ｃとＰ点との間で
はなく、コンデンサＣｃとコモンラインとの間にあって
も上記の動作に何ら変化が生ずるものではない。したが
って、実際の回路である第１図において、抵抗Ｒ１をパ
ルス電圧源ＰＶ１とダイオードＤ１との間に接続すると
共に他方の抵抗Ｒ２をパルス電圧源ＰＶ２とダイオード
Ｄ２との間に接続してもまったく同じである。Note that the point where the currents I1 and 12 are passed through the diodes DI and D21m of the resistors R1 and R2 is
, R2 may be divided into two and poured into the middle point thereof. Moreover, even if the resistor R1/2 in FIG. 2 is placed not between the coil 1, c and the point P, but between the capacitor Cc and the common line, no change will occur in the above operation. Therefore, in the actual circuit shown in FIG. 1, even if the resistor R1 is connected between the pulse voltage source PV1 and the diode D1 and the other resistor R2 is connected between the pulse voltage source PV2 and the diode D2, no difference will occur. It's the same.

また、抵抗Ｒ１／２の値は抵抗Ｒｂと同程度でもよい、
更に、伝送線路と抵抗ＲＯは必ずしも必要ではない。Furthermore, the value of the resistor R1/2 may be approximately the same as the resistor Rb.
Furthermore, the transmission line and resistor RO are not necessarily required.

〈発明の効果〉以上詳細に説明したように、本発明によれば、上限周波
数を大幅に上げると共にサンプリング感度の改善された
高速サンプリング回路を容易に実現することができる。<Effects of the Invention> As described above in detail, according to the present invention, it is possible to easily realize a high-speed sampling circuit in which the upper limit frequency is significantly increased and the sampling sensitivity is improved.

[Brief explanation of drawings]

第１図は本発明に係る高速サンプリング回路の一実施例
を示す構成図、第２図は第１図の等価回路、第３図は従
来のサンプリング回路の一例を示す構成図、第４図は第
１図の動作を説明するための波形図、第５図は第３図の
回路の等価回路である。１・・・伝送線路、ＲＯ、Ｒ１、Ｒ２、Ｒｓ・・・抵抗
、ＤＢ・・・ダイオードブリッジ、ＤＩ　、Ｄ２・・・
ダイオード、ＰＶ１、ＰＶ２　＝−ｉ＜ルス電圧源、ｃ
ｃｉ　。ＣＣ２・・・定電流回路、Ｌｓ・・・コイル、ＣＳ・・
・コンデンサ、Ａ・・・増幅器。（FIG. 1 is a block diagram showing an embodiment of a high-speed sampling circuit according to the present invention, FIG. 2 is an equivalent circuit of FIG. 1, FIG. 3 is a block diagram showing an example of a conventional sampling circuit, and FIG. 4 is a block diagram showing an example of a conventional sampling circuit. FIG. 1 is a waveform diagram for explaining the operation, and FIG. 5 is an equivalent circuit of the circuit shown in FIG. 3. 1...Transmission line, RO, R1, R2, Rs...Resistor, DB...Diode bridge, DI, D2...
Diode, PV1, PV2 =-i<Russian voltage source, c
ci. CC2...constant current circuit, Ls...coil, CS...
・Capacitor, A...Amplifier. (

Claims

[Claims] A diode bridge (DB) connected between two constant current circuits (CC1, CC2), and two pulse voltage sources that generate positive and negative pulse voltages with opposite phases to each other ( PV1, PV2), each common connection point of the constant current circuit (CC1, CC2) and the diode bridge (DB), and each of the pulse voltage sources (P
diodes (D1, D2) inserted between the diodes (V1, PV2), an amplifier (A) that amplifies the output of the diode bridge (DB) via the resistor (Rs), and a A capacitor (Cs) is connected between the common connection point of the output terminal and the resistor (Rs) and the common line, and when sampling pulses are generated in the two pulse voltage sources (PV1, PV2), the above-mentioned The charging voltage of the capacitor (Cs) changes to follow the input voltage (Vin) input to the input terminal of the diode bridge (DB), and a voltage signal that follows the input voltage (Vin) is obtained from the output terminal of the amplifier. In the sampling circuit configured such that resistors (R1, R2) are connected in series with the diodes (D1, D2), and the output end of the diode bridge (DB), a capacitor (Cs), and a resistor (Rs) are connected in series with each other. A high-speed sampling circuit characterized in that a coil (Ls) is connected between the common connection points of the circuit.