JPH03204031A - プログラム実行抑止方式 - Google Patents
プログラム実行抑止方式Info
- Publication number
- JPH03204031A JPH03204031A JP1342913A JP34291389A JPH03204031A JP H03204031 A JPH03204031 A JP H03204031A JP 1342913 A JP1342913 A JP 1342913A JP 34291389 A JP34291389 A JP 34291389A JP H03204031 A JPH03204031 A JP H03204031A
- Authority
- JP
- Japan
- Prior art keywords
- address
- subroutine
- program
- selector
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 230000009191 jumping Effects 0.000 abstract 2
- 230000001629 suppression Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム実行抑止方式、特に指示により、メ
インのプログラムに設けられた特定のサブルーチンプロ
グラムの実行を行なわないプログラム実行抑止方式に関
する。
インのプログラムに設けられた特定のサブルーチンプロ
グラムの実行を行なわないプログラム実行抑止方式に関
する。
情報処理装置における保守機能として、メインのプログ
ラムの実行履歴を採取したい場合等に、メインのプログ
ラムの一部にサブルーチンとして設けられた実行履歴採
取プログラムを実行するものがある。しかしこの実行履
歴採取プログラムは、通常の処理時には処理時間を短縮
するために実行を抑止させることが多い。従来、この抑
止のためにメインのプログラムに、上位装置その他操作
板等からの指示で値を変えることのできるビジプルスイ
ッチを設け、中央処理装置がこのスイッチの値を読込ん
で、抑止するか実行するかの判定を行なう実行抑止方式
を採っている。
ラムの実行履歴を採取したい場合等に、メインのプログ
ラムの一部にサブルーチンとして設けられた実行履歴採
取プログラムを実行するものがある。しかしこの実行履
歴採取プログラムは、通常の処理時には処理時間を短縮
するために実行を抑止させることが多い。従来、この抑
止のためにメインのプログラムに、上位装置その他操作
板等からの指示で値を変えることのできるビジプルスイ
ッチを設け、中央処理装置がこのスイッチの値を読込ん
で、抑止するか実行するかの判定を行なう実行抑止方式
を採っている。
上述した従来のプログラム実行抑止方式は、ビジプルス
イッチの値を読込む、判定する、あるいは復帰するとい
う少なくとも３命令以上の動作が必要であり、頻繁に抑
止するかどうかの判定が行なわれる場合には、抑止の判
定処理が大きなオーバヘッドになるという欠点がある。
イッチの値を読込む、判定する、あるいは復帰するとい
う少なくとも３命令以上の動作が必要であり、頻繁に抑
止するかどうかの判定が行なわれる場合には、抑止の判
定処理が大きなオーバヘッドになるという欠点がある。
本発明のプログラム実行抑止方式は、外部からの指示に
よりメインのプログラムに設けられた特定のサブルーチ
ンプログラムの実行を抑止する情報処理装置において、
前記外部からの指示を保持する切換手段と、前記特定の
サブルーチンプログラムへのサブルーチンジャンプ命令
のアドレスを検出するアドレス選択回路と、前記特定の
サブルーチンプログラムのリターンアドレスを保持する
固定記憶回路と、プログラムを格納するメモリ回路と前
記固定記憶回路との何れかのデータをセレクトして中央
処理装置に与えるセレクタと、前記アドレス選択回路か
らの検出信号を前記切換手段の出力によって制御してセ
レクタの制御入力に与えるゲート手段とを有することに
より構成される。
よりメインのプログラムに設けられた特定のサブルーチ
ンプログラムの実行を抑止する情報処理装置において、
前記外部からの指示を保持する切換手段と、前記特定の
サブルーチンプログラムへのサブルーチンジャンプ命令
のアドレスを検出するアドレス選択回路と、前記特定の
サブルーチンプログラムのリターンアドレスを保持する
固定記憶回路と、プログラムを格納するメモリ回路と前
記固定記憶回路との何れかのデータをセレクトして中央
処理装置に与えるセレクタと、前記アドレス選択回路か
らの検出信号を前記切換手段の出力によって制御してセ
レクタの制御入力に与えるゲート手段とを有することに
より構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図で、中央処理装
置（以下ＣＰＵという）１にデータバス８が接続され、
データバス８にセレクタ３が接続され、セレクタ３には
別に２つのデータバスが接続され、一方のデータバス９
にはプログラムを格納するメモリ回路４が、他方のデー
タバスには予め設定した固定データを出力する固定記憶
回路５が接続されている。一方、ＣＰＵＩからのアドレ
スバスに接続されたアドレス選択回路７の出力線と電源
Ｖｃｃに接続されたスイッチ６の出力線とがアンドゲー
ト２に入力され、アンドゲート２の出力線がセレクタ３
の制御線となっている。
置（以下ＣＰＵという）１にデータバス８が接続され、
データバス８にセレクタ３が接続され、セレクタ３には
別に２つのデータバスが接続され、一方のデータバス９
にはプログラムを格納するメモリ回路４が、他方のデー
タバスには予め設定した固定データを出力する固定記憶
回路５が接続されている。一方、ＣＰＵＩからのアドレ
スバスに接続されたアドレス選択回路７の出力線と電源
Ｖｃｃに接続されたスイッチ６の出力線とがアンドゲー
ト２に入力され、アンドゲート２の出力線がセレクタ３
の制御線となっている。
以上の構成において、ＣＰＵＩがアドレス選択回路７で
選択出力が得られるプログラムアドレスへのサブルーチ
ンジャンプ命令を実行したとする。
選択出力が得られるプログラムアドレスへのサブルーチ
ンジャンプ命令を実行したとする。
このときスイッチ６がオフになっていてアンドゲート２
が閉成されていると、セレクタ３には制御信号が与えら
れず、ＣＰＵＩは上記の選択出力に関係なくサブルーチ
ンにジャンプして処理が行なわれる。次に、スイッチ６
がオンになっていてアンドゲート２が開放されていると
、セレクタ３には制御信号が与えられて、ＣＰＵＩには
固定データ回路５からの固定データが与えられる。この
固定データはサブルーチンのリターンアドレスに設定し
であるので、実行しようとされたサブルーチンの処理を
行なわず、メインのプログラムのみの処理を進めること
になる。即ちスイッチ６のオンによってサブルーチンの
実行が抑止されることになる。
が閉成されていると、セレクタ３には制御信号が与えら
れず、ＣＰＵＩは上記の選択出力に関係なくサブルーチ
ンにジャンプして処理が行なわれる。次に、スイッチ６
がオンになっていてアンドゲート２が開放されていると
、セレクタ３には制御信号が与えられて、ＣＰＵＩには
固定データ回路５からの固定データが与えられる。この
固定データはサブルーチンのリターンアドレスに設定し
であるので、実行しようとされたサブルーチンの処理を
行なわず、メインのプログラムのみの処理を進めること
になる。即ちスイッチ６のオンによってサブルーチンの
実行が抑止されることになる。
以上の実施例ではスイッチ６は直接人手によるものとし
たが、上位装置からの指令で動作させても一向に掬わな
い。またアドレス選択回路７はサブルーチンジャンプ命
令のアドレスを選択するものとしたが、サブルーチンジ
ャンプ命令のアドレスが特定のアドレス線の論理値で決
まる場合には、このアドレス線を直接アンドゲート２に
入力しても一向に掬わない。
たが、上位装置からの指令で動作させても一向に掬わな
い。またアドレス選択回路７はサブルーチンジャンプ命
令のアドレスを選択するものとしたが、サブルーチンジ
ャンプ命令のアドレスが特定のアドレス線の論理値で決
まる場合には、このアドレス線を直接アンドゲート２に
入力しても一向に掬わない。
以上説明したように本発明は、サブルーチンジャンプ命
令のアドレスを検出したとき、サブルーチンの実行を抑
止する指示がなされていれば、この検出出力によって、
中央処理装置の次の命令のフェッチアドレスにサブルー
チンのリターンアドレスを与える手段を有することによ
り、切換用のデータの読込み、および切換可否の判定処
理なしにプログラムの実行を抑止することができ、処理
時間の短縮が図れるという効果がある。
令のアドレスを検出したとき、サブルーチンの実行を抑
止する指示がなされていれば、この検出出力によって、
中央処理装置の次の命令のフェッチアドレスにサブルー
チンのリターンアドレスを与える手段を有することによ
り、切換用のデータの読込み、および切換可否の判定処
理なしにプログラムの実行を抑止することができ、処理
時間の短縮が図れるという効果がある。
第１図は本発明の一実施例のブロック図である。
Claims (1)
- 外部からの指示によりメインのプログラムに設けられ
た特定のサブルーチンプログラムの実行を抑止する情報
処理装置において、前記外部からの指示を保持する切換
手段と、前記特定のサブルーチンプログラムへのサブル
ーチンジャンプ命令のアドレスを検出するアドレス選択
回路と、前記特定のサブルーチンプログラムのリターン
アドレスを保持する固定記憶回路と、プログラムを格納
するメモリ回路と前記固定記憶回路との何れかのデータ
をセレクトして中央処理装置に与えるセレクタと、前記
アドレス選択回路からの検出信号を前記切換手段の出力
によって制御してセレクタの制御入力に与えるゲート手
段とを有することを特徴とするプログラム実行抑止方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342913A JPH03204031A (ja) | 1989-12-29 | 1989-12-29 | プログラム実行抑止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1342913A JPH03204031A (ja) | 1989-12-29 | 1989-12-29 | プログラム実行抑止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03204031A true JPH03204031A (ja) | 1991-09-05 |
Family
ID=18357492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1342913A Pending JPH03204031A (ja) | 1989-12-29 | 1989-12-29 | プログラム実行抑止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03204031A (ja) |
-
1989
- 1989-12-29 JP JP1342913A patent/JPH03204031A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH03204031A (ja) | プログラム実行抑止方式 | |
| JP3956305B2 (ja) | 不揮発性半導体記憶装置およびデータ処理装置 | |
| JPH05241827A (ja) | 命令バッファ制御装置 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| KR100277901B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| KR101236393B1 (ko) | 전자장치 및 그 제어방법 | |
| KR960038568A (ko) | 컴퓨터의 전력 소모방지장치 및 그 제어방법 | |
| JPH0211933B2 (ja) | ||
| JP2506591B2 (ja) | 補助処理装置 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH1139159A (ja) | 計算機システム | |
| JPH09325935A (ja) | バス切り換え回路 | |
| JPH0347536B2 (ja) | ||
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH0150936B2 (ja) | ||
| JPH06301536A (ja) | 情報処理装置の命令フェッチ装置 | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 |