JPH03204044A - カバレージ測定方法及びマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ応用システムのソフトウ
ェアデバッグ技術、さらにはマイクロコンピュータによ
って実行される命令のカバレージ測定を可能とする方法
、及び当該方法の実施に用いられるマイクロコンピュー
タに関する。

〔従来の技術〕

マイクロコンピュータ応用機器の開発において、その応
用システムのデバッグやそのシステムの詳細な評価を行
うため、インサーキットエミュレータが使用されている
。斯るインサーキットエミュレータは、ソフトウェア開
発用の親計算機（ホストコンピュータ）などのシステム
開発装置と、開発中の応用機器との間に接続され、その
応用機器に含まれるマイクロプロセッサ（ターゲットマ
イクロプロセッサ）の機能を代行する一方でデバッガと
しての機能を持ち、詳細なシステムデバッグを支援する
。

尚、インサーキットエミュレータについて記載された文
献の例としては、昭和６３年１０月１日に日立マイクロ
コンピュータエンジニアリング株式会社より発行された
「日立マイコン技報（第２巻、第２号）」がある。

ところで、このようなインサーキットエミュレータにお
いては、応用機器側のプログラム（ターゲットプログラ
ム）の評価を可能とする手段としてリアルタイムトレー
ス機能の他にカバレージトレース機能を備えたものがあ
る。このカバレージトレース機能によれば、ターゲット
マイクロプロセッサによって実行されるプログラムの通
過アドレスに応じてフラグなどの所定の情報が単一のカ
バレジトレースメモリに順次蓄えられる。この情報によ
って、ターゲットプログラムの中の命令語の何パーセン
トをテストできたかを測定することができる。

〔発明が解決しようとする課題〕

しかしながら、上記従来技術によれば次のような問題点
のあることが本発明者によって見い出された。

従来技術において命令分岐命令の実行状況例えば当該分
岐命令によって分岐されたか否かを検出するには、マイ
クロコンピュータの外部に配置されたハードウェアによ
ってトレースしなければならない。しかしながら、命令
キャッシュやメモリマネージメントユニットなどの周辺
回路を内蔵してシステムオンチップ化することにより高
機能化されたマイクロコンピュータでは、分岐命令の実
行状況を検出するに十分な信号をマイクロコンピュータ
の外部に出力することができなくなっているため、マイ
クロコンピュータの外部に配置されたハードウェアでは
分岐命令の実行状況をトレースするのが困難になる。ま
た仮にそのような信号をマイクロコンピュータの外部に
出力することが可能であっても内部処理が高速で行われ
るため、外付はハードウェアで分岐命令の実行状況を検
出するのが困難になる。更に、仮想メモリシステムなど
のように単一のメモリが複数のプログラムによって時分
割で使用される場合には、プログラムの種類だけカバレ
ージトレースメモリを用意し、現在実行されるプログラ
ムに対応するように当該メモリの切換え制御を行わなけ
ればならず、外付はハードウェアにおいてこのようなメ
モリ切換え制御を行うのは非常に困難となる。

本発明の目的は、外部とやりとりされる信号に内部動作
状態が反映されない若しくは反映されても内部処理が高
速に行われることから分岐命令の実行状態を検知するこ
とができないような高機能化されたマイクロプロセッサ
であるにもかかわらず、プログラムのカバレージ測定を
適確に行い得る技術を提供することにある。

本願の前記ならびにそのほかの目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、分岐命令コードの特定ビットの状態を変更す
るとともに当該命令コードに情報エリアを付加し、この
情報エリアが付加された分岐命令を含むプログラムをマ
イクロコンピュータに実行させ、当該分岐命令の実行状
況を上記情報エリアに記録させるようにし、この情報エ
リアの記録内容に基づいて当該分岐命令のカバレージ解
析を行う、というものである。ここで上記分岐命令の実
行状況としては、上記分岐命令に従って分岐したか否か
の判別情報を挙げることができるが、更に詳細なカバレ
ージ解析を可能とするためにはこのような判別情報に加
えて、分岐条件の種類についての情報をも含めることが
できる。

また、情報エリアを備えたカバレージ命令を、分岐命令
の分岐パスと通過パスとの双方に挿入し、当該カバレー
ジ命令がフェッチされた場合に当該カバレージ命令の実
行状況を上記情報エリアに記録させるようにし、この情
報エリアの記録内容に基づいて分岐命令の実行状態を間
接的に把握してカバレージ解析を行う、というものであ
る。

ここで上記分岐命令コードの特定ビットの状態変更や分
岐コードへの情報エリアの付加、又は上記カバレージ命
令の挿入はソースプログラムを機械語に翻訳する段階で
行うことができる。

そして上記のようなカバレージ測定に使用されるマイク
ロコンピュータを、以下のように構成したものである。

すなわち、分岐命令コードの特定ビットの状態が変更さ
れ且つ命令コードに情報エリアが付加された分岐命令を
フェッチした場合に当該情報エリアへの情報記録制御信
号を生成する命令制御部と、この情報記録制御信号に従
って上記分岐命令コードの実行状況を情報エリアに記録
する実行部とを含んでマイクロコンピュータを形成した
ものである。また、情報エリアを含むカバレージ命令を
フェッチした場合に当該情報エリアへの情報記録制御信
号を生成する命令制御部と、この情報記録制御信号に従
って当該命令コードの実行状況を上記情報エリアに記録
する実行部とを含んでマイクロコンピュータを形成した
ものである。

〔作　用〕

上記手段によれば、分岐命令若しくはカバレージ命令が
フェッチされた場合の情報エリアへの記録内容に基づい
てカバレージ解析が可能とされ、このことが、マイクロ
コンピュータの高機能化にかかわらず適確なカバレージ
測定を可能とするように作用する。このときマイクロコ
ンピュータは、上記分岐命令若しくはカバレージ命令が
フェッチされた場合に情報記録制御信号を生成し、この
情報記録制御信号に従って上記情報エリアに当該分岐命
令若しくはカバレージ命令の実行状況をセットするよう
に作用する。

〔実　施　例１〕 第１図には本発明の第１実施例方法を適用したマイクロ
コンピュータ開発システムが示される。

同図に示されるマイクロコンピュータ開発システムは、
特に制限されないが、マイクロコンピュータ応用機器と
してのユーザ開発装置１０、ユーザプログラムのデバッ
グを可能とするインサーキットエミュレータ１７、アセ
ンブラやリンケージエディタ更にはカバレージ解析ソフ
トウェアの動作環境が形成されるホストコンピュータ１
１を含む。

ユーザ開発装置１０は、プログラム及びその他の必要デ
ータの書込み／読出しが可能とされるＲＡＭ（ランダム
・アクセス・メモリ）１２と、当該ユーザ開発装置１０
の初期設定用プログラムなどが保持されたＲＯＭ　（リ
ード・オンリ・メモリ）１３と、外部との間でデータの
やりとりを行うＩｌｏ　（インプット・アウトプット）
１４を有する。

更にこのユーザ開発装置１０には、当該装置１０の動作
制御や所定の演算処理を行うマイクロコンピュータを搭
載するためのＩＣソケット１１が設けられている。ソフ
トウェアデバッグにおいてこのＩＣソケット１１には、
インサーキットエミュレータ１８のインタフェースケー
ブル２６の先端に設けられたプラグ２５が結合される。

このインタフェースケーブル２６の中間部にはポット２
３が配置され、このボッド２３に、ユーザ開発装置１０
に搭載されるべきマイクロコンピュータと同等の機能を
有する評価用のマイクロコンピュータ（以下評価チップ
と称する）２４が装着される。

インサーキットエミュレータ１８は、ユーザ開発装置１
０とホストコンピュータ１９との間に配置され、トレー
ス機能やブレーク機能によりソフトウエアデバノグを支
援する。このインサーキットエミュレータ１８とホスト
コンピュータ１９とはシリアル回線パスラインによって
結合され、このパスラインによって両者間でのデータの
やりとりが可能とされる。デバッグ対象とされるプログ
ラムは、■１０１４を介して、若しくはインサーキット
エミュレータ１８を介して、ホストコンピュータ１９か
ら供給され、ＲＡ　Ｍ　ｌ　２に格納される。

このＲＡＭ１２に格納されるプログラムは機械語に翻訳
されており、この機械語への翻訳はホストコンピュータ
１９においてアセンブラソフトを実行することにより行
われる。そしてこの翻訳過程においては、後に詳述する
ように、分岐命令の特定ビット例えば最上位ビットの状
態が変更されることにより当該分岐命令がカバレージ測
定対象として認識可能とされるとともに、当該命令コー
ドに分岐命令の実行状況を記録するための情報エリアが
形成される。この情報エリアの形成は、特に制限されな
いが、当該分岐命令を１ワード拡張することによって行
われる。そして上記ＲＡＭ１２に格納されたプログラム
中の命令は、評価チップ２４によって順次実行され、こ
のプログラム実行において、上記分岐命令がフェッチさ
れた場合に当該命令の実行状況が当該分岐命令の情報エ
リアに記録されるようになっている。この実行状況の記
録は、具体的には上記ＲＡＭ１２内において当該分岐命
令の情報エリアに対応するアドレスに当該実行状況が書
込まれることによって行われる。

このようにしてデバッグ対象プログラムの実行が終了さ
れた後、上記ＲＡＭ１２内のプログラムは、後にホスト
コンピュータ１９で行われるカバレージ解析に供される
。

上記ＲＡＭ１２からホストコンピュータ１９へのプログ
ラム転送経路には、特に制限されないが、図中破線で示
されるように３通りある。すなわち、ユーザ開発装置１
０にフロッピーディスク装置（図示せず）が備えられて
いる場合にはｌ１０１４を介してこのフロッピーディス
ク装置にＲＡＭ１２内のプログラムを転送し、ここで当
該プログラムが書込まれたフロッピーディスク１６をホ
ストコンピュータ１９に装着することによってプログラ
ム転送を可能とする第１の転送経路Ｌ１、インサーキッ
トエミュレータ１８にフロッピーディスク装Ｗ（図示せ
ず）が備えられている場合には評価チップ２４及びイン
サーキットエミュレータ１８を介してこのフロッピーデ
ィスク装置に上記ＲＡＭ１２内のプログラムを転送し、
ここで当該プログラムが格納されたフロンピーディスク
１７をホストコンピュータ１９に装着することによって
プログラム転送を可能とする第２の転送経路Ｌ２、更に
、フロッピーディスクを介することなく評価チップ２４
及びインサーキットエミュレータ１８を介して直接ホス
トコンピュータ１９にプログラムを転送する第３の転送
経路Ｌ３である。尚、ホストコンピュータ１９でのカバ
レージ解析結果は表示装置２２に表示され、また必要に
応じてフロッピーディスク２１に格納され、あるいはプ
リンタ２０によってプリントアウトされる。

第２図には上記評価チップ２４の詳細な構成の一例が示
される。同図に示される評価チップ２４は、特に制限さ
れないが、基本命令レベルの高速実行を可能とするため
各種キャッシュを内蔵し、高速なパイプライン処理を実
行可能とされる。

命令ブリフェッチユニット３０は命令キャッシュ３０ａ
を内蔵し、実行すべき命令を先行してフェッチする。ま
た分岐命令系の高速化のため、４本の分岐ウィンドウ３
０ｂを有する。これにヒツトした場合には分岐先命令の
フェッチが簡略化される。入出カニニット３５はユーザ
開発装置１０及びインサーキットエミュレータ１８に結
合され、命令やオペランドの入出力を制御する。命令デ
コードユニット３１はフェッチした命令のデコードを行
う。このデコード結果は、マイクロプログラムを内蔵す
る制御ユニット３２に伝達され、演算器３３ａや各種レ
ジスタ群３３ｂを含む実行ユニット３３を制御してオペ
ランドの処理を行わせる。

処理されたオペランドは再び入出力制御ユニット３５に
転送され、ストアバッファ３５ｂに格納される。スタッ
ク情報の場合にはスタックキャッシュ３５ａにも格納さ
れる。オペランドがストアバッファ３５ｂに格納された
段階で１次の命令の処理が開始される。また外部メモリ
のアクセスはメモリ管理ユニット３４による保護条件の
チエツクとアドレス変換を経て行われる。この処理は命
令実行処理と並行される。

尚、上記制御ユニット３２におけるマイクロプログラム
の実行によって、分岐命令を含む種々の命令に対応する
制御信号の発生が可能とされる。

本発明における命令制御部はこの制御ユニット３２と命
令デコードユニット３１とを含んで実現される。

ここで、上記実行ユニット３３におけるレジスタ群３３
ｂには、特に制限されないが、第５図に示されるように
、アキュムレータ（Ａ　ｃｃｕｍｕｌａｔｏｒ：ＡＣＣ
Ａ）、インデックスレジスタ（Ｉ　ｎｄｅｘ　Ｒｅｇｉ
ｓｔｅｒ：　Ｉ　Ｘ）　＋プログラムカウンタ（Ｐ　ｒ
ｏｇｒａｍＣｏｕｎｔｅｒ：ＰＣ）　＋　スタックポイ
ンタ　（Ｓ　ｔａｃｋ　Ｐｏ１ｎｔｅｒ：　Ｓ　Ｐ　）
　＋コンデイションコードレジスタ（Ｃｏｎｄｉｔｉｏ
ｎ　Ｃｏｄｅｓ　Ｒｅｇｉｓｔｅｒ）が含まれる。上記
アキュムレータはＡ、Ｂで区別されるように８ビツト構
成のものが２つ備えられる。上記インデックスレジスタ
、プログラムカウンタ及びスタックポインタは１６ビツ
ト構成とされ、コンデイションレジスタは８ビツト構成
とされる。特にこのコンデイションコードレジスタは、
上記実行ユニット３３において演算器３３ａの演算結果
が保持され、当該レジスタには、ネガティブ（Ｎｅｇａ
ｔｉｖｅ：Ｎ）、ゼロ（ｚｅｒｏ：Ｚ）、オーバフロー
（○ｖｅｒｆｌｏｗ：Ｖ）　ｒ　ビット７からのキャリ
（Ｃａｒｒｙ：　Ｃ）、ビット３からのハーフキャリ（
Ｈａｌｆ　Ｃａｒｒｙ）の各フラグが存在し、条件分岐
命令の実行において、これら各フラグのうち所定のフラ
グが参照されることにより当該分岐命令の条件が成立す
るか否かの判別が可能とされる。

上記のように本実施例における評価チップ２４は多様な
分散キャッシュと並列処理により高機能化されており、
このようなマイクロコンピュータを含むシステムのソフ
トウェアデバッグ、特に条件分岐命令の適確なカバレー
ジ測定を可能とするため１本実施例では以下のようなカ
バレージ測定専用の分岐命令が使用される。

第６図には本実施例における評価チップ２４において実
行可能とされる種々の分岐命令とその分岐条件との関係
が示される。

例えば条件分岐命令ＢＥＱは通常第３図に示されるよう
に、機械語で“６７ＦＥ”と表わされる。

このうちｉｔ　６７　Ｉ＋は当該命令が分岐命令である
ことを示し、ｒ（Ｆ　Ｅ　＋１は分岐先までの相対アド
レスを示している。本実施例においてこの”６７ＦＥ”
は通常モードの分岐命令とされる。一方、カバレージ測
定モードの場合この命令コードは特に制限されないが、
”Ｅ７ＦＥ”とされ、通常モード時の命令コードの最上
位ビットが１に変更される。

第３図における１１　Ｅ　７　Ｉ＋がこれを意味する。

そしてこれと同時にワード拡張がなされ、１６ビツト構
成の情報エリア４０が形成される。この情報エリア４０
は更に３つのエリア４０ａ、４０ｂ、４０ｃに分かれて
いる。当該分岐命令によって分岐された場合には第１の
エリア４０ａにフラグが立てられ、当該分岐命令によっ
て分岐されずに通過された場合には第２のエリア４０ｂ
にフラグが立てられる。従ってこの第１．第２のエリア
４０ａ。

４０ｂのフラグ状態をチエツクすることで当該分岐命令
に従って分岐されたか否かの判別が可能となる。更に本
実施例では、単に分岐されたか否かの判別のみならず、
分岐された場合の分岐条件の種類が記録されるようにな
っている。この記録は、第３のエリア４０ｃの該当箇所
にフラグを立てることによって行われる。

以上のような分岐命令のフォーマット形成は、第１図に
示されるホストコンピュータ１９において、高級言語で
記述されたプログラムをアセンブラにより機械語に翻訳
する段階でモード指定に応じて行われる。つまり上記分
岐命令ＢＥＱの場合、通常モードの指定がなされれば”
６７ＦＥ”と翻訳されるのに対して、カバレージ測定モ
ードの指定がなされた場合には”　Ｅ　７　Ｆ　Ｅ　”
と翻訳され、これとほぼ同時に当該命令コードに情報エ
リア４０が付加される。

そしてこのようなカバレージ測定モードの分岐命令が評
価チップ２４においてフェッチされると。

制御ユニット３２は、当該分岐命令の’　Ｅ　７　”に
より当該分岐命令が、カバレージ測定モードにおけるＢ
ＥＱであることを認識し、情報エリアへの情報記録制御
信号を生成する。すると実行ユニット３３は制御ユニッ
ト３２の制御下で分岐条件の判定を行い、この判定にお
いて分岐条件成立により分岐する場合には情報エリア４
０ａにフラグｒｅ　１　ｎを立て、また条件不成立によ
り分岐せずに通過する場合には第２のエリア４０ｂにフ
ラグ１１１　Ｉ＋を立てる。更に分岐条件成立により分
岐する場合には、第３のエリアにおいて予め分岐条件と
の対応関係がとられている該当条件ビットにフラグ・・
１・・を立てる。従ってががる情報エリアへの記録内容
によれば、フラグ″１”の有無によって、分岐条件成立
により分岐されたか否か、及び分岐された場合の分岐条
件の種類判別が可能とされる。

例えば上記の分岐命令ＢＥＱの場合の分岐条件は、第６
図に示されるように、Ｚ＝１であり、これは、コンデイ
ションコードレジスタのゼロフラグ（第５図参照）が１
″′であることを示しており、当該分岐命令ＢＥＱの直
前における演算結果がゼロであることを意味する。従っ
てこの分岐命令ＢＥＱの条件が成立するか否かの判別は
、コンデイションコードレジスタのゼロフラグの状態判
別によって可能とされる。

分岐命令ＢＥＱの分岐条件はＺ＝１のみであるが、例え
ば分岐条件ＢＬＥの分岐条件は、第６図に示されるよう
に、 Ｚ＋（Ｎ＠Ｖ）＝１ であり、この条件が成立する場合は３通りある。

すなわち、Ｚ＝１（７）場合と、（Ｚ＝Ｏ）’（Ｎ＝１
）−（Ｖ＝Ｏ）（７）場合と、（ｚ＝Ｏ）・（Ｎ＝ｏ）
・（ｖ＝１）の場合である。このうちどの条件が成立し
て分岐されたかの判別を可能とするため、本実施例では
特に制限されないが、情報エリア４ｏにおける第３のエ
リア４０ｃにおけるビットｂ８．ｂ９゜ｂｌｏに上記３
通りの成立条件が割付けられ、該当するビットにフラグ
ｌ（Ｉ　Ｉ＋が立てられる。従って当該分岐命令ＢＬＥ
のように条件の成立する場合が複数通りある場合でも、
第３のエリア４０ｃのセット内容によって分岐条件の種
類を適確に把握することが可能とされる。

本実施例システムにおいてカバレージ測定は次のように
行われる。

第４図には、工１０１４若しくはインサーキットエミュ
レータ１８を介してホストコンピュータ１９より転送さ
れＲＡＭ１２内に格納された命令語の配置とそれに対応
する機械語コードとの関係が示される。同図において分
岐命令ＢＥＱ及びＢＮＥは、ホストコンピュータ１９で
の翻訳過程にてカバレージ測定モードが選択されること
により、命令コードの最上位ビットがＬｌ　Ｉ　Ｉ＋と
され、ワード拡張により情報エリア４０が付加されてい
る。

この情報エリアは同図に示されるように初期値として１
６進数の（００００）がセットされている。

そして評価チップ２４によりＲＡＭ１２内の命令が順次
実行され、当該分岐命令ＢＥＱ又はＢＮＥがフェッチさ
れた場合、当該分岐命令についての分岐条件に応じて当
該命令の情報エリア４０に当該命令の実行状況が記録さ
れる。この実行状況の記録は、ＲＡＭ１２内において当
該命令の情報エリア４０に対応するアドレスに実行状況
を書込むことによって行われる。また、この実行状況の
記録は、当該命令の前回実行時の状況を保存するため、
今回実行時の状況と前回実行時の状況との論理和をとっ
て行われる。

ＲＡＭ１２内のプログラムの−通りのテストが終了した
後に、当該ＲＡＭ１２内のプログラムを基にホストコン
ピュータ１９においてカバレージ測定結果の情報解析が
行われる。ＲＡＭ１２からホストコンピュータ１９への
データ転送において、第２のルートＬ２又は第３のルー
トＬ３を経る場合には、ホストコンピュータ１９におい
て第１２図に示されるような分岐命令ファイルを用いる
ことによりカバレージ情報のみを抽出することができる
。同図に示される分岐命令ファイルは、アセンブラ／リ
ンケージエディタにより、テスト対象プログラムから分
岐命令だけを抜出して作成されるファイルであり、アド
レス、命令語、飛び先、分岐条件の各項目が設けられて
いる。更にホストコンピュータ１９では、上記分岐命令
ファイルを用いてカバレージ測定結果の分析を行い、第
１３図に示されるようなカバレージ解析結果を得る。

このカバレージ解析結果には、分岐、通過、実行法分岐
条件、テスト完了命令の各項目が含まれる。

このような解析結果は表示装置２２に表示され、必要に
応じてプリンタ２０によりハードコピーされる。

また、ＲＡＭ１２からホストコンピュータ１９へのデー
タ転送が第１のルートＬ１を経て行われる場合において
、ユーザ開発装置１０にカバレージ解析のためのプログ
ラムを載せれば、上記の分岐命令ファイルをホストコン
ピュータ１９からユーザ開発装置１１０に転送してユー
ザ開発装置１０でカバレージ情報だけを取出し、それを
フロッピーディスク１６に格納することによりホストコ
ンピュータ１９に伝達することもできる。尚、ユーザ開
発装置１０に表示装置やプリンタが備えられている場合
には、カバレージ解析及びその解析結果の出力までユー
ザ開発装置１０で行うこともできる。

本実施例システムによれば以下の作用効果を得ることが
できる。

（１）分岐命令コードの特定ビットの状態が変更され、
且つ、情報エリアが付加された分岐命令が評価チップ２
４によってフェッチされた場合に、当該分岐命令の実行
状況が当該情報エリアに記録されるので、この情報エリ
アのセット内容に基づいて当該分岐命令のカバレージ解
析を行うことができ、この解析によって本実施例の分岐
命令や分岐条件を明らかにすることにより、より高度な
ソフトウェア管理が可能となる。

（２）上記（１）の作用効果により、テスト対象プログ
ラムについて−通りのカバレージ測定が終了された後に
、すべての分岐命令の情報エリア４０の記録内容を抜出
して、各分岐命令毎に、条件成立により分岐したか否か
の判別、及び条件成立により分岐した場合においての当
該分岐の成立条件の判別を行うことができるので、ソフ
トウェアデバッグ特に分岐命令に関してのテストを詳細
に行うことができ、高品質ソフトウェアの開発を支援す
ることができる。

（３）また、ホストコンピュータ１９においてはカバレ
ージ測定モードと通常動作モードとの切換えが可能とさ
れているため、カバレージ測定モードによりテスト対象
プログラムのデバッグが十分に行われた後、特に当該テ
スト対象プログラムが実稼動に移行される場合に、分岐
命令コードを通常モードに簡単に戻すことができ、これ
により、分岐命令のワード長がカバレージ測定時より減
少され、実稼動に移行された場合のプログラム実行の効
率低下を抑制できる。

（４）更に上記（１）、（２）の作用効果は、カバレー
ジ測定モードにおいて形成された分岐命令を用いること
で得られるもので、外付はハードウェアによって得るも
のではないため、命令キャッシュを内蔵するなど、評価
チップが高機能化されたものであるにもかかわらず、デ
バッグ対象プログラムのカバレージ測定を適確に行うこ
とができる。換言すれば１本実施例でのカバレージ測定
方法によれば、特殊なハードウェアを必要とせずに、テ
スト対象プログラムの実行環境そのものにおいてテスト
することができるので、マイクロコンピュータが高機能
化されても、それに対処し得る。

〔実　施　例２〕 第７図には、仮想記憶システムへの適用例が示される。

同図に示されるように、このシステムは、特に制限され
ないが、多様な分散キャッシュと並列処理により高機能
化されたマイクロコンピュータ５０と、テスト対象プロ
グラムなどが格納されるＲＡＭ５１と、本実施例システ
ムの初期設定用のプログラムなどが格納されたＲＯＭ５
２と、記憶装置５４との間でデータの入出力を可能とす
るｌ１０５３とを有する。尚、マイクロコンピュータ５
０の基本的構成は第２図に示されるのと等しい。記憶装
置１５４には例えばフロッピーディスク装置が適用され
、Ａ、Ｂ、Ｃで区別されるように複数のプログラムが格
納されている。このプログラムＡ、Ｂ、Ｃがｌ１０５３
を介して選択的にＲＡＭ５１に転送されることにより、
当該複数のプログラムＡ、Ｂ、Ｃが時分割で使用可能と
される。

かかるシステムにおいて外部記憶装置５４内の複数のプ
ログラムＡ、Ｂ、Ｃの全てがテスト対象とされる場合で
も、上記実施例と同様に、分岐命令の特定ビット例えば
最上位ビットの状態を変更するとともに当該命令コード
に分岐命令の実行状況をセットするための情報エリアを
付加することにより（第３図参照）、当該分岐命令のカ
バレージ測定を適確に行うことができる。例えばプログ
ラムＡがＲＡＭ５１に転送され、それがマイクロコンピ
ュータ５０により実行されると、上記の分岐命令フェッ
チにより当該分岐命令の情報エリアに当該命令の実行状
況が記録される。情報エリア及び当該エリアへの実行状
況の記録については上記第１実施例の場合と同様である
のでここでは詳述しない。そしてこのプログラムＡから
他のプログラム例えばプログラムＣの実行に移行される
場合、ＲＡＭ５１内にはプログラムＣが格納されること
になるが、ＲＡＭ５１にこのプログラムＣが転送される
前に当該ＲＡＭ５１内のプログラムＡが記憶装置１５４
に退避される。これにより、上記プログラムＡについて
のカバレージ測定結果が消滅されるのを防止することが
できる。そしてその後にＲＡＭ５１にプログラムＣが転
送され、上記プログラムＡと同様にマイクロコンピュー
タ５０により当該ＲＡＭ５１内のプログラムＣが実行さ
れ、当該分岐命令の実行状況が当該分岐命令の情報エリ
アに記録される。尚、他のプログラムへ移行される場合
にも上記と同様にプログラムの退避が行われる。そして
同一分岐命令が複数回実行される場合には、上記実施例
の場合と同様に、情報エリアに既に記録されている実行
状況と今回の実行状況との論理和がとられ、それが新た
な実行状況として当該情報エリアに記録される。

このようにして全てのテスト対象プログラムについての
−通りのテストが終了された時点で、記憶装置５４内に
退避されたプログラムから分岐命令を抽出することによ
り、上記実施例の場合と同様に分岐命令のカバレージ解
析を適確に行うことができる。尚、このカバレージ解析
については上記実施例と同様に、ホストコンピュータ１
９　（第１図参照）によって、若しくはマイクロコンピ
ュータ５０によって行うことができる。

〔実　施　例３〕 第８図には、他の実施例において使用されるＣＶＲ（カ
バレージ）命令のフォーマットが示される。同図に示さ
れるＣＶＲ命令は、特に制限されないが、６０で示され
る命令コードと、６１で示される情報エリアとから成る
。この命令コード（５５５５）は、当該命令がＣＶＲ命
令であることを示しているが、ＣＶＲ命令を示す限り、
どのような値でもよい。この命令がマイクロコンピュー
タで実行される場合には、情報エリア６１に当該命令の
実行回数が記録されるようになっている。

第９図には分岐命令を含む通常のプログラムの基本的な
流れが示され、第１０図には上記ＣＶＲ命令が含まれる
プログラムの流れが示される。

上記ＣＶＲ命令を用いてカバレージ測定を行う場合、第
１０図に示されるように、分岐命令の通過パス６２と分
岐命令の分岐パス６３とにＣＶＲ命令６４．６５が挿入
される。このようなＣＶＲ命令挿入は、テスト対象プロ
グラムのアセンブラ段階で行うことができる。ＣＶＲの
情報エリア６１には当該ＣＶＲ命令の実行回数が記録さ
れるが、その初期値は１６進数で（ＯＯＯＯ）とされる
。

ＣＶＲ命令の実行回数は当該ＣＶＲ命令を実行するマイ
クロコンピュータによって行われる。例えば第１図に示
されるシステムを使用する場合、分岐命令に情報エリア
を形成する必要はないが、ホストコンピュータ１９にお
いて当該分岐命令の直後、すなわち当該分岐命令の通過
パス６２と分岐パス６３とに上記ＣＶＲ命令が挿入され
る。そしてこのＣＶＲ命令を含むプログラムがＲＡＭ１
２に転送され、評価チップ２４で当該プログラムが実行
される。このプログラム実行において第１０図の分岐命
令がフェッチされ、当該分岐命令の条件不成立により当
該分岐命令が通過された場合には、ＣＶＲ命令６４にお
ける情報エリア６１の値が＋１され、また分岐条件成立
により分岐された場合にはＣＶＲ命令６５における情報
エリア６１の値が＋１される。このようなインクリメン
トは、制御ユニット３２の制御下で実行ユニット３３に
よって行われる。尚、このインクリメントは、１６進数
の（Ｆ　Ｆ　Ｆ　Ｆ）で終了される。この情報エリアの
値は分岐命令の通過回数又は分岐回数を示し、これによ
って分岐命令の実行状況を間接的に把握することができ
、従って上記実施例と同様の効果を得ることができる。

尚、ＣＶＲ命令は、カバレージ測定が完了された後は不
必要となるから削除される。

〔実　施　例４〕 第１１図には、他の実施例において使用されるＣＶＲ命
令のフォーマットが示される。同図に示されるＣＶＲ命
令は上記第３実施例と同様に、ＣＶＲ命令を示すコード
（５５５５）を含んで成るが、このコードの最上位ビッ
トが情報エリアとして利用される。すなわちこのＣＶＲ
命令がマイクロコンピュータによって実行された場合、
上記ＣＶＲの命令コード（５５５５）の最上位ビットが
１１１　Ｉ＋とされ、１６進数の（Ｄ５５５）とされる
。

ただし、２回目以降のＣＶＲ命令フェッチ時には当該最
上位ビットへの書込みサイクルは発生されない。

本実施例におけるＣＶＲ命令は、上記第３実施例と同様
に分岐命令の通過パスと分岐パスとの双方に挿入される
ことにより、上記実施例と同様に評価チップ２４で実行
され、それぞれ通過、分岐に応じた１ビツト情報により
分岐命令の実行状況の記録が可能とされる。従って本実
施例においても、上記実施例と同様の効果を得ることが
できる。

特に本実施例では、カバレージ測定において２回目以降
のＣＶＲ命令フェッチ時には情報エリア（命令コードの
最上位ビット）への書込みサイクルが発生されないため
、高速システムのテスト時においてもカバレージ測定に
起因するプログラム実行速度の低下を阻止することがで
きる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。

例えば、上記実施例では評価チップ２４によって、分岐
命令を含む各種命令を実行するようにしたが、ユーザ実
機に搭載される実チップを使用することもできる。また
、上記実施例ではテスト対象プログラムをユーザ開発装
置１０内のＲＡＭ　１２内に格納するようにしたが、イ
ンサーキットエミュレータ１８内の貸出しメモリやその
他の書込み／読出し可能な外部メモリを使用することも
できる。更に上記第１実施例において、カバレージ測定
の簡略化を図るため、分岐条件の種類を記録するための
第３のエリア４０ｃを省略してもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タ開発システムや仮想記憶システムに適用した場合につ
いて説明したが、本発明はそれに限定されるものではな
く、例えば中、大型の全てのコンピュータシステム及び
その開発システムなどにも広く適用することができる。

本発明は少なくともソフトウェアデバッグを必要とする
条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、分岐命令コードの特定ビットの状態を変更し
て当該命令コードをカバレージ測定対象として認識可能
とするとともに、当該命令コードに情報エリアを付加し
、若しくは情報エリアが付加されたカバレージ命令を分
岐命令の直後に挿入することにより、当該情報エリアに
、当該分岐命令実行状況を記録させ、当該情報エリアの
記録内容を解析することで適確なカバレージ測定を行う
ことができる。しかも、かかるカバレージ測定方法にお
ける分岐命令実行状況検出は、マイクロコンピュータの
外部に出力される信号を用いるのではなく、マイクロコ
ンピュータに実行状況を書込ませることで可能としてい
るので、マイクロコンピュータが高機能化されている場
合においても、分岐命令の実行状況を直接若しくはカバ
レージ命令の実行状況により間接的に検出することがで
き、ソフトウェアの品質向上に大きく寄与できる。

更に、上記のように情報エリアが付加された分岐命令若
しくはカバレージ命令がフェッチされた場合に当該情報
エリアに分岐命令実行状況若しくはカバレージ命令の実
行状況を記録可能なマイクロコンピュータによって、上
記のようなカバレージ測定を適確に行うことができる。

【図面の簡単な説明】

第１図は本発明の第１実施例方法を適用したマイクロコ
ンピュータ開発システムのブロック図、第２図は第１図
に示されるマイクロコンピュータ（評価チップ）の詳細
な構成ブロック図、第３図は分岐命令のフォーマット図
、 第４図は第１図に示されるシステムにおけるＲＡＭの命
令語配置と当該命令の機械語コードとの関係説明図、 第５図はマイクロコンピュータ内の主要レジスタとその
ビット構成との説明図、 第６図は各種分岐命令とそれに対応する分岐条件との説
明図。 第７図は他の実施例システムのブロック図、第８図は他
の実施例方法に係るカバレージ命令のフォーマット説明
図、 第９図は分岐命令を含むプログラムの基本的な流れを示
すフローチャート、 第１Ｏ図はカバレージ命令が挿入されたプログラムの基
本的な流れを示すフローチャート、第１１図は他の実施
例方法に係るカバレージ命令のフォーマット説明図、 第１２図は分岐命令ファイルの説明図、第１３図はカバ
レージ解析結果の説明図である。 １０・・・ユーザ開発装置、１２．５１・・・ＲＡＭ。 １３．５２・・・ＲＯＭ、１４．５３・・・Ｉｌｏ、１
６゜１７．２１・・・フロッピーディスク、１８・・・
インサーキットエミュレータ、１９・・・ホストコンピ
ュータ、２０・・・プリンタ、２２・・・表示装置、２
３・・・ポンド、２４．５０・・・マイクロコンピュー
タ、３０・・・命令ブリフェッチユニット、３１・・・
命令デコードユニット、３２・・・制御−１＝ソト、３
３・・・実行ユニット、３４・・・メモリ管理ユニット
、３５・・・入出力制御ユニット、４０．６１・・・情
報エリア、４０ａ・・・第１のエリア、４０ｂ・・・第
２のエリア、４０Ｃ・・・第３のエリア、５４・・・記
憶装置、６０・・・命令コード、６２・・・通過パス、
６３・・・分岐パス、６４゜６５・・・ＣＶＲ命令。 ５ 第　　１　　図 第 ２ 図 第 図 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、分岐命令コードの特定ビットの状態を変更して当該
   命令コードをカバレージ測定対象として認識可能とする
   とともに、当該命令コードに情報エリアを付加するステ
   ップと、この情報エリアが付加された分岐命令を含むプ
   ログラムをマイクロコンピュータに実行させ、当該分岐
   命令の実行状況を当該情報エリアに記録させるステップ
   と、この情報エリアの記録内容に基づいて当該分岐命令
   のカバレージ解析を行うステップとを含むカバレージ測
   定方法。 ２、上記分岐命令の実行状況には、上記分岐命令に従っ
   て分岐したか否かの情報が含まれる請求項１記載のカバ
   レージ測定方法。 ３、上記分岐命令の実行状況には、上記分岐命令に従っ
   て分岐したか否かの情報と、分岐条件の種類についての
   情報とが含まれる請求項１記載のカバレージ測定方法。 ４、分岐命令の分岐パスと通過パスとの双方に、情報エ
   リアを備えたカバレージ命令を挿入するステップと、こ
   のカバレージ命令が挿入されたプログラムをマイクロコ
   ンピュータに実行させ、当該カバレージ命令の実行状況
   を上記情報エリアに記録させるステップと、当該情報エ
   リアの記録内容に基づいて上記分岐命令のカバレージ解
   析を行うステップとを含むカバレージ測定方法。 ５、上記分岐命令コードの特定ビットの状態変更及び分
   岐命令コードへの情報エリアの付加、又は上記カバレー
   ジ命令の挿入は、高級言語で記述されたソースプログラ
   ムを機械語に翻訳する段階で行われる請求項１、２、３
   又は４記載のカバレージ測定方法。 ６、分岐命令コードの特定ビットの状態が変更され且つ
   当該命令コードに情報エリアが付加されて成る分岐命令
   をフェッチした場合に当該情報エリアへの情報記録制御
   信号を生成する命令制御部と、この情報記録制御信号に
   従って上記分岐命令の実行状況を当該情報エリアに記録
   する実行部とを含むマイクロコンピュータ。 ７、情報エリアを含むカバレージ命令をフェッチした場
   合に当該情報エリアへの情報記録制御信号を生成する命
   令制御部と、この情報記録制御信号に従って、当該命令
   の実行状況を上記情報エリアにセットする実行部とを含
   むマイクロコンピュータ。