JPH03204059A - プログラム可能な制御装置 - Google Patents
プログラム可能な制御装置Info
- Publication number
- JPH03204059A JPH03204059A JP34250889A JP34250889A JPH03204059A JP H03204059 A JPH03204059 A JP H03204059A JP 34250889 A JP34250889 A JP 34250889A JP 34250889 A JP34250889 A JP 34250889A JP H03204059 A JPH03204059 A JP H03204059A
- Authority
- JP
- Japan
- Prior art keywords
- code
- input
- output
- main body
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プログラム可能な制御装置に関する。
従来の技術
第３図は、従来の制御装置の概略的な構成を示すブロッ
ク図である。
ク図である。
制御装置本体１には、これと信号の授受を行う周辺装置
である入出カニニット４が装着される機器つまりラック
を識別するコードと、そのラックに複数設定されている
装着位置つまりスロットのコードとを含むラック・スロ
ット届択信号ｐを対応するラックのスロットに送出する
機能が与えられている。また、この制御装置本体１には
、入出力ユニツ１−４と識別用のデータつまり入出カニ
ニット４が入力装置であるか出力装置であるかを識別す
る入力・出カバターンやその入出カニニット４と制ｔｘ
ｔ装置本体１との間で入出力されるべきデータのバイト
数を上記各ラック・スロットに対応付けて書込んだ機種
識別用メモリ２が設けられている。
である入出カニニット４が装着される機器つまりラック
を識別するコードと、そのラックに複数設定されている
装着位置つまりスロットのコードとを含むラック・スロ
ット届択信号ｐを対応するラックのスロットに送出する
機能が与えられている。また、この制御装置本体１には
、入出力ユニツ１−４と識別用のデータつまり入出カニ
ニット４が入力装置であるか出力装置であるかを識別す
る入力・出カバターンやその入出カニニット４と制ｔｘ
ｔ装置本体１との間で入出力されるべきデータのバイト
数を上記各ラック・スロットに対応付けて書込んだ機種
識別用メモリ２が設けられている。
一方、入出カニニット４には、その入出カニニット４の
装着されるべきラックおよびスロットのコードが書込ま
れたラック・スロット用メモリ５と、このラック・スロ
ット用メモリ５から読出されるコードと制御装置本体１
からラック・スロットに送出されるラック・スロット選
択信号ｐのコードとが一致しているか否かを判別し、一
致しているとき一致信号を出力する判別回路６とが設け
られている。さらに、この入出カニニット４には上記判
別回路６から出力される一致信号でリセットされ、制御
装置本体１と入出力ユニ・ｙト４との間でデータが１バ
イト入出力されるたびにインクリメントされ入出カニニ
ット４に規定されている入出力データのバイト数までカ
ウントする７カウンタ７と、その入出カニニット４の入
力・出カバターンを書込んだ入力・出カバターン用メモ
リ８が設けられており、そのメモリ８の入力・出カバタ
ーンは入出カニニット４が入力装置か出力装置かを判別
する入出力判別信号ｑとして制御、ＴＩＩ￥ｉ置本体装
に送出される。また、入出力ユニツｊ・４に規定される
バイト数に達した上記カウンタ７のカウント値はデータ
入出力動作の終了時点を知らせる終了信号ｒとして制御
装置本体ｌに送出される。
装着されるべきラックおよびスロットのコードが書込ま
れたラック・スロット用メモリ５と、このラック・スロ
ット用メモリ５から読出されるコードと制御装置本体１
からラック・スロットに送出されるラック・スロット選
択信号ｐのコードとが一致しているか否かを判別し、一
致しているとき一致信号を出力する判別回路６とが設け
られている。さらに、この入出カニニット４には上記判
別回路６から出力される一致信号でリセットされ、制御
装置本体１と入出力ユニ・ｙト４との間でデータが１バ
イト入出力されるたびにインクリメントされ入出カニニ
ット４に規定されている入出力データのバイト数までカ
ウントする７カウンタ７と、その入出カニニット４の入
力・出カバターンを書込んだ入力・出カバターン用メモ
リ８が設けられており、そのメモリ８の入力・出カバタ
ーンは入出カニニット４が入力装置か出力装置かを判別
する入出力判別信号ｑとして制御、ＴＩＩ￥ｉ置本体装
に送出される。また、入出力ユニツｊ・４に規定される
バイト数に達した上記カウンタ７のカウント値はデータ
入出力動作の終了時点を知らせる終了信号ｒとして制御
装置本体ｌに送出される。
さらに、制御装置本体ｌには、上記入出力ユニッＩ−４
＋７） 入力・出カバターン用メモリ８から送出される
入出力判別信号ｑと終了信号ｒとを一時的に記憶するメ
モリ３が設けられている。
＋７） 入力・出カバターン用メモリ８から送出される
入出力判別信号ｑと終了信号ｒとを一時的に記憶するメ
モリ３が設けられている。
上記制御、１１装置において、制御装置本体ｌから入出
力動作の対象となる入出カニニット４を選択するための
ラック・スロット選択１３号ｐが対応するラックのスロ
ットに送出されると、そのスロットに装着された入出カ
ニニット４の判別回路６では、そのラック・スロット選
択信号ｐのラックおよびスロットの各コードとラック・
スロット用メモリ５から読出されるコードとの比較が行
われる。これらのコードが一致した場合には、判別回路
６から一致信号Ｓが出力され、その一致信号Ｓによって
カラ〉・タフがリセットされる。その結果、入力・出カ
バターン用メモリ８に書込まれているデータつまり入力
・出カバターンがカウンタ７によって読出され、入力・
出カバターンは入出力判別信号９として制御ｎ装置１の
メモリ３に与えられる。
力動作の対象となる入出カニニット４を選択するための
ラック・スロット選択１３号ｐが対応するラックのスロ
ットに送出されると、そのスロットに装着された入出カ
ニニット４の判別回路６では、そのラック・スロット選
択信号ｐのラックおよびスロットの各コードとラック・
スロット用メモリ５から読出されるコードとの比較が行
われる。これらのコードが一致した場合には、判別回路
６から一致信号Ｓが出力され、その一致信号Ｓによって
カラ〉・タフがリセットされる。その結果、入力・出カ
バターン用メモリ８に書込まれているデータつまり入力
・出カバターンがカウンタ７によって読出され、入力・
出カバターンは入出力判別信号９として制御ｎ装置１の
メモリ３に与えられる。
これ以後、カウンタ７から出力されるリード信号Ｒおよ
びライト信号Ｗに基づいて、制御装置本体１と入出カニ
ニット４との間でデータの入出力動作が行われる。カウ
ンタ７は、データが１バイト入出力されるたびにインク
リメントされ、そのカウント値が規定のバイト数に達す
ると、そのカウント値が終了信号ｒとして出力され制御
装置本体１のメモリ３に書込まれる。その結果、制御装
置本体１はデータ入出力動作を終了すべきことを知る。
びライト信号Ｗに基づいて、制御装置本体１と入出カニ
ニット４との間でデータの入出力動作が行われる。カウ
ンタ７は、データが１バイト入出力されるたびにインク
リメントされ、そのカウント値が規定のバイト数に達す
ると、そのカウント値が終了信号ｒとして出力され制御
装置本体１のメモリ３に書込まれる。その結果、制御装
置本体１はデータ入出力動作を終了すべきことを知る。
以上の動作によって、メモリ３に書込まれた入出力判別
信号９つまり入出カニニット４の入力・出カバターンと
終了信号ｒつまり入出カニニット４に規定されているバ
イト数は、制御装置２の機種識別用メモリ２に予め書込
まれているこのときのラック・スロットのコードに対応
する入力・出カバターンおよびバイト数と照合され、そ
の結果からラック・スロットに正しい入出力ユニ・ソト
４が装着されているか否かが判定される。
信号９つまり入出カニニット４の入力・出カバターンと
終了信号ｒつまり入出カニニット４に規定されているバ
イト数は、制御装置２の機種識別用メモリ２に予め書込
まれているこのときのラック・スロットのコードに対応
する入力・出カバターンおよびバイト数と照合され、そ
の結果からラック・スロットに正しい入出力ユニ・ソト
４が装着されているか否かが判定される。
発明が解決しようとする課題
しかしなから、上述した従来の制御装置の場合、実際に
データ入出力動作を行った後で初めて正しい入出カニニ
ット４が装着されているか否かを判別する組成であるた
め、間違った入出カニニット４との間でデータ入出力動
作が行われる可能性があるばかりか、予め制御装置本体
１側にｔ３納している入力・出カバターンやバイト数と
入出カニニット４から送出される入力・出カバターンや
バイト数との照合がソフトウェアで行われるため、その
処理に時間がかかるという問題点があった。
データ入出力動作を行った後で初めて正しい入出カニニ
ット４が装着されているか否かを判別する組成であるた
め、間違った入出カニニット４との間でデータ入出力動
作が行われる可能性があるばかりか、予め制御装置本体
１側にｔ３納している入力・出カバターンやバイト数と
入出カニニット４から送出される入力・出カバターンや
バイト数との照合がソフトウェアで行われるため、その
処理に時間がかかるという問題点があった。
したがって本発明の目的は、誤ったデータが入出力され
ることがなく処理時間も短縮可能なプログラム可能な制
御装置を提供することである。
ることがなく処理時間も短縮可能なプログラム可能な制
御装置を提供することである。
作 用
本発明に従えば、実際のデータ入出力動作を行う前に、
ハードウェアによって適正な周辺装置が装着されている
か否かのチエツク′を行う構成としているので、間違っ
たデータを入出力することがなく安全性が向上するとと
もに、全体の処理時間も短縮することができる。
ハードウェアによって適正な周辺装置が装着されている
か否かのチエツク′を行う構成としているので、間違っ
たデータを入出力することがなく安全性が向上するとと
もに、全体の処理時間も短縮することができる。
実施例
第１図は、本発明の一実施例である制御装置の概略的な
構成を示すブロック図である。制御装置本体１１には、
これと信号の授受を行う周辺装置である入出カニニット
１３が装着されるラックおよびそのラックに複数設定さ
れている装着位置であるスロットを識別するコードと、
そのラックおよびスロットに対応付けられる入出カニニ
ット１３を識別するための機種識別コードとが、１対１
に対応付けた対照表の形で格納されたユニットコード用
メモリ１２が設けられ、このメモリ１２のユニットコー
ドａは対応するラックのスロットに送出される。この場
合、上記ユニットコードａのデータ量を例えば１バイト
とすると、そのうち５ビツトがラック・スロットコード
に、また残る３ビツトが機種識別コードに割り当てられ
る。機種識別コードの具体的な内容としては、従来例で
示した入力・出カバターンやバイト数などが用いられる
。
構成を示すブロック図である。制御装置本体１１には、
これと信号の授受を行う周辺装置である入出カニニット
１３が装着されるラックおよびそのラックに複数設定さ
れている装着位置であるスロットを識別するコードと、
そのラックおよびスロットに対応付けられる入出カニニ
ット１３を識別するための機種識別コードとが、１対１
に対応付けた対照表の形で格納されたユニットコード用
メモリ１２が設けられ、このメモリ１２のユニットコー
ドａは対応するラックのスロットに送出される。この場
合、上記ユニットコードａのデータ量を例えば１バイト
とすると、そのうち５ビツトがラック・スロットコード
に、また残る３ビツトが機種識別コードに割り当てられ
る。機種識別コードの具体的な内容としては、従来例で
示した入力・出カバターンやバイト数などが用いられる
。
一方、入出カニニット１３には、その入出カニニット１
３の装着されるべきラックおよびスロットのコードが格
納されたラック・スロット用メモリ１４と、その入出力
ユニュト１３の機種を識別するために各入出カニニット
１３別に割り当てられている機種識別コードが格納され
た機種識別用メモリ１５と、上記ラック・スロット用メ
モリ１４および機種識別用メモリ１５から読出されるコ
ードｂ、ｃと制御装置本体１からラック・スロットに送
出されるコードａとが一致しているか否かを判別し、一
致しているとき一致信号ｄを制御装置本体１１に送出す
る判別回路１６とが設けられている。
３の装着されるべきラックおよびスロットのコードが格
納されたラック・スロット用メモリ１４と、その入出力
ユニュト１３の機種を識別するために各入出カニニット
１３別に割り当てられている機種識別コードが格納され
た機種識別用メモリ１５と、上記ラック・スロット用メ
モリ１４および機種識別用メモリ１５から読出されるコ
ードｂ、ｃと制御装置本体１からラック・スロットに送
出されるコードａとが一致しているか否かを判別し、一
致しているとき一致信号ｄを制御装置本体１１に送出す
る判別回路１６とが設けられている。
第２図は、上記制御装置における入出カニニット１３装
着チエツク動作を示すフロー図である。
着チエツク動作を示すフロー図である。
次に、上記制御装置の入出カニニット１３装着チエツク
動作について説明する。まず、ステップＳ１において、
制御装置本体１１では、ユニットコード用メモリ１２に
格納されているラック・スロットのコードとこれに対応
する機種識別コードとが読出され、これがユニットコー
ドａとして対応するラックのスロットに送出される。
動作について説明する。まず、ステップＳ１において、
制御装置本体１１では、ユニットコード用メモリ１２に
格納されているラック・スロットのコードとこれに対応
する機種識別コードとが読出され、これがユニットコー
ドａとして対応するラックのスロットに送出される。
そのユニットコードは、ステップＳ２においてそのラッ
ク・スロットに装着されている入出カニニット１３の判
別回路１６の図示しない記憶部に書込まれる。
ク・スロットに装着されている入出カニニット１３の判
別回路１６の図示しない記憶部に書込まれる。
このとき上記判別回路１６では、ラック・スロット用メ
モリに格納されているラック・スロットコードｂと、機
種識別用メモリ１５に格納されている機種識別コードＣ
とを読出し、これらのコードｂｃと制御装置本体１１か
らのユニットコードａとを照合する動作が行われ、これ
らのコードが一致している場合には一致信号ｄが判定回
路１６から制御装置本体１１へと送出される。
モリに格納されているラック・スロットコードｂと、機
種識別用メモリ１５に格納されている機種識別コードＣ
とを読出し、これらのコードｂｃと制御装置本体１１か
らのユニットコードａとを照合する動作が行われ、これ
らのコードが一致している場合には一致信号ｄが判定回
路１６から制御装置本体１１へと送出される。
次のステップＳ３では、制御装置本体１１において上記
判定回路１６から送出される一致信号ｄの読込みが行わ
れる。
判定回路１６から送出される一致信号ｄの読込みが行わ
れる。
このとき、一致信号（ｌがあるか否かの判定がステップ
Ｓ４において行われる。これによって、制御装置本体１
１は一致信号ｄがあれば正しい入出カニニット１３が装
着されており、一致信号ｄが無い場きには間違った入出
カニニット１３が装着されていると確認できることにな
る。
Ｓ４において行われる。これによって、制御装置本体１
１は一致信号ｄがあれば正しい入出カニニット１３が装
着されており、一致信号ｄが無い場きには間違った入出
カニニット１３が装着されていると確認できることにな
る。
発明の効果
以上のように本発明によれば、実際のデータ入出力動作
を行う前に、ハードウェアによって適正な周辺装置が装
着されているか否かのチエツクを行う構成としているの
で、間違ったデータを入出力することがなく安全性が向
上するとともに、全体の処理時間も短縮することができ
る。
を行う前に、ハードウェアによって適正な周辺装置が装
着されているか否かのチエツクを行う構成としているの
で、間違ったデータを入出力することがなく安全性が向
上するとともに、全体の処理時間も短縮することができ
る。
第１図は本発明の一実施例である制御装置の概略的な構
成を示すブロック図、第２図はその制御装置のチエツク
動作を示すフロー図、第３図は従来の制御装置の概略的
な構成を示すブロック図である。 １１・・・制御装置本体、１２・・・ユニットコード用
メモリ、１３・・・入出カニニット、１４・・・ラック
・スロット用メモリ、１５・・・機種識別用メモリ、１
６・・・判別回路
成を示すブロック図、第２図はその制御装置のチエツク
動作を示すフロー図、第３図は従来の制御装置の概略的
な構成を示すブロック図である。 １１・・・制御装置本体、１２・・・ユニットコード用
メモリ、１３・・・入出カニニット、１４・・・ラック
・スロット用メモリ、１５・・・機種識別用メモリ、１
６・・・判別回路
Claims (1)
- 【特許請求の範囲】 周辺装置の装着位置が複数設けられている周辺装置装
着用機器の決められた装着位置に対応する周辺装置を装
着することによって、その周辺装置と制御装置本体との
間で信号の授受が適正に行えるようにしたプログラム可
能な制御装置において、制御装置本体には、周辺装置装
着用機器の各装着位置に対して、その装着位置を識別す
る装着位置コードとその装着位置に対応する周辺装置に
割り当てられている機種識別コードとを含む周辺装置選
択信号を送出する選択信号出力回路を設け、周辺装置に
は、その周辺装置に対応する周辺装置装着用機器の装着
位置を示す装着位置コードを記憶する装着位置コード用
メモリと、その周辺装置を示す機種識別コードを記憶す
る機種識別コード用メモリと、装着位置コード用メモリ
の装着位置コードと機種識別コード用メモリの機種識別
コードとを読出して制御装置本体から送出される選択信
号のコードと比較し、相互のコードが一致する場合に一
致信号を制御装置本体に送出するコード比較回路とを設
け、 コード比較回路から送出される一致信号によって周辺装
着用機器の装着位置に適正な周辺装置が装着されている
ことを制御装置本体に知らせるようにしたことを特徴と
するプログラム可能な制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34250889A JPH03204059A (ja) | 1989-12-29 | 1989-12-29 | プログラム可能な制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34250889A JPH03204059A (ja) | 1989-12-29 | 1989-12-29 | プログラム可能な制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03204059A true JPH03204059A (ja) | 1991-09-05 |
Family
ID=18354289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34250889A Pending JPH03204059A (ja) | 1989-12-29 | 1989-12-29 | プログラム可能な制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03204059A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7475181B2 (en) | 1993-02-10 | 2009-01-06 | Mondis Technology Ltd. | Display unit with processor and communication controller which communicates information to the processor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144931A (ja) * | 1983-02-07 | 1984-08-20 | Advantest Corp | 情報処理装置 |
| JPS61141001A (ja) * | 1984-12-14 | 1986-06-28 | Fuji Electric Co Ltd | プロセス制御システムの系構成診断方式 |
| JPS62249259A (ja) * | 1986-04-23 | 1987-10-30 | Mitsubishi Electric Corp | コンピユ−タシステム |
-
1989
- 1989-12-29 JP JP34250889A patent/JPH03204059A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144931A (ja) * | 1983-02-07 | 1984-08-20 | Advantest Corp | 情報処理装置 |
| JPS61141001A (ja) * | 1984-12-14 | 1986-06-28 | Fuji Electric Co Ltd | プロセス制御システムの系構成診断方式 |
| JPS62249259A (ja) * | 1986-04-23 | 1987-10-30 | Mitsubishi Electric Corp | コンピユ−タシステム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7475181B2 (en) | 1993-02-10 | 2009-01-06 | Mondis Technology Ltd. | Display unit with processor and communication controller which communicates information to the processor |
| US7475180B2 (en) | 1993-02-10 | 2009-01-06 | Mondis Technology Ltd. | Display unit with communication controller and memory for storing identification number for identifying display unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367640A (en) | System for configuring an input/output board in a computer | |
| US5274771A (en) | System for configuring an input/output board in a computer | |
| US5818347A (en) | Identification of HVAC systems in a communication network | |
| US4504927A (en) | Programmable controller with expandable I/O interface circuitry | |
| KR960002144B1 (ko) | 단말기 | |
| EP0634722A2 (en) | Universal asynchronous receiver/transmitter | |
| US4905142A (en) | Semiconductor integrated circuit device with built-in arrangement for memory testing | |
| JPS6133218B2 (ja) | ||
| US5042002A (en) | Programmable controller with a directed sequencer | |
| US4074229A (en) | Method for monitoring the sequential order of successive code signal groups | |
| US4682283A (en) | Address range comparison system using multiplexer for detection of range identifier bits stored in dedicated RAM's | |
| KR850000622B1 (ko) | 데이타 처리 시스템 | |
| US4347608A (en) | Self-checking system for electronic processing equipment | |
| JPH0348959A (ja) | メモリ素子及び周辺素子の選択装置 | |
| US6401139B1 (en) | System for activating and configuring an input/output board in a computer | |
| US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
| JPH01173244A (ja) | コピー防止ｒｏｍ回路 | |
| US5077684A (en) | System for accurately informing each of adapters of its packaged location | |
| US4115866A (en) | Data processing network for communications switching system | |
| US3371319A (en) | Stored program, common control, selecting system | |
| JPS5996600A (ja) | メモリ装置 | |
| US6987697B2 (en) | Memory device | |
| SU1536384A1 (ru) | Устройство дл контрол микропроцессорной системы | |
| US5644618A (en) | Method of self-diagnosing a mobile telephone set for use in a mobile telephone switching system and a mobile telephone set to which the method is applied | |
| JP2736114B2 (ja) | エリア割付け装置 |