JPH0320834A - 情報処理装置の初期診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、情報処理装置のシステム立ち上げの際、装置
各部の機能が正常か否かを診断する情報処理装置の初期
診断方法に関する． （従来の技術） 第２図に、従来一般の情報処理装置のブロック図を示す
． 図において、この装置は、中央処理装置（ＰＵ）１に対
し、システムバス２を介して主記憶装置（ＭＥＭ）３と
入出力装置（Ｉ／Ｏ）４が接続されており、更に、シス
テムバス２のバス権をコントロールするために、システ
ムバスコントローラ（ＳＰＣ）５が接続された構成とな
っている。

入出力装置４においては、例えば３つの人出・力制御部
４１，４２．４３を介して、それぞれ通信回線（ＣＣ）
４４、磁気ディスク装置（ＤＫ）４５、フロッピーディ
スク装置（ＦＤ）４６が接続されている． 上記のような情報処理装置は、一般に、メモリ容量の増
大要求に対する拡張性を容易にするために、特定の機能
単位でそれぞれ別々の基板に分割されている。

第３図には、そのような従来の情報処理装置の基板構成
斜視図を図示した。

図のように、この装置は、第２図に示す中央処理装置１
を搭載した中央処理装置基板ＩＢと、主記憶装置３を搭
載した主記憶装置基板３Ｂと、各種入出力装置を搭載し
た３枚の入出力基板４Ｂとに分割されている。これらの
基板は、何れもシステムバスポード２Ｂに対し、図示し
ないコネクタ等を介して差込み接続されている。システ
ムバスポード２Ｂには、第２図に示したシステムバス２
が搭載されている。このようにすれば、各機能ブロック
毎の切口が明確となり、例えばメモリ基板の増設も容易
である。

さて、この種の情報処理装置のシステム立ち上げの際は
、装置各部が正常に動作するか、各基板が確実に装着さ
れているかどうか等の初期診断が要求される。

第４図から第６図を用いて、従来の初期診断方法を説明
する。

第４図は、従来方法による初期診断実施の際の情報処理
装置ブロック図である。

中央処理装置１においては、プロセッサ１１に対して、
内部バス１２を介してリード・オンリ・メモリ　（ＲＯ
Ｍ）１３と、キャッシュメモリ１４と、入出力ボートｌ
５が接続されている。

プロセッサ１１は、システム全体の制御を行なうマイク
ロプロセッサ等から構成され、リード・オンリ・メモリ
１３は、プロセッサ１１の動作プログラムを格納したメ
モリである。尚、このリード・オンリ・メモリ１３には
、この装置のシステム立ち上げの際に実行される初期診
断プログラム１３ａ等が格納されている． キャッシュメモリ１４は、プロセッサ１１のメモリアク
セス動作を高速化するために、システムバス２に接続さ
れた主記憶装置３等から、入出力ボート１５を介して、
そのデータの一部の転送を受けるランダム・アクセス・
メモリ等から構成される。

第５図に、例えば、プロセッサ１１として、モトローラ
社のＭＣ６８０２０マイクロプロセッサを用いた場合の
初期診断用アドレス空間を図示した．このアドレス空間
２００は、先頭にＩＰＬ空間２０１を配置し、その後に
主記憶装置（ＭＥＭ）空間２０２、入出力装置（Ｉ／Ｏ
）空間２０３、リード・オンリ・メモリ（ＲＯＭ）空間
２０４、及びキャッシュメモリ空間２０５等から構成さ
れている。

ＩＰＬ空間２０１は、リセット時に、第４図に示すリー
ド・オンリ・メモリｌ３の一部がアドレス空間の先頭に
見えるようにして、プロセッサ１ｌがプログラムカウン
タ（ｐｃ）やスタックポインタ（Ｉ　Ｐ）を読出せるよ
うにしている。

また、初期診断動作の開始に当たって、第４図に示すよ
うに、プロセッサｌ１の内部には、プログラム実行ステ
ップをカウントするプログラムカウンタＩｌｌと、プロ
グラム中の割込み制御を行なう割込みスタックポインタ
１１２と、プログラム実行中、第５図に示したアドレス
空間のアクセスポイントを指し示すベクターベースレジ
スタ１１３を設定する．また、リード・オンリ・メモリ
ｌ３には、初期診断プログラム１３ａと割込みベクター
テーブル１３ｂとが格納されている．この割込みベクタ
ーテーブル１３ｂは、プログラム実行中、割込みが発生
したとき、割込み先アドレスを求めるためのアドレス変
換テーブルデータから成る。

第６図は、従来の初期診断フローチャートである。

先ず、装置の電源が投入されて、第４図に示すプロセッ
サ１ｌがリセットされると、プロセッサ１１内部のベク
ターベースレジスタ１１３が“Ｏ”に初期化され、第５
図に示したアドレス空間の“Ｏ”番地がアクセスされる
（第５図の矢印の）。これにより、プログラムカウンタ
の値と割込みスタックポインタの値が読出されて、プロ
セッサｌ１内部のプログラムカウンタ１１１及び割込み
スタックポインタ１１２にセットされる（第６図ステッ
プＳｌ）。

こうして初期診断プログラムが開始されると、第５図に
示すように、ベクターベースレジスタ＋１３は、矢印■
に示すように、リード・オンリ・メモリ空間２０４の割
込みベクターテーブルの先頭アドレスをアクセスポイン
トとする。

次に、第４図のリード・オンリ・メモリｌ３のハッシュ
チェックが実行される（第６図ステップＳ２）。初期診
断プログラム１３ａは、リード・オンリ・メモリｌ３の
内部に書込まれており、若し、このリード・オンリ・メ
モリ１３が正しく読めない場合には、その後、如何なる
診断を実施しても無駄だからである． 尚、ハッシュチェックとは、リード・オンリ・メモリ１
３内のデータを順次読出して、その値を加算し、リード
・才ンリ・メモリｌ３に予め格納されているその計算結
果と比較して、リード・オンリ・メモリ１３の読出しの
正常性を確認する手法である。

このハッシュチェックにより、リード・オンリ・メモリ
１３が正常であると判断されると、ベクターベースレジ
スタ１１３はアクセスポイントを第５図の矢印■に移し
、第４図のシステムバス２に接続された主記憶装置３上
に、制御データ３ａを設定する（第６図ステップＳ３）
。この制御データ３ａ中には、スタックエリア３１，ワ
ークエリア３２、割込みベクターテーブル３３及びベク
ターベースレジスタ３４を設定する。スタックエリア３
１やワークエリア３２は、診断プログラム実行中の各種
データやパラメータを一時格納しておくエリアである。

また、ベクターベースレジスタ３４には、プロセッサ１
１において設定されていたベクターベースレジスタ１１
３の値を移す（第６図ステップＳ４）． 以上の状態で、プロセッサｌ１は、リード・オンリ・メ
モリ１３から初期診断プログラムを読出し、主記憶装置
３上に設定された制御データ３ａを使用して、キャッシ
ュメモリ１４の機能チェック（第６図ステップＳ５）、
主記憶装置３の診断（第６図ステップＳ６）、及び入出
力装置４の実装診断（第６図ステップＳ７）等を実行す
る．キャッシュメモリ１４の機能チェックは、キャッシ
ュメモリ１４自体の診断と、キャッシュメモリ制御用の
周辺回路の動作診断を含む．主記憶装置３の診断は、主
記憶装置３へのデータの書込み，読出しが正常に行なわ
れるか否かの判断による．この場合、既に診断を行なっ
たキャッシュメモリ１４が活用される。入出力装置４の
実装診断は、入出力装置３に対し、所定のコマンドを発
して正規の応答があるか等により行なわれる。

そして、これらの初期診断が終了し、各部の機能が正常
であると判断されると、第５図に示したＩＰＬの読出し
が行なわれ、入出力装置４の１つである磁気ディスク装
置等から、システムプログラムのローディング等を開始
する（第６図ステップＳ８）。

以上のように従来の情報処理装置においては、電源投入
後に実行される初期診断プログラムは、リード・オンリ
・メモリｌ３の内部に格納されており、先ず、中央処理
装置基板上のごく限られた部分から、その正常性を確認
しつつ、次第に範囲を拡大しながら診断を進めていく。

そして、主記憶装置３上に、スタックエリアやワークエ
リア等の制御データが設定されると、プロセッサ１１は
、割込みやサブルーチンを用いて、主記憶装置３等の複
雑な診断プログラムの実行が可能となる． （発明が解決しようとする課題） ところで、上記のような従来の方法では、先ず、初期診
断実行のために、プロセッサ１１はシステムバス２を介
して、主記憶装置３上にスタックエリアやワークエリア
等を含む制御データ３ａを設定している． 一方、例えば、モトローラ社のＭＣ６８０２０マイクｏ
７’ロセッサは、主記憶装置３やシステムバス２に障害
が発生してバスエラーが通知されると、バスエラー処理
を行なった後に元の状態に復帰できるように、プロセッ
サ１ｌのレジスタ値等を主記憶装置３上のスタックエリ
ア３１に退避させる。

しかしながらここで、若し、主記憶装置３やシステムバ
ス２の障害が恒久的である場合は、再びバスエラーが発
生する。この状態を多重バスエラーと呼ぶが、プロセッ
サが多重バスエラーを認識するとフォルト状態となり、
プログラムの実行が停止される。従って、多重バスエラ
ーが発生した場合、プロセッサが全く動作できず、障害
の内容を認識し、それを外部に通知したり表示したりす
ることが不可能になってしまう。特に、第３図に示した
ように、情報処理装置の各部が基板により切分けられて
おり、これが、システムバスボード２Ｂを介して相互に
接続されているような場合、接続不良等によるシステム
バスエラーは比較的発生し易い． 一方、ワークエリアやスタックエリアを設定せずに、主
記憶装置３の診断が可能なプログラムを作れば、上記の
ような問題は解決される．ところが、それでは診断プロ
グラムが複雑になり、しかも高機能なメモリ診断プログ
ラムの作成は困難になる。

本発明は以上の点に着目してなされたもので、主記憶装
置やシステムバスが全く動作しない場合にも支障無くそ
の診断を行なうことを可能とし、更に、主記憶装置の高
機能な診断を行なうことのできる情報処理装置の初期診
断方法を提供することを目的とするものである。

（課題を解決するための手段） 本発明の情報処理装置の初期診断方法は、プロセッサが
搭載された基板に、システムバスな介して主記憶装置及
び他の入出力装置が接続されたものにおいて、前記プロ
セッサが、システム立ち上げのための初期診断を行なう
場合に、前記プロセッサと共に、同一基板上に搭載され
たキャッシュメモリに、前記初期診断実行のための制御
データを一時格納して、前記主記憶装置の診断を実行し
、前記主記憶装置が正常と診断された後、その主記憶装
置に前記制御データを移して、前記他の入出力装置の診
断を実行することを特徴とするものである。

（作用） 以上の方法では、先ず、プロセッサと共に同一基板上に
搭載されたキャッシュメモリに、初期診断実行のため辺
制御データを一時格納する。即ち、キャッシュメモリ上
にスタックエリアやワークエリア等を作成する。プロセ
ッサと同一基板上に搭載されたキャッシュメモリの場合
、システムバスな介して接続された主記憶装置に比べて
はるかに信頼性が高く、又、キャッシュメモリ自体は少
容量であり、簡単なプログラムにより診断が可能である
。その状態で、主記憶装置の診断を実行し、主記憶装置
が正常と診断されると、主記憶装置に制御データを移す
。キャッシュメモリを正規の状態で使用し、プロセッサ
による入出力装置のアクセス等の際に、診断処理の高速
化を図るためである。以上により、主記憶装置の高機能
な診断が可能となり、主記憶装置への制御データ転送後
は、従来通りの診断が実行される。

（実施例） 以下、本発明を図の実施例を用いて詳細に説明する。

第ｌ図は、本発明の初期診断方法を実施した情報処理装
置のブロック図である。

図において、中央処理装置１には、システムバス２を介
して主記憶装置３及び人出力装置４が接続されている． 中央処理装置１は、第４図で説明したと同様に、内部バ
ス１２に対し、プロセッサ１１と、リード・オンリ・メ
モリ（ＲＯＭ）１３と、キャッシュメモリ１４と、入出
力ボートｌ５が接続された構成のものである．また、入
出力装置４は、第２図において説明したように、磁気デ
ィスク装置やフロッピーディスク装置等の、種々の入出
力用機器から構成される。尚、この入出力装置４の構成
は、第２図に示したものと略同様のため、その重複する
説明を省略する。

ここで、本発明の方法の実施に当たり、上記装置の各ブ
ロックには、次のようなデータの設定を行なう。

先ず、プロセッサｌ１には、プログラムカウンタ１１１
と、割込みスタックポインタ１１２と、ベクターベース
レジスタ１１３とを設定する。また、リード・才ンリ・
メモリ１３には、予め初期診断プログラム１３ａ及び割
込みベクターテーブル１３ｂを格納しておく。

更に、本発明の方法においては、キャッシュメモリ１４
中に制御データ１４ａを格納する領域を設定し、そこに
スタックエリア１４１と、ワークエリア１４２と、割込
みベクターテーブル１４３と、ベクターベースレジスタ
１４４とを設定する。

この制御データ１４ａは、少なくとも主記憶装置３の診
断時に、キャッシュメモリ１４中に設定され、主記憶装
置３の診断が終了すると、その後は主記憶装置３に転記
される．即ち、主記憶装置３には、転記される制御デー
タを格納する領域３ａを設け、ここにスタックエリア３
１，ワークエリア３２、割込みベクターテーブル３３及
びベクターベースレジスタ３４を設定する。

第７図に、本発明の初期診断用アドレス空間を示す． 図のように、本発明の方法においては、先ず、アドレス
空間２００の先頭に、従来技術と同様ＩＰＬ空間２０１
を設定し、これに続いて主記憶装置空間２０２、入出力
装置空間２０３、リード・才ンリ・メモリ空間２０４及
びキャッシュメモリ空間２０５を設定している。

第８図に、本発明の初期診断方法のフローチャートを示
す。

このフローチャートを用いて、本発明の方法を順を追っ
て説明する。

先ず、第１図に示した情報処理装置の電源がオンされ、
装置のリセットが完了すると、ベクターベースレジスタ
１１３のアクセスポインタは“Ｏ”に初期化され（第７
図矢印■）、第１図に示したプロセッサ１１が、第７図
に示すアドレス空間２００の“Ｏ”番地より、プログラ
ムカウンタの値と割込みスタックポインタの値を読出す
。これらは、第１図に示すプログラムカウンタ１１１及
び割込みスタックポインタ１１２にセットされる（第８
図ステップＳ１）．また、初期診断プログラム実行開始
に当たり、ベクターベースレジスタ１１３のアクセスポ
イントを矢印■のように、リード・オンリ・メモリ空間
２０４の割込みベクターテーブル２０４ａの先頭アドレ
スに変更する．診断プログラムが開始されると、始めに
、第１図に示したリード・オンリ・メモリ１３のハツシ
ュチェックが実行される（第８図ステップＳ２）．ハツ
シュチェックの内容は、既に従来技術で説明した通りの
ものである。

次に、本発明の方法においては、第１図に示すキャッシ
ュメモリｌ４の診断を行なう。キャッシュメモリ１４は
、小容量のランダム・アクセス・メモリから成り、比較
的簡単なデータの書込みと読出し動作によりその診断が
完了する。

尚、この場合、制御データ１４ａの設定に必要な最小限
の領域の診断だけでよく、その周辺のキャッシュメモリ
制御回路等を含めたキャッシュ機能自体のチェックは複
雑となるため、この段階では行なわない。

キャッシュメモリ１４が正常であると判断された場合、
このキャッシュメモリ１４中にスタックエリア１４１　
，ワークエリア１４２を確保し、更に、リード・才ンリ
・メモリｌ３から読出した割込みベクターテーブル１４
ａを格納する。また、プロセッサｌｌ中に設定したベク
ターベースレジスタ１１３を読出し、キャッシュメモリ
１４中にベクターベースレジスタ１４４を設定する（第
８図ステップＳ４，ステップＳ５）． これまでの処理は、第１図に示すように、プロセッサ１
ｌを搭載した同一基板上の資源の診断であり、部品点数
が少なく、又、コネクタ等の介在もなく、障害が発生す
る確率が低い。従って、これまでの診断動作において、
多重バスエラーが発生することは極めて稀と考えられる
． 以上の処理によって、キャッシュメモリ１４中には、情
報処理装置各部の診断を割込みやサブルーチンを用いて
実行することのできる、複雑なプログラムの動作に使用
され制御データ１４が確保される．従って、この状態で
、主記憶装置中に制御データを設定した場合と同様に、
装置各部の診断が可能となる。

本発明の方法においては、次に主記憶装置３の診断に移
る（第８図ステップＳ６）。この主記憶装置診断中に、
システムバス２や主記憶装置３に異常があっても、キャ
ッシュメモリ１４のベクターテーブル１４３及びスタッ
クエリア１４１を用いて、バスエラーの割込み処理が実
行される。従って、従来のような多重バスエラーに基づ
く動作停止等が生じない。

主記憶装置３の診断が正常に完了した場合、システムバ
ス２及び主記憶装置３は健全であると診断される。その
次は、先にキャッシュメモリ１４中に一時格納した制御
データ１４ａを、そのまま主記憶装置３へ転送する（第
８図ステップＳ７，Ｓ８）。

尚、キャッシュメモリｌ４中に設定された制御データ１
４ａを用いて、主記憶装置３のみならず、システムバス
２に接続された入出力装置４等の診断を実行することも
可能である。しかしながら、本発明においては、診断の
高速化等を確保するため、主記憶装置３の診断終了後は
、従来と同様に主記憶装置３中に制御データの設定を行
なう。そして、続いてキャッシュ機能の診断を行なう（
第８図ステップＳ９）。

通常、主記憶装置３や入出力装置４に対しブロセッサｌ
１がアクセスする場合、一旦アクセスすべきデータの一
部をキャッシュメモリ１４に転送し、アクセスの高速化
を図っている。初期診断動作においても、このようなア
クセスの高速化を図ることが望ましい。従って、主記憶
装置３の診断と、キャッシュメモリ１４の機能診断の後
は、キャッシュメモリを正常に機能させて活用する。

また、これにより従来の診断プログラムの大半は、その
まま使用することができる． 主記憶装置３中に制御データ３ａが設定された後は、入
出力装置４の実装診断を行ない（第８図ステップＳＩＯ
），ＩＰＬの読出しに移る（ステップＳｌｌ）． 尚、主記憶装置３の診断のために、プロセッサ１１と同
一基板上に搭載されたキャッシュメモリ以外の他のメモ
リの活用も考えられる。

しかし、複雑な診断用プログラムの制御データ格納には
、一定以上のビット幅のある程度の容量のメモリ素子を
必要とする．従って、通常、キャッシュメモリ以外のレ
ジスタ等ではその条件を満たさない。また、そのために
専用のメモリを基板上に搭載するのは、コストアップと
基板の大型化を招く。従って、キャッシュメモリを使用
するのが最も効果的といえる． 次に、本発明の方法を更に具体的に実施した実施例を説
明する。

第９図は、本発明の方法を実施した中央処理装置の基板
構成ブロック図を示す。

図のプロセッサ１１には、例えばモトローラ社のＭＣ６
８０２０マイクロプロセッサを使用する。このプロセッ
サ１１には、３２ビット幅の論理アドレス線１２ａとデ
ータバス１２ｂとが接続されている。

論理アドレス線１２ａは、メモリ管理ユニット１ｌ５（
モトローラ社製ＭＣ６８８５１）及びセレクト部１１８
に入力するよう結線されている。また、データバス１２
ｂも、メモリ管理ユニット１１５に接続されている。そ
して、このデータバス１２ｂには、タイマ１ｌ６、リー
ド・オンリ・メモリ（ＲＯＭ）１３、ＰＵ内Ｉ／Ｏレジ
スタ１２０等が接続されている． メモリ管理ユニット１１５の出力するアドレス信号を伝
送するために、ＭＭＵアドレス線１２ｄが設けられ、こ
れがセレクト部１１８とバッファ１１９，１２０に入力
するよう結線されている。メモリ管理ユニット１１５は
、プロセッサ１ｌから出力される論理アドレスを物理ア
ドレスに変換して、ＭＭＵアドレス線１２ｄに向けて出
力する回路である。

セレクト部１１８は、論理アドレスと物理アドレスの何
れか一方を選択して、物理アドレス線１２ｃに向けて出
力する選択回路である。

デコーダ１１７は、この物理アドレス線１２ｃから入力
する物理アドレスをデコードして、各種メモリ空間を選
択するための信号を出力する回路である．また、ＭＭＵ
アドレス線１２ｄの第１３番目〜第２５番目のビットは
、バッファ１１９に入力し、第２番目〜第１２番目のビ
ットは、バッファ１２０に入力するよう結線されている
。バッフ７１１９は、キャッシュ制御用のタグアドレス
を転送するタグアドレス線１５１に接続されており、バ
ッファ１２０は、キャッシュ制御用のセットアドレスを
転送するセットアドレス線１５２に接続されている。

尚、タグアドレス線１５１は、バッファ１２２を介して
システムバス２Ｃこ接続されており、セットアドレス線
１５２も、バッファ１２３を介してシステムバス２に接
続されている。更に、物理アドレス線１２ｃは、バッフ
ァ１２１を介してシステムバス２に接続されている。尚
、パッファ１２２及び１２３は、キャッシュメモリ１４
中の所定のデータを無効にするライトインバリッド処理
を実行するために設けられている． 即ち、システムバス２に接続された図示しない入出力装
置が、やはり図示しない主記憶装置中のデータの内容を
書換えたとき、その書換えたアドレスのデータがキャッ
シュメモリ１４に格納されていれば、そのデータの使用
を禁止するライトインバリッド処理が必要となる。この
場合、書換えに使用したアドレスをバッファ１２２及び
１２３に一時格納して、所定の処理が行なわれる．また
、バッファ＋２１は、プロセッサ１１がシステムバス２
を介して、図示しない主記憶装置等をアクセスする場合
に出力する物理アドレスを、一時格納するためのもので
ある． 尚、キャッシュメモリ１４は、Ａ，８２面のデータアレ
イ部１４０ａと１４０ｂとから構成されている。

そして、このキャッシュメモリ１４へのデータの書込み
等を制御するために、キャッシュ制御部１４５と、比較
器１４６．　１４７及び２面構成のタグアレイ部１４８
ａ，　１４８ｂが設けられている．物理アドレス線１２
ｃは、バッファ１２７を介してタグアレイ部１４８ａ及
び１　４８ｂに入力するよう結線されている．バッファ
１２７は、タグアレイ部１４８ａ，　１４８ｂ自体の診
断を行なう際、これらをプロセッサ１１のキャッシュ診
断空間にマッピングするためのアドレスを与えるのに使
用される．また、タグアドレス線１５１は、バッファ１
３１と１３２に入力するよう結線されており、これらの
出力は、それぞれ比較器１４６，１４７　、タグアレイ
部１４８ａ，　１４８ｂ及びパッフ７　１２８，　１２
９に入力するよう結線されている。比較器１４６，　１
４７には、バツファ１３１，　１３２の出力の他に、タ
グアドレス線１５１の出力が直接入力するよう結線され
ている．バッファ１３１，　１３２は、キャッシュミス
ヒット時、ミスヒットしたアドレスなタグアレイ部１４
８ａあるいは１４８ｂに書込むため、タグアドレスを一
時格納するためのものである。

尚、比較器１４６．　１４７は、それぞれタグアレイ部
１４８ａ，　１４８ｂから出力されたタグアドレスと、
そのときタグアドレス線１５１に出力されているアドレ
スとの比較を行ない、両者が一致した場合、その旨をキ
ャッシュ制御部１４５に向けて通知する回路である。

また、キャッシュメモリ１４のデータアレイ部１４０ａ
，　１４０ｂの出力は、データパス信号線１２ｅに接続
されている。更に、タグアレイ部１４８ａ，　１４８ｂ
の出力は、バッファ１２８，　１２９を介してデータバ
ス１２ｂに接続されている。これにより、タグアレイ部
１４８ａ，　！４８ｂの診断の際、タグアレイ部から出
力されるデータが、データバスｌ’ｂを介してプロセッ
サ１１に認識される。

バッファ１２５は、データバス１２ｂとデータバス１２
ｅとを分離するためのもので、バッファ１２４は、デー
タパス１２ｅとシステムバス２を分離するためのもので
ある．また、バッファ１２４は、キャッシュヒット時、
システムバス２とデータバス１２ｅとを分離するために
機能する。

第１０図には、第３図に示したプロセッサ１１のアドレ
ス空間を示す． 図の左側に示したアドレス空間は、第７図に示したもの
と同様で、その先頭にＩＰＬ空間２０１が配置され、続
いて主記憶装置空間２０２，入出力装置空間２０３，及
びＰＵ内アドレス空間２１０が設定されている．このＰ
Ｕ内アドレス空間２１０は、その右側に示すように、Ｐ
Ｕ内Ｉ／Ｏ空間２１１、リード・オンリ・メモリ空間２
０４及びキャッシュメモリ空間２０５を含む．また、キ
ャッシュメモリ空間２０５は、その右側に示すように、
Ａ面タグアレイ空間２０５ａと、Ｂ面タグアレイ空間２
０５ｂと、Ａ面データアレイ空間２０５Ｃと、Ｂ面デー
タアレイ空間２０５ｄとを含んでいる． このような診断用アドレス空間が設定されることによっ
て、第９図に示したプロセッサ１１は、キャッシュメモ
リ１４のデータアレイ部１４０ａあるいは１４０ｂの何
れかに、第１図において説明した制御データ１４ａを格
納すべき領域を設定することができる。

尚、第９図において、データアレイ部１４０ａをアクセ
スする場合には、プロセッサ１１がメモリ管理ユニット
１１５に対し、所定の論理アドレスを出力すると、メモ
リ管理ユニット１１５から該当する物理アドレスがＭＭ
Ｕアドレス線１２ｄに出力され、バッファ１２０を介し
てデータアレイ部１４０ａに入力する．また、データア
レイ部１４０ａに書込むべき制御データは、リード・才
ンリ・メモリ１３等から読出され、データバス１２ｂと
バツファ１２５を介してデータアレイ部１　４０ａに入
力する．第１１図に、第９図に示したプロセッサのキャ
ッシュメモリ空間エントリを示す．同図（ａ）にはＡ面
のキャッシュタグエントリを示し、同図（ｂ）にはＢ面
のキャッシュタグエントリを示す． 各エントリは、何れも３２ビット構成とされ、第Ｏビッ
ト〜第１８ビットまでがタグアドレス、第１９ビットは
リースト・リーセントリー・ユースト・ビットＬ　Ｒ　
Ｕ　（Ｌｅａｓｔ　Ｒｅａｃｅｎｔｌｙ　Ｌｌｓｅｄ　
Ｂｉｔ）で、第２０ビットはバリッド・ビットＶである
．第１９番目のビットのＬＲＵは、２面分あるキャッシ
ュタグエントリにおいて、最も最近使われなくなったほ
うの面、即ちヒットしなかった面のほうが“Ｏ″になる
データで、キャッシュエントリからの追出しの対象を決
定するのに使用される．また、第２０番目のビットＶは
、キャッシュタグの有効あるいは無効を示すためのもの
である。

第１１図（Ｃ）及び（ｄ）は、それぞれＡ面キャッシュ
データエントリとＢ面キャッシュデータエントリを示す
．これらは、何れも３２ビット構成のデータから或る． 第１１図（ｅ）は、キャッシュ制御レジスタの内容を示
し、使用されるのは“Ｏ”ビットのイネーブルビットＥ
のみである．このイネーブルビットＥは、その内容が“
ｌ”のときにキャッシュ動作が有効であり、“Ｏ”のと
きはキャッシュ診断モードであることを示す。

中央処理装置の基板構成を、上記のように選定すれば、
第９図に示すプロセッサ１１が、リード・オンリ・メモ
リ１３から診断プログラムを読出し、リード・オンリ・
メモリ１３のハツシュチェック．キャッシュメモリ１４
の診断を行なった後、リード・オンリ・メモリ１３から
制御データを読出し、これをデータバス１２，パツファ
Ｉ２５，データバス１２ｅを介して、キャッシュメモリ
１４中に書込む．その後は、第７図．第８図等で説明し
た通りの動作が実行される。

、尚、制御データは極めて小量であるから、キャッシュ
メモリ１４のデータアレイ部１４０ａあるいは１４０ｂ
の何れか一方のみを使用すればよい。

従って、キャッシュメモリｌ４の診断は、先に説明した
ように最小限の領域に押さえるようにして差し支えない
． （発明の効果） 以上説明した本発明の情報処理装置の初期診断方法によ
れば、プロセッサと共に同一基板上に搭載され、予め診
断を終了したキャッシュメモリ上に、初期診断実行のた
めの制御データを一時格納して、主記憶装置の診断を行
なうようにしたので、多重バスエラー等の発生が防止さ
れ、かつ、複雑な試験プログラムを用いて主記憶装置の
診断を実行することができる．また、その後、主記憶装
置に制御データを移して、他の入出力装置の診断を実行
するようにすれば、従来と同様のプログラムを使用して
、従来同様、高速かつ効率的な診断プログラムの実行が
できる。

【図面の簡単な説明】

第１図は本発明の初期診断方法を実施した情報処理装置
の実施例ブロック図、第２図は一般の情報処理装置ブロ
ック図、第３図は情報処理装置の基板構成を示す斜視図
、第４図は従来方法による情報処理装置ブロック図、第
５図は従来の初期診断用アドレス空間を示す説明図、第
６図は従来の初期診断フローチャート、第７図は本発明
の初期診断用アドレス空間を示す説明図、第８図は本発
明の初期診断フローチャート、第９図は本発明の方法を
実施した中央処理装置の基板構成ブロック図、第１０図
は第９図のプロセッサの初期診断用アドレス空間を示す
説明図、第１１図は第９図のプロセッサのキャッシュメ
モリ空間エントリ説明図である． １・・・中央処理装置、２・・・システムバス、３・・
・主記憶装置、３ａ，１４ａ・・・制御データ、４・・
・入出力装置、１１・・・プロセッサ、１２・・・内部
バス、 １３・・・リード・オンリ・メモリ、 １３ａ・・・初期診断プログラム、 １３ｂ・・・割込みベクターテーブル、１４・・・キャ
ッシュメモリ、 ３　１　，　１４１，・・・スタックエリア、３２，１
４２・・・ワークエリア、 ３３，１４３・・・割込みベクターテーブル、３　４　
，　１１３，　１４４・・・ベクターベースレジスタ、
Ｉｌｌ・・・プログラムカウンタ、 １１２・・・割込みスタックポインタ。 従来の初期診断用アドレス空間 第５図 本発明の初期診断用アドレス空間 第　　７　図 従来の初期診断フローチャート 第６図 本発明の初期診断フローチャート 第８図

Claims (1)

1. 【特許請求の範囲】 プロセッサが搭載された基板に、システムバスを介して
   主記憶装置及び他の入出力装置が接続されたものにおい
   て、 前記プロセッサが、システム立ち上げのための初期診断
   を行なう場合に、 前記プロセッサと共に、同一基板上に搭載されたキャッ
   シュメモリに、前記初期診断実行のための制御データを
   一時格納して、 前記主記憶装置の診断を実行し、 前記主記憶装置が正常と診断された後、その主記憶装置
   に前記制御データを移して、前記他の入出力装置の診断
   を実行することを特徴とする情報処理装置の初期診断方
   法。