JPH0320926B2 - - Google Patents
Info
- Publication number
- JPH0320926B2 JPH0320926B2 JP58085961A JP8596183A JPH0320926B2 JP H0320926 B2 JPH0320926 B2 JP H0320926B2 JP 58085961 A JP58085961 A JP 58085961A JP 8596183 A JP8596183 A JP 8596183A JP H0320926 B2 JPH0320926 B2 JP H0320926B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- amplification
- stage
- optimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（従来技術）
本発明は振幅の異なるアナログデータを入力
し、一定の振幅に増幅するデータ制御方式に関す
るもの。
し、一定の振幅に増幅するデータ制御方式に関す
るもの。
（背景技術）
従来は、アナログデータを１ケの増幅器にて増
幅し、その結果をフイードバツクし、その結果に
応じて増幅回路に有している増幅切換機能により
増幅度を切換え出力していた。この結果として次
の様な欠点があつた。
幅し、その結果をフイードバツクし、その結果に
応じて増幅回路に有している増幅切換機能により
増幅度を切換え出力していた。この結果として次
の様な欠点があつた。
１ アンプの周波数特性で切換え時、周波数特性
がかわつてしまう。
がかわつてしまう。
２ リレーにより増幅度を切り換えるため動作時
間が遅れてしまう。
間が遅れてしまう。
３ 増幅度の切換え後の元の増幅度への復元がむ
ずかしい。
ずかしい。
４ 多段の処理では回路構成が複雑になつてしま
う。
う。
（発明の課題）
本発明の目的はこれらの欠点を除去するため、
アナログデータを各々異なる増幅度でもつて増幅
するための複数個の増幅器にて増幅し、その結果
を判断回路にて前もつて定められた値よりも小さ
な値をもつデータのうち最も大きな値をもつデー
タを最適なデータと判断し、出力することを特徴
とし、その目的は従来技術の欠点をもたずに一定
の振幅をもつた出力を得るものである。
アナログデータを各々異なる増幅度でもつて増幅
するための複数個の増幅器にて増幅し、その結果
を判断回路にて前もつて定められた値よりも小さ
な値をもつデータのうち最も大きな値をもつデー
タを最適なデータと判断し、出力することを特徴
とし、その目的は従来技術の欠点をもたずに一定
の振幅をもつた出力を得るものである。
（発明の構成および作用）
第１図は本データ制御方式における実施例のハ
ードウエア構成であり、１は増幅器であり各増幅
器は2n倍の増幅度差があるもので構成され増幅度
の大きな順に編成されている増幅器群である。
ードウエア構成であり、１は増幅器であり各増幅
器は2n倍の増幅度差があるもので構成され増幅度
の大きな順に編成されている増幅器群である。
２は各増幅器により増幅されたアナログデータ
をデイジタルデータに変換をするＡ／Ｄ変換器で
あるが、これらは複数のＡ／Ｄ変換器で構成する
のでなく１つのチヤンネル切換え器と１つのＡ／
Ｄ変換器で構成され、プログラムでの制御により
順次Ａ／Ｄ変換処理を行なつて判断回路にデータ
を渡すものである。
をデイジタルデータに変換をするＡ／Ｄ変換器で
あるが、これらは複数のＡ／Ｄ変換器で構成する
のでなく１つのチヤンネル切換え器と１つのＡ／
Ｄ変換器で構成され、プログラムでの制御により
順次Ａ／Ｄ変換処理を行なつて判断回路にデータ
を渡すものである。
３はＡ／Ｄ変換されたデータの内で最適なデー
タを判断する回路であり、中央処理装置と入出力
装置で構成されていて、入力命令によりＡ／Ｄ変
換したデータを入力して一定値より小さなデータ
の内で最も大きなデータを判断して出力命令によ
り出力するものである。
タを判断する回路であり、中央処理装置と入出力
装置で構成されていて、入力命令によりＡ／Ｄ変
換したデータを入力して一定値より小さなデータ
の内で最も大きなデータを判断して出力命令によ
り出力するものである。
２のＡ／Ｄ変換器と３の中央処理装置とはＩ／
θバスにより接続され、２は入出力装置の１部で
ある。
θバスにより接続され、２は入出力装置の１部で
ある。
第２図は判断回路のハード構成で、１は中央処
理装置で入力したデータの最適データ抽出をする
機能をもつたプログラムを有し、それにより入出
力やデータ抽出の処理を行うものである。
理装置で入力したデータの最適データ抽出をする
機能をもつたプログラムを有し、それにより入出
力やデータ抽出の処理を行うものである。
２はチヤンネル切換え器であり、中央処理装置
（以下CPUと称す。）よりの制御で必要なアナロ
グデータのチヤンネルを選択し、アナログデータ
をＡ／Ｄ変換器に接続するものである。
（以下CPUと称す。）よりの制御で必要なアナロ
グデータのチヤンネルを選択し、アナログデータ
をＡ／Ｄ変換器に接続するものである。
３はアナログデータをデイジタルデータに変換
するＡ／Ｄ変換器である。
するＡ／Ｄ変換器である。
４は最適なデータをデイジタル形式で出力させ
るデイジタル出力装置である。
るデイジタル出力装置である。
５は最適化されたデータを元のアナログデータ
に戻すためのＤ／Ａ変換器である。
に戻すためのＤ／Ａ変換器である。
第３図はプログラムが最適データの抽出を判断
する処理フローであり、入力したアナログデータ
をデイジタル化しその入力アナログデータに対す
る最適データの抽出を行なう手順を示している。
この場合のアナログデータは、各増幅度の増幅器
を通つたデータである。
する処理フローであり、入力したアナログデータ
をデイジタル化しその入力アナログデータに対す
る最適データの抽出を行なう手順を示している。
この場合のアナログデータは、各増幅度の増幅器
を通つたデータである。
以下第３図の処理フローに従つて詳細なプログ
ラムの実行手順を説明する。
ラムの実行手順を説明する。
(1) 始めに、そのデータ成分の専用アナログチヤ
ンネル（普通は４段程度で行なう。）の先頭チ
ヤンネルを設定し、そのチヤンネル値をチヤン
ネル切り換え器に対して出力し、制御をかけ
る。
ンネル（普通は４段程度で行なう。）の先頭チ
ヤンネルを設定し、そのチヤンネル値をチヤン
ネル切り換え器に対して出力し、制御をかけ
る。
(2) アナログデータ（チヤンネル切り換え器によ
り選択されたデータ）をデイジタルデータに変
換させる。
り選択されたデータ）をデイジタルデータに変
換させる。
(3) 入力したデータを絶対値化して判断の行ない
やすいデータ形式に変換させる。
やすいデータ形式に変換させる。
(4) 絶対値データ（Ii）と一定値（判断基準）デ
ータ（Ａ）との大小関係を判断しIiが大きいか
同一の場合であればステツプ判定にうつる。
ータ（Ａ）との大小関係を判断しIiが大きいか
同一の場合であればステツプ判定にうつる。
(5) ステツプ判定では、その入力データ（Ii）が
増幅段での最低増幅段かの判断をし、最低増幅
段のデータであればその入力データ（Ii）をそ
の入力の最適データとして設定させる。
増幅段での最低増幅段かの判断をし、最低増幅
段のデータであればその入力データ（Ii）をそ
の入力の最適データとして設定させる。
(6) 最低増幅段でない場合には、次の増幅段のチ
ヤンネル値をチヤンネル切換え器に出力する。
ヤンネル値をチヤンネル切換え器に出力する。
(7) (2)，(3)，(4)の処理を次の増幅段のアナログデ
ータでも行ない大小関係の判断を行なうが、Ii
がＡより小さい場合には、そのデータを１次登
録する。
ータでも行ない大小関係の判断を行なうが、Ii
がＡより小さい場合には、そのデータを１次登
録する。
(8) 全てのデータを判断した後に、登録されたデ
ータ内より１番大きなデータを抽出してそれを
入力データに対する最適なデータとする。
ータ内より１番大きなデータを抽出してそれを
入力データに対する最適なデータとする。
以上の様な処理を各入力のアナログデータに対
して行なうことにより多段のデータでの最適デー
タ抽出を行なうものである。
して行なうことにより多段のデータでの最適デー
タ抽出を行なうものである。
第４図は、判断処理を図式化したものであり、
判断処理にて求まる最適データはＣ段であるが、
それに至る過程を次に説明する。始めにａ段の増
幅度データを入力して判断処理を行なうが、一定
値（Ａ）より大きいためにａ段はNGとなり次段
のｂ段増幅データを入力して同様に判断処理を行
なう。このｂ段も一定値より大きいためNGとな
り次のｃ段増幅データを入力して判断処理を行な
う。その結果一定値（Ａ）より小さいので一時最
適データとして登録し、次のｄ段も判断して小さ
いとでたので、ｃ段とｄ段を比較し大きい方のｃ
段（星印）がこの入力に対する最適なデータとし
て抽出される。
判断処理にて求まる最適データはＣ段であるが、
それに至る過程を次に説明する。始めにａ段の増
幅度データを入力して判断処理を行なうが、一定
値（Ａ）より大きいためにａ段はNGとなり次段
のｂ段増幅データを入力して同様に判断処理を行
なう。このｂ段も一定値より大きいためNGとな
り次のｃ段増幅データを入力して判断処理を行な
う。その結果一定値（Ａ）より小さいので一時最
適データとして登録し、次のｄ段も判断して小さ
いとでたので、ｃ段とｄ段を比較し大きい方のｃ
段（星印）がこの入力に対する最適なデータとし
て抽出される。
以上説明したように、第１の実施例では、増幅
度の異なる増幅器を複数用いることと、入力した
データに対して最適データの判断処理を行なうこ
とにより従来の方法で欠陥とされていた点（下記
に説明）が改良されたのが利点である。
度の異なる増幅器を複数用いることと、入力した
データに対して最適データの判断処理を行なうこ
とにより従来の方法で欠陥とされていた点（下記
に説明）が改良されたのが利点である。
改良点
１ 各段（増幅度の異なる増幅器）の周波数特性
をそろえることにより、アンプの切り換えによ
る周波数特性の変化がなくなる。
をそろえることにより、アンプの切り換えによ
る周波数特性の変化がなくなる。
２ 出力を監視して増幅段を切り換えるものでな
いので、切り換えの遅れがでない。
いので、切り換えの遅れがでない。
３ プログラム処理のため増幅段の切り換え復元
が容易に行なえる。
が容易に行なえる。
４ 多段の判断処理もハードウエアの構成は複雑
にならないで処理できる。
にならないで処理できる。
（発明の効果）
本発明は、プログラム処理により入力データの
最適データ抽出を行なつているため基準となる一
定値や入力チヤンネル数等が可変できるという利
点があるので、データのダイナミツクレンジ化に
利用することができることと汎用性に富んでいる
ものである。
最適データ抽出を行なつているため基準となる一
定値や入力チヤンネル数等が可変できるという利
点があるので、データのダイナミツクレンジ化に
利用することができることと汎用性に富んでいる
ものである。
第１図は、データ制御方式におけるハードウエ
アの構成図であり、点線は同一の増幅器等が複数
個あることを示す。第２図は、第１図での一部判
断回路の構成を入出力装置別に示したものであ
る。第３図は、プログラムが入力データより最適
データを抽出するための判断処理フローを示した
ものである。第４図は、入力するアナログデータ
１種に対して増幅度の異なるデータを作成して、
その内で最適なデータの判断を行なう方法を示す
図である。
アの構成図であり、点線は同一の増幅器等が複数
個あることを示す。第２図は、第１図での一部判
断回路の構成を入出力装置別に示したものであ
る。第３図は、プログラムが入力データより最適
データを抽出するための判断処理フローを示した
ものである。第４図は、入力するアナログデータ
１種に対して増幅度の異なるデータを作成して、
その内で最適なデータの判断を行なう方法を示す
図である。
Claims (1)
- １ アナログデータを所定の振幅に増幅するデー
タ処理方式において、アナログデータの入力され
る端子に接続される複数の増幅器とその出力に接
続される判断回路とを具備し、各増幅器が異なる
増幅度を有し、判断回路は各増幅器の出力のうち
所定の値よりも小でかつ当該所定の値に最も近い
値をもつデータを最適データとして出力すること
を特徴とするデータ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085961A JPS59212011A (ja) | 1983-05-18 | 1983-05-18 | デ−タ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58085961A JPS59212011A (ja) | 1983-05-18 | 1983-05-18 | デ−タ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59212011A JPS59212011A (ja) | 1984-11-30 |
| JPH0320926B2 true JPH0320926B2 (ja) | 1991-03-20 |
Family
ID=13873334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58085961A Granted JPS59212011A (ja) | 1983-05-18 | 1983-05-18 | デ−タ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59212011A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06338796A (ja) * | 1993-05-27 | 1994-12-06 | Nec Corp | 受信機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961308A (ja) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | ゲインスイツチ制御方式 |
-
1983
- 1983-05-18 JP JP58085961A patent/JPS59212011A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59212011A (ja) | 1984-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554511A (en) | Offset voltage correction network for instantaneous floating point amplifier | |
| US4983967A (en) | Transmission of audio in a video signal | |
| JPH0320926B2 (ja) | ||
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPH01126826A (ja) | Ａ／ｄ変換器を備えているａ／ｄ変換装置 | |
| JP2000059218A (ja) | Ａ／ｄ変換装置 | |
| US5003602A (en) | Speech recognition LSI system | |
| US4584560A (en) | Floating point digitizer | |
| JPH07101834B2 (ja) | デイジタル信号処理装置 | |
| JPH07312551A (ja) | Ａ／ｄ変換方法及びその変換装置並びにそのディジタル演算処理装置 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JP3680446B2 (ja) | パイプライン制御装置およびデータ処理方法 | |
| JPS61192175A (ja) | ゴ−スト除去装置 | |
| JPS62133808A (ja) | 可変利得増巾器 | |
| JPH10117115A (ja) | ダイナミック型低域増幅回路 | |
| CN86101016A (zh) | 用于数字彩色电视接收机中数字色度信号的集成数字增益控制电路 | |
| JPH09246928A (ja) | マルチプレクサ | |
| JPS6331224A (ja) | Ａ／ｄ変換サンプル値の精度改善方式 | |
| JP2563952B2 (ja) | 輝度信号色信号分離装置 | |
| JPS5961308A (ja) | ゲインスイツチ制御方式 | |
| JPH07248882A (ja) | アナログ入力処理装置 | |
| JPH0783238B2 (ja) | 信号処理回路 | |
| JPH10288611A (ja) | クロマトグラフ | |
| JPS63208325A (ja) | 前処理フイルタを備えたアナログ・デイジタル変換回路 | |
| JPS5862927A (ja) | アナログ入力装置 |