JPH0320953B2 - - Google Patents
Info
- Publication number
- JPH0320953B2 JPH0320953B2 JP55501407A JP50140780A JPH0320953B2 JP H0320953 B2 JPH0320953 B2 JP H0320953B2 JP 55501407 A JP55501407 A JP 55501407A JP 50140780 A JP50140780 A JP 50140780A JP H0320953 B2 JPH0320953 B2 JP H0320953B2
- Authority
- JP
- Japan
- Prior art keywords
- ram
- address
- capacitor
- access memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
- G06V10/12—Details of acquisition arrangements; Constructional details thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
請求の範囲
１ 入射放射線に感応し、一定のしきい値で制御
されるデイジタル・データ・パターンを出力する
動的ランダム・アクセス・メモリー２０であつ
て、前記デイジタル・データ・パターンの電気信
号を選択的にリフレツシユする装置４０を含む光
感応装置１４と、 前記動的ランダム・アクセス・メモリー２０を
初期設定するデータ・パターン発生器３９と、該
データ・パターン発生器により初期設定されたデ
ータ・パターンと前記デイジタル・データ・パタ
ーンの排他的オア演算を実行する比較装置５８を
含む利用装置１５、により構成されるランダム・
アクセス・メモリー撮像システム。 ２ 前記利用装置１５は物体の可視像を提供する
デイジタル電気信号に応答し、それぞれのアドレ
スに対応する場所でオン／オフ状態のパターンか
らなるビデオデイスプレイ３６を含む請求の範囲
１項記載の撮像システム。 ３ 入射放射線に感応し、一定のしきい値で制御
されるデイジタル・データ・パターンを出力する
動的ランダム・アクセス・メモリー２０であつ
て、前記デイジタル・データ・パターンの電気信
号を選択的にリフレツシユする装置４０を含む光
感応装置１４と、 前記光感応装置１４の信号出力を２次元表示す
るためのアドレス信号を順次的に発生するアドレ
シング装置３２，３３，３４Ｘ，３４Ｙと、前記
アドレシング装置とは別に前記動的ランダム・ア
クセス・メモリー２０とデイスプレイ装置３６の
アドレスの物理的位置を選択的に結合するアドレ
ス・デスクランブラ装置３８を含む利用装置１
５、により構成されるランダム・アクセス・メモ
リー撮像システム。 ４ 前記動的ランダム・アクセス・メモリー２０
は導体−絶縁物−半導体（CIS）動的ランダム・
アクセス・メモリー（RAM）である請求の範囲
１項、２項又は３項記載の撮像システム。 技術分野 この発明は入射放射線を感応し、それに応答し
て該入射放射線によつて制御された電気信号を供
給する感応（感光）装置と、該制御された電気信
号を利用する利用装置とを持つ固体撮像システム
に関する。 背景技術 半導体技術の急速な発達により、像検出技術
は、ここ10年間、はずみがついてきた。半導体技
術を像検出に利用する場合の潜在的に有利な点の
１つは、感応（又は感光）要素を近接して配置し
たXYアレイ（配列）を使用することにより、像
を走査する必要なしに２次元感応（感光又は読
取）能力を得ることができることである。 この２次元XYアレイ感応（感光）要素の１例
としては、米国特許第3465293号の開示がある。
この特許はホトデテクタの行と列の配列がそれぞ
れ直列に接続され、対応するMOSFETの配列に
よつて与えられた電流を変調する像検出器を開示
している。各MOSFETの電流振幅はその関係す
るホトデテクタの光の入射の強さによつて変化す
る。 ２次元感応アレイ（配列）は、また放射線感応
用と同様、赤外線用の電荷結合装置（CCD）セ
ンサを使用することが可能である。 最近の半導体による像検出はアナログ電磁放射
線の過渡的記憶を行わせるための感応要素とし
て、導体−絶縁物−半導体（CIS）コンデンサを
使用して発展してきた。CIS容量性感光要素の例
としては、米国特許第3781827号の開示がある。
この特許は２トランジスタ−１コンデンサ感光セ
ルの行及び列の配列を開示している。各コンデン
サのフイールド・プレートは該コンデンサの荷電
を制御する関連FETのドレインに接続されてい
る。この配列は適切な波長の放射線を受けたとき
に、その電荷が半導体の中に発生した少数キヤリ
ヤによつて減衰されて、該フイールド・プレート
における電圧を変化させるように働く。このフイ
ールド・プレートは第２のFETのゲートとして
接続されて、ゲート電圧の変化が第２のFETの
電流の変化に置換えられるように作用する。故
に、この電流の変化が、該コンデンサの初期変化
の後、半導体基板に集中した電磁フラツクスの入
射量である。 半導体技術について、特定の機能を実行させる
に必要な要素の数の減少、及び使用表面面積の減
少等を強調することは像検出素子の簡易化に反映
させるものである。米国特許第3906544号は１コ
ンデンサ−１転送ゲート検出記憶素子を開示して
おり、それが撮像技術の現状を表わすものと思わ
れる。 米国特許第3906544号のCIS容量性記憶要素に
は、電荷蓄積領域と、電荷転送領域と、電荷受入
領域とがある。入射電磁放射線に比例して発生し
た電荷はコンデンサ・ゲートに隣り合う基板表面
にある電荷蓄積領域に記憶される。記憶要素に接
続された１つの転送ゲートは選ばれた記憶要素か
らビデオ信号として使用するための出力回路への
電荷の転送を制御する一方、それら記憶要素の他
の電荷の保持と集積とを制御する。電荷の転送は
導体又は拡散領域と協同するデプリーシヨン領域
を介して基板表面に沿つて行われる。該アレイ
（配列）に感応（感光）性は電荷集積時間を調節
することによつて制御することができる。明らか
に、該ビデオ信号は電荷の量、すなわち入射放射
線の量に比例する。 この半導体技術の応用に有利な点があるにもか
かわらず、この典型的な技術はなお欠点を有す
る。従つて、これら既知の半導体像検出器又は撮
像装置は破壊的読出（DRO）だけの使用に限定
される。すなわち、あるセルが１度読出される
と、その情報は実際上破壊されてしまうほか、誤
り修正のような情報処理の能力を持たない等の欠
点がある。 発明の開示 この発明の目的は、特に前述のような欠点を除
去した固体撮像システムを提供することである。 この発明による固体撮像システムは、特に、入
射放射線のしきい値によつて制御され、該入射放
射線のデイジタル・データ・パターンから成るデ
イジタル電気信号を供給するランダム・アクセ
ス・メモリーである感応（又は感光）装置を特徴
とするものである。 ランダム・アクセス・メモリーは非破壊読出し
（NDRO）、記憶データのリフレツシユ、及び記
憶データの選択的編集能力等が可能であるという
ことが認められる。その上、ランダム・アクセ
ス・メモリーは電磁情報をストローブし、ある時
点ではイメージヤ（撮像器）として作用させ、他
の時には普通のRAMメモリー・モードで動作さ
せることによつて、イメージヤとRAMメモリー
の両用に使用することができる。該RAMはビデ
オ・デイスプレイや、光学文字認識等のような
種々の用途に対して、像情報を供給する能力を発
揮する。 この発明の他の面によると、前述の利用装置は
２次元アドレス信号及び個々のアドレスに対する
像データ信号によつて制御されたビデオ・デイス
プレイを提供するデイスプレイ装置を含むもので
あり、前述の感応装置は所定のしきい値の電磁放
射線の入射に応答して変化するバイナリ電荷蓄積
状態を表わすデイジタル電荷をそれぞれ記憶し、
バイナリ電荷蓄積状態を表わす出力信号を供給す
るための電荷蓄積要素の配列（アレイ）を含むラ
ンダム・アクセス・メモリーと、バイナリ電荷蓄
積状態を選択的にリフレツシユする装置とを含む
ものであり、更に前述のデイスプレイ装置と前述
のランダム・アクセス・メモリーのために選択的
且つ順次的にアドレスを発生するアドレシング装
置と、該アドレスに応答して前述のランダム・ア
クセス・メモリーに動作信号を供給する装置と、
該アドレスに応答して前述のデイスプレイ装置に
対して２次元アドレス情報を供給する装置と、該
アドレスに応答して該ランダム・アクセス・メモ
リーの照射前に該電荷蓄積要素を所定のパターン
のバイナリ電荷蓄積状態に書込むことによつて該
ランダム・アクセス・メモリーを初期設定するイ
ニシヤライズイング装置と、前述のランダム・ア
クセス・メモリーの出力信号に応答して前述のデ
イスプレイ装置に像データ信号を供給する増幅装
置とを持つ固体撮像システムを提供するものであ
る。
されるデイジタル・データ・パターンを出力する
動的ランダム・アクセス・メモリー２０であつ
て、前記デイジタル・データ・パターンの電気信
号を選択的にリフレツシユする装置４０を含む光
感応装置１４と、 前記動的ランダム・アクセス・メモリー２０を
初期設定するデータ・パターン発生器３９と、該
データ・パターン発生器により初期設定されたデ
ータ・パターンと前記デイジタル・データ・パタ
ーンの排他的オア演算を実行する比較装置５８を
含む利用装置１５、により構成されるランダム・
アクセス・メモリー撮像システム。 ２ 前記利用装置１５は物体の可視像を提供する
デイジタル電気信号に応答し、それぞれのアドレ
スに対応する場所でオン／オフ状態のパターンか
らなるビデオデイスプレイ３６を含む請求の範囲
１項記載の撮像システム。 ３ 入射放射線に感応し、一定のしきい値で制御
されるデイジタル・データ・パターンを出力する
動的ランダム・アクセス・メモリー２０であつ
て、前記デイジタル・データ・パターンの電気信
号を選択的にリフレツシユする装置４０を含む光
感応装置１４と、 前記光感応装置１４の信号出力を２次元表示す
るためのアドレス信号を順次的に発生するアドレ
シング装置３２，３３，３４Ｘ，３４Ｙと、前記
アドレシング装置とは別に前記動的ランダム・ア
クセス・メモリー２０とデイスプレイ装置３６の
アドレスの物理的位置を選択的に結合するアドレ
ス・デスクランブラ装置３８を含む利用装置１
５、により構成されるランダム・アクセス・メモ
リー撮像システム。 ４ 前記動的ランダム・アクセス・メモリー２０
は導体−絶縁物−半導体（CIS）動的ランダム・
アクセス・メモリー（RAM）である請求の範囲
１項、２項又は３項記載の撮像システム。 技術分野 この発明は入射放射線を感応し、それに応答し
て該入射放射線によつて制御された電気信号を供
給する感応（感光）装置と、該制御された電気信
号を利用する利用装置とを持つ固体撮像システム
に関する。 背景技術 半導体技術の急速な発達により、像検出技術
は、ここ10年間、はずみがついてきた。半導体技
術を像検出に利用する場合の潜在的に有利な点の
１つは、感応（又は感光）要素を近接して配置し
たXYアレイ（配列）を使用することにより、像
を走査する必要なしに２次元感応（感光又は読
取）能力を得ることができることである。 この２次元XYアレイ感応（感光）要素の１例
としては、米国特許第3465293号の開示がある。
この特許はホトデテクタの行と列の配列がそれぞ
れ直列に接続され、対応するMOSFETの配列に
よつて与えられた電流を変調する像検出器を開示
している。各MOSFETの電流振幅はその関係す
るホトデテクタの光の入射の強さによつて変化す
る。 ２次元感応アレイ（配列）は、また放射線感応
用と同様、赤外線用の電荷結合装置（CCD）セ
ンサを使用することが可能である。 最近の半導体による像検出はアナログ電磁放射
線の過渡的記憶を行わせるための感応要素とし
て、導体−絶縁物−半導体（CIS）コンデンサを
使用して発展してきた。CIS容量性感光要素の例
としては、米国特許第3781827号の開示がある。
この特許は２トランジスタ−１コンデンサ感光セ
ルの行及び列の配列を開示している。各コンデン
サのフイールド・プレートは該コンデンサの荷電
を制御する関連FETのドレインに接続されてい
る。この配列は適切な波長の放射線を受けたとき
に、その電荷が半導体の中に発生した少数キヤリ
ヤによつて減衰されて、該フイールド・プレート
における電圧を変化させるように働く。このフイ
ールド・プレートは第２のFETのゲートとして
接続されて、ゲート電圧の変化が第２のFETの
電流の変化に置換えられるように作用する。故
に、この電流の変化が、該コンデンサの初期変化
の後、半導体基板に集中した電磁フラツクスの入
射量である。 半導体技術について、特定の機能を実行させる
に必要な要素の数の減少、及び使用表面面積の減
少等を強調することは像検出素子の簡易化に反映
させるものである。米国特許第3906544号は１コ
ンデンサ−１転送ゲート検出記憶素子を開示して
おり、それが撮像技術の現状を表わすものと思わ
れる。 米国特許第3906544号のCIS容量性記憶要素に
は、電荷蓄積領域と、電荷転送領域と、電荷受入
領域とがある。入射電磁放射線に比例して発生し
た電荷はコンデンサ・ゲートに隣り合う基板表面
にある電荷蓄積領域に記憶される。記憶要素に接
続された１つの転送ゲートは選ばれた記憶要素か
らビデオ信号として使用するための出力回路への
電荷の転送を制御する一方、それら記憶要素の他
の電荷の保持と集積とを制御する。電荷の転送は
導体又は拡散領域と協同するデプリーシヨン領域
を介して基板表面に沿つて行われる。該アレイ
（配列）に感応（感光）性は電荷集積時間を調節
することによつて制御することができる。明らか
に、該ビデオ信号は電荷の量、すなわち入射放射
線の量に比例する。 この半導体技術の応用に有利な点があるにもか
かわらず、この典型的な技術はなお欠点を有す
る。従つて、これら既知の半導体像検出器又は撮
像装置は破壊的読出（DRO）だけの使用に限定
される。すなわち、あるセルが１度読出される
と、その情報は実際上破壊されてしまうほか、誤
り修正のような情報処理の能力を持たない等の欠
点がある。 発明の開示 この発明の目的は、特に前述のような欠点を除
去した固体撮像システムを提供することである。 この発明による固体撮像システムは、特に、入
射放射線のしきい値によつて制御され、該入射放
射線のデイジタル・データ・パターンから成るデ
イジタル電気信号を供給するランダム・アクセ
ス・メモリーである感応（又は感光）装置を特徴
とするものである。 ランダム・アクセス・メモリーは非破壊読出し
（NDRO）、記憶データのリフレツシユ、及び記
憶データの選択的編集能力等が可能であるという
ことが認められる。その上、ランダム・アクセ
ス・メモリーは電磁情報をストローブし、ある時
点ではイメージヤ（撮像器）として作用させ、他
の時には普通のRAMメモリー・モードで動作さ
せることによつて、イメージヤとRAMメモリー
の両用に使用することができる。該RAMはビデ
オ・デイスプレイや、光学文字認識等のような
種々の用途に対して、像情報を供給する能力を発
揮する。 この発明の他の面によると、前述の利用装置は
２次元アドレス信号及び個々のアドレスに対する
像データ信号によつて制御されたビデオ・デイス
プレイを提供するデイスプレイ装置を含むもので
あり、前述の感応装置は所定のしきい値の電磁放
射線の入射に応答して変化するバイナリ電荷蓄積
状態を表わすデイジタル電荷をそれぞれ記憶し、
バイナリ電荷蓄積状態を表わす出力信号を供給す
るための電荷蓄積要素の配列（アレイ）を含むラ
ンダム・アクセス・メモリーと、バイナリ電荷蓄
積状態を選択的にリフレツシユする装置とを含む
ものであり、更に前述のデイスプレイ装置と前述
のランダム・アクセス・メモリーのために選択的
且つ順次的にアドレスを発生するアドレシング装
置と、該アドレスに応答して前述のランダム・ア
クセス・メモリーに動作信号を供給する装置と、
該アドレスに応答して前述のデイスプレイ装置に
対して２次元アドレス情報を供給する装置と、該
アドレスに応答して該ランダム・アクセス・メモ
リーの照射前に該電荷蓄積要素を所定のパターン
のバイナリ電荷蓄積状態に書込むことによつて該
ランダム・アクセス・メモリーを初期設定するイ
ニシヤライズイング装置と、前述のランダム・ア
クセス・メモリーの出力信号に応答して前述のデ
イスプレイ装置に像データ信号を供給する増幅装
置とを持つ固体撮像システムを提供するものであ
る。
次に、添付図面を参照してその例によりこの発
明の１実施例を詳細に説明する。 第１図はこの発明の原理を使用したランダム・
アクセス・メモリー撮像システムの簡略図、第２
Ａ図及び第２Ｂ図は第１図の撮像システムに使用
されるランダム・アクセス・メモリーをともに構
成する簡略図、第３図は第２図のランダム・アク
セス・メモリーのメモリー・セルの略図、第４図
は第２図のランダム・アクセス・メモリーのメモ
リー・セルの横断面図、第５図は第３図及び第４
図のメモリー・セルの動作における表面電位を表
わす図、第６図は第２図のランダム・アクセス・
メモリーのための簡易タイミング図、第７図は第
１図の撮像システムの拡大ブロツク図、第８図は
第２Ａ図及び第２Ｂ図の関係位置を表わす図であ
る。 発明を実施するための最良の形態 第１図はこの発明を実施した撮像システム１０
の簡略図である。白熱電球のような放射源１１か
らの電磁放射線はターゲツト像１２から反射され
て、レンズ１３を介し、イメージ・センサ（撮像
器）の２次元アレイ１４に集光する。電気的キヤ
ラクタ認識等を提供するビデオ・パターンを形成
するために、前述のセンサ・アレイ（感光又は撮
像配列）１４の動作及び入射線１６によつて作ら
れた信号情報の利用は制御及び利用装置１５を介
して行われ、それは後で詳細に説明する。 センサ・アレイ１４の構造的、物理的配列は、
入射放射線１６−１６によつて与えられた電気情
報のリフレツシユ、編集、読出し、その他の処理
等の目的のために重要なものである。この実施例
では、センサ・アレイ１４は導体−絶縁物−半導
体（CIS）動的ランダム・アクセス・メモリー
（RAM）である。 第２図（第２Ａ図及び第２Ｂ図）の簡易化した
RAMの略図を参照すると（それぞれ第３図及び
第４図の概略断面図を参照するのが好ましい）、
その基本的CIS動的RAMメモリー・セル２０は
半導体基板２２（例示的にＰ型）に形成された拡
散ライン２１と、２酸化シリコンのような絶縁層
２３と、ゲート電極２５を含む蓄積コンデンサ２
４と、ゲート２６を持つトランジスタ３０とから
構成される。像の感応（感光）と蓄積中のセル２
０の動作は第４図の横断面図と、基板２２のイン
タフエース表面２７に関係する第５図の表面電位
図とを参照して説明する。読者の理解を助けるた
めに、まず最初に、表面電位φSと該セルの動作中
に供給されるφSの値について説明する。 表面電位φSと、単位面積当りの基板電荷QSと、
ゲート電位Vg等のための１次元の式は表に表
わされている基本的MISコンデンサの方程式(1)，
(2)，(3)を同時に解くことによつて得ることができ
る。これらの方程式はエー・エス・グローブ
（A.S.Grove）の「半導体装置の物理学と技術」
（Physics and Technology of Semiconductor
Devices）（John Wiley and Sons，Inc.，New
York，1967年、第９章）からとられたものであ
る。これらの方程式からXdとQSとを消去するこ
とによつて、それをVgとQNの２次方程式に置き
換えてφSを得る。その２次方程式を解いて表面電
位のための方程式(4)を得る。 φSのための数値を得るためには、まず方程式(5)
と(6)のＢとCOの値を、表に表わされている典
型的なパラメータを使用して決定する。そのCO
とＢの値は典型的な950Å厚のコンデンサ・ゲー
ト２酸化シリコンと、典型的な2000Å厚の転送ゲ
ート２酸化シリコンの両者のために与えられたも
のである。 次に、これらの値は、基板２２のインタフエー
ス表面２７の転送ゲート２６の下側部分（第４図
の領域２９）とコンデンサ・ゲート２５の下側部
分（第４図の領域２８）とにおけるセル２０の動
作中に使用される電圧に対応するゲート電圧の範
囲を越えるような深い（デイープ）デプリーシヨ
ン表面電位を得るために、QN０について方程
式(4)で使用される。 次に、第４図と第５図ａにおいて、セル２０を
「１」状態（荷電されていない状態）に書込むた
めに、t1において、拡散ライン２１と転送ゲート
２６とコンデンサ・ゲート２５とはすべて「ハ
イ」（VN＋＝VN＝VDD＝12v）に駆動して、コン
デンサ領域２８の表面電位を約13.83ボルト（VBB
を基準とする）にセツトする。この明細書の実施
例で使用されるものとしての電源電圧VDDは12ボ
ルトに等しく、VNは12ボルト（「ハイ」の場合）
又は０ボルト（「ロー」の場合）に等しく、VN＋
は12ボルト（「ハイ」の場合）又は０ボルト（「ロ
ー」の場合）に等しく、半導体基板２２はマイナ
ス5Vにバイアスされ、該バイアス電圧をVBBとす
る。表において、第５図のコンデンサ２４及び
トランジスタ３０の表面電位の計算に使用される
Vgの電位と、第５図の拡散ライン２１の電位と
は両方ともVBBを基準とする。例えば、VN＋＝
12vに対し、拡散ライン２１はVBB＝−5vに対し
て17ボルトである。 次に、第５図ｂのt2においては、転送ゲート２
６は「ロー」に駆動されてコンデンサ２４を拡散
ライン２１から絶縁し、次の第５図ｃのt3におい
ては、拡散ライン２１を「ロー」に駆動すること
ができる。 例えば、第１図のシステムを使用して該セル２
０が少なくとも所定のしきい値の放射線に露され
た場合に、電子ホール対の発生によつて与えられ
た少数キヤリヤ（ここでは、Ｐ型基板２２に対す
る電子）が高電位のコンデンサ領域２８に引きつ
けられて、その領域を低い電圧、すなわち「０」
状態の方に減衰する。第５図ｄは十分な時間中、
電磁放射線に露して、コンデンサ表面領域２８の
電位を「０」状態の方へ約６ボルト変化させて、
約7.8ボルトにした該セルの状態を表わす。 該セルを「１」状態にリフレツシユするため
に、第５図ｅと第５図ｆのt5とt6において、拡散
ライン２１と転送ゲート２６は「ハイ」に駆動さ
れて、移動性少数キヤリヤを比較的高い拡散ライ
ンの17ボルト電位にスイープ（sweep）する。こ
の電荷の転送のために許された時間の長さ及び温
度に従い、ほぼすべての電荷はスイープして拡散
に戻され、蓄積コンデンサの表面電位を約13.8ボ
ルトに復帰させる。 次に、第５図ｇのt7に見られるように、転送ゲ
ート２６は「ロー」に駆動されて、再びコンデン
サを絶縁する。 上記の代りに、もし「０」が書込まれてリフレ
ツシユされるべき場合には、拡散ライン２１が動
作サイクルを通して「ロー」に維持されることを
除き、前述と同じタイミング・シーケンスが適用
される。故に、拡散ラインは電子源の如くに行動
し、時間t6に表わされている流れを逆転して、コ
ンデンサの表面電位を「ロー」、すなわち「０」
状態に復帰させる。 表 Vg−VFB＝−QS／CO＋φS (1) φS＝（qNAX2 d）／（2KSεO） (2) QS＝QN−qNAXd (3) ここに、 Vg＝ゲート電圧 VFB＝フラツト・バンド電圧 QS＝単位面積当りの基板電荷 φS＝基板の表面電位 ｑ＝電子電荷1.6×10-19クーロン NA＝アクセプタ不純物濃度 Xd＝デプリーシヨン領域幅 KS＝基板の誘電率 εO＝自由空間の誘電率8.86×10-14F／cm QN＝反転層の単位面積当りの電子電荷 式(1)，(2)，(3)を解くと、 φS＝QN／CO＋Vg−VFB＋Ｂ／CO−Ｂ／CO〔１＋2CO／Ｂ （Vg−VFB＋QN／CO）〕1/2 (4) ここに、 Ｂ＝KSqNAtOX／KOX (5) KOX＝酸化物の誘電率 tOX＝酸化物の厚さ CO＝εOKOX／tOX (6) 表 パラメータ ρ＝７−９ Ω−cm NA（８Ω−cm）＝1.74×1015cm-3 tOX（cap.）＝950Å tOX（TX）＝2000Å VFB（950Å）−1v VFB（2000Å）−2v KS＝11.7 KOX＝3.9 εO＝8.86×10-14F／cm1 関係値 CO（950Å）＝3.64×10-8F／cm2 CO（2000Å）＝1.73×10-8F／cm2 Ｂ（950Å）＝7.93×10-9／cm2 Ｂ（2000Å）＝1.67×10-8／cm2
明の１実施例を詳細に説明する。 第１図はこの発明の原理を使用したランダム・
アクセス・メモリー撮像システムの簡略図、第２
Ａ図及び第２Ｂ図は第１図の撮像システムに使用
されるランダム・アクセス・メモリーをともに構
成する簡略図、第３図は第２図のランダム・アク
セス・メモリーのメモリー・セルの略図、第４図
は第２図のランダム・アクセス・メモリーのメモ
リー・セルの横断面図、第５図は第３図及び第４
図のメモリー・セルの動作における表面電位を表
わす図、第６図は第２図のランダム・アクセス・
メモリーのための簡易タイミング図、第７図は第
１図の撮像システムの拡大ブロツク図、第８図は
第２Ａ図及び第２Ｂ図の関係位置を表わす図であ
る。 発明を実施するための最良の形態 第１図はこの発明を実施した撮像システム１０
の簡略図である。白熱電球のような放射源１１か
らの電磁放射線はターゲツト像１２から反射され
て、レンズ１３を介し、イメージ・センサ（撮像
器）の２次元アレイ１４に集光する。電気的キヤ
ラクタ認識等を提供するビデオ・パターンを形成
するために、前述のセンサ・アレイ（感光又は撮
像配列）１４の動作及び入射線１６によつて作ら
れた信号情報の利用は制御及び利用装置１５を介
して行われ、それは後で詳細に説明する。 センサ・アレイ１４の構造的、物理的配列は、
入射放射線１６−１６によつて与えられた電気情
報のリフレツシユ、編集、読出し、その他の処理
等の目的のために重要なものである。この実施例
では、センサ・アレイ１４は導体−絶縁物−半導
体（CIS）動的ランダム・アクセス・メモリー
（RAM）である。 第２図（第２Ａ図及び第２Ｂ図）の簡易化した
RAMの略図を参照すると（それぞれ第３図及び
第４図の概略断面図を参照するのが好ましい）、
その基本的CIS動的RAMメモリー・セル２０は
半導体基板２２（例示的にＰ型）に形成された拡
散ライン２１と、２酸化シリコンのような絶縁層
２３と、ゲート電極２５を含む蓄積コンデンサ２
４と、ゲート２６を持つトランジスタ３０とから
構成される。像の感応（感光）と蓄積中のセル２
０の動作は第４図の横断面図と、基板２２のイン
タフエース表面２７に関係する第５図の表面電位
図とを参照して説明する。読者の理解を助けるた
めに、まず最初に、表面電位φSと該セルの動作中
に供給されるφSの値について説明する。 表面電位φSと、単位面積当りの基板電荷QSと、
ゲート電位Vg等のための１次元の式は表に表
わされている基本的MISコンデンサの方程式(1)，
(2)，(3)を同時に解くことによつて得ることができ
る。これらの方程式はエー・エス・グローブ
（A.S.Grove）の「半導体装置の物理学と技術」
（Physics and Technology of Semiconductor
Devices）（John Wiley and Sons，Inc.，New
York，1967年、第９章）からとられたものであ
る。これらの方程式からXdとQSとを消去するこ
とによつて、それをVgとQNの２次方程式に置き
換えてφSを得る。その２次方程式を解いて表面電
位のための方程式(4)を得る。 φSのための数値を得るためには、まず方程式(5)
と(6)のＢとCOの値を、表に表わされている典
型的なパラメータを使用して決定する。そのCO
とＢの値は典型的な950Å厚のコンデンサ・ゲー
ト２酸化シリコンと、典型的な2000Å厚の転送ゲ
ート２酸化シリコンの両者のために与えられたも
のである。 次に、これらの値は、基板２２のインタフエー
ス表面２７の転送ゲート２６の下側部分（第４図
の領域２９）とコンデンサ・ゲート２５の下側部
分（第４図の領域２８）とにおけるセル２０の動
作中に使用される電圧に対応するゲート電圧の範
囲を越えるような深い（デイープ）デプリーシヨ
ン表面電位を得るために、QN０について方程
式(4)で使用される。 次に、第４図と第５図ａにおいて、セル２０を
「１」状態（荷電されていない状態）に書込むた
めに、t1において、拡散ライン２１と転送ゲート
２６とコンデンサ・ゲート２５とはすべて「ハ
イ」（VN＋＝VN＝VDD＝12v）に駆動して、コン
デンサ領域２８の表面電位を約13.83ボルト（VBB
を基準とする）にセツトする。この明細書の実施
例で使用されるものとしての電源電圧VDDは12ボ
ルトに等しく、VNは12ボルト（「ハイ」の場合）
又は０ボルト（「ロー」の場合）に等しく、VN＋
は12ボルト（「ハイ」の場合）又は０ボルト（「ロ
ー」の場合）に等しく、半導体基板２２はマイナ
ス5Vにバイアスされ、該バイアス電圧をVBBとす
る。表において、第５図のコンデンサ２４及び
トランジスタ３０の表面電位の計算に使用される
Vgの電位と、第５図の拡散ライン２１の電位と
は両方ともVBBを基準とする。例えば、VN＋＝
12vに対し、拡散ライン２１はVBB＝−5vに対し
て17ボルトである。 次に、第５図ｂのt2においては、転送ゲート２
６は「ロー」に駆動されてコンデンサ２４を拡散
ライン２１から絶縁し、次の第５図ｃのt3におい
ては、拡散ライン２１を「ロー」に駆動すること
ができる。 例えば、第１図のシステムを使用して該セル２
０が少なくとも所定のしきい値の放射線に露され
た場合に、電子ホール対の発生によつて与えられ
た少数キヤリヤ（ここでは、Ｐ型基板２２に対す
る電子）が高電位のコンデンサ領域２８に引きつ
けられて、その領域を低い電圧、すなわち「０」
状態の方に減衰する。第５図ｄは十分な時間中、
電磁放射線に露して、コンデンサ表面領域２８の
電位を「０」状態の方へ約６ボルト変化させて、
約7.8ボルトにした該セルの状態を表わす。 該セルを「１」状態にリフレツシユするため
に、第５図ｅと第５図ｆのt5とt6において、拡散
ライン２１と転送ゲート２６は「ハイ」に駆動さ
れて、移動性少数キヤリヤを比較的高い拡散ライ
ンの17ボルト電位にスイープ（sweep）する。こ
の電荷の転送のために許された時間の長さ及び温
度に従い、ほぼすべての電荷はスイープして拡散
に戻され、蓄積コンデンサの表面電位を約13.8ボ
ルトに復帰させる。 次に、第５図ｇのt7に見られるように、転送ゲ
ート２６は「ロー」に駆動されて、再びコンデン
サを絶縁する。 上記の代りに、もし「０」が書込まれてリフレ
ツシユされるべき場合には、拡散ライン２１が動
作サイクルを通して「ロー」に維持されることを
除き、前述と同じタイミング・シーケンスが適用
される。故に、拡散ラインは電子源の如くに行動
し、時間t6に表わされている流れを逆転して、コ
ンデンサの表面電位を「ロー」、すなわち「０」
状態に復帰させる。 表 Vg−VFB＝−QS／CO＋φS (1) φS＝（qNAX2 d）／（2KSεO） (2) QS＝QN−qNAXd (3) ここに、 Vg＝ゲート電圧 VFB＝フラツト・バンド電圧 QS＝単位面積当りの基板電荷 φS＝基板の表面電位 ｑ＝電子電荷1.6×10-19クーロン NA＝アクセプタ不純物濃度 Xd＝デプリーシヨン領域幅 KS＝基板の誘電率 εO＝自由空間の誘電率8.86×10-14F／cm QN＝反転層の単位面積当りの電子電荷 式(1)，(2)，(3)を解くと、 φS＝QN／CO＋Vg−VFB＋Ｂ／CO−Ｂ／CO〔１＋2CO／Ｂ （Vg−VFB＋QN／CO）〕1/2 (4) ここに、 Ｂ＝KSqNAtOX／KOX (5) KOX＝酸化物の誘電率 tOX＝酸化物の厚さ CO＝εOKOX／tOX (6) 表 パラメータ ρ＝７−９ Ω−cm NA（８Ω−cm）＝1.74×1015cm-3 tOX（cap.）＝950Å tOX（TX）＝2000Å VFB（950Å）−1v VFB（2000Å）−2v KS＝11.7 KOX＝3.9 εO＝8.86×10-14F／cm1 関係値 CO（950Å）＝3.64×10-8F／cm2 CO（2000Å）＝1.73×10-8F／cm2 Ｂ（950Å）＝7.93×10-9／cm2 Ｂ（2000Å）＝1.67×10-8／cm2
【表】
第２図には、第３図乃至第５図に表わされてい
るメモリー記憶セルを使用し、第１図及び第７図
に表わされているメモリー１４として使用するこ
とができるランダム・アクセス・メモリー
（RAM）の簡略図が表わされている。ここに例
示されているRAMはスタイン（Stein）ほかが解
説している「シングル・トランジスタ・メモリ
ー・セルのための記憶配列及び読出／リフレツシ
ユ回路」（Storage Array and Sense／Refresh
Circuit for Single Transistor Memory Cells）
（IEEE Journal of Solid State Circuits；Vol.
SC−７，No.５；1972年10月；336頁乃至340頁）
の型のものである。第２図の簡略図はｍ行及びｎ
列配列の各セル・マトリツクスＡ及びＢの行の部
分を表わしている。分離したほかのセル・マトリ
ツクスが読取増幅器４０のような関連回路で物理
的に分離されているような従来の配列は、物理的
に分離されているマトリツクスに像を集光するこ
とが不可能ではないとしても困難であるために、
通常そのようなマトリツクスの１つに対する撮像
を制限することになる。 RAM１４の動作を例示するために、今、読出
し、読出修正書込み、及びリフレツシユの各サイ
クルを考えるものとする。第６図に表わされてい
る典型的な動作サイクル用の簡易タイミング図を
見ると、ｔ＝t0において、行（ワード）アドレス
は「ロー」（地位）である。ｔ＝t1において、プ
リチヤージ・クロツク（precharge clock）φ3が
ターン・オンする。読取増幅器４０の負荷トラン
ジスタL1及びL2は「ハイ・インピーダンス」の
ものであり、入力トランジスタI1及びI2は「ロ
ー・インピーダンス」のものである。故に、今ク
ロツクφ2とφ2Dがオンであり、そのとき、プリチ
ヤージ・クロツクφ3がターン・オンすると、読
取増幅器４０のノード４１と４１′とは（ほぼ）
地位に等化される。（第６図には表わされていな
いVrefとVDDとは常時オンである。）プリチヤー
ジ・クロツクφ3は、またダミー・コンデンサＡ
及びＢに接続されているノード４２Ａ及び４２Ｂ
をVrefにセツトする。ここでは、Vrefは、例えば
６ボルトのような、「０」（ロー）と「１」（ハイ）
状態の中間にある。 ｔ＝t2において、プリチヤージ・クロツクφ3と
電力クロツクφ2及びφ2Dとはターン・オフされる。 ｔ＝t3において、行アドレスとその反対側のダ
ミーとはターン・オンされ（例えば、ワードA1
とダミーＡ）、関係する行蓄積コンデンサ２４及
びそれと反対側のダミー・コンデンサＡの情報は
該増幅器のノード４１と４１′とに利用可能にな
る。ｔ＝t4においては、電力クロツクφ2とφ2Dと
がターン・オンして、ノード４１及び４１′に対
し、ある増幅された情報を出力する。すなわち、
もし、選ばれたコンデンサ２４が「０」荷電状態
にあれば、接続されているノードａは「ロー」で
あり、関連ダミー・コンデンサＡのためのノード
４２Ａはそれより高く、約６ボルトである。その
結果、交叉接続線１１と１２とに接続されている
各コンデンサは、充電の際、ライン１２（ダミ
ー・コンデンサＡに接続されている）の方がライ
ン１１（ノードａの低い電位に接続されている）
よりも早く充電されることになる。そのため、ラ
イン１２が荷電されて、トランジスタI2がター
ン・オンできるようになる前にトランジスタI1を
ターン・オンする。I1はノード４１を地位に接続
して、I2のターン・オンを防ぎ、ノード４１′が
十分にVDDに充電できるようにする。すなわち、
偶数ワードA1に接続されているコンデンサ２４
の「ロー」、「０」状態に応答して、ノード４１は
「０」に変えられ、ノード４１′は増幅され（及び
反転され）た「１」状態に変えられる。反対に、
もし、A1コンデンサ２４又は他のマトリツクス
のコンデンサのいずれかが初期的に「１」状態で
あるならば、「１」（又は「０」）がノード４１
（又は４１′）に供給される。 上記と同じ型のシーケングが奇数マトリツクス
の蓄積コンデンサにも適用される。故に、奇数マ
トリツクス・コンデンサの情報は反転せずに隣接
するノード４１′に供給され、反転された形で他
のノード４１に供給される。例えば、ワードB1
のコンデンサ２４のノードａにおける「１」はノ
ード４１′に増幅された「１」を生じさせ、ノー
ド４１に「０」をもたらす。ここで注意するべき
ことは、データ出力は、偶数マトリツクス・コン
デンサからの情報が反転形式でとられ、奇数マト
リツクス・コンデンサからの情報が非反転形式で
とられるということである。 ｔ＝t5において、列アドレスはトランジスタ５
７をターン・オンして、ノード４１′の情報を呼
出す。読出サイクルを実行するために、このサイ
クルではゲートのインバータ５６及びレベル・シ
フト回路４４に対して書込パルスが供給せず、該
回路はライン５７から効果的に切離され、読取増
幅器のノード４１′の増幅された情報はデータ出
力バツフア４６に供給されるようになる。偶数マ
トリツクス蓄積コンデンサからの情報は反転され
てノード４１′に供給され、奇数蓄積マトリツク
ス・コンデンサの情報は反転されずにノード４
１′に供給されるので、非反転データ出力を供給
するためにここでもう一度反転される。すなわ
ち、情報が偶数蓄積コンデンサからか、又は奇数
蓄積コンデンサから読出されるかどうかに従つ
て、偶数行アドレスがトランジスタ５１を呼出し
てインバータ４８がノード４１′の増幅された情
報を１回反転し、又は奇数行アドレスがトランジ
スタ４７をアクセスしてインバータ４８及び４９
がノード４１′の情報を２回反転するようにして、
両者とも非反転データ出力を供給するようにす
る。 ｔ＝t6において、すべてのクロツクはもとの状
態に戻されて、次のサイクルの準備を行う。行呼
出トランジスタ３０がターン・オフしていると、
ノード４１（４１′）の増幅された情報は偶数
（奇数）蓄積コンデンサ２４から絶縁される。 前述の読出しだけのサイクルの代りに読出修正
書込みサイクルを適用するためには、ｔ＝t5にお
いて、インバータ５６に対し書込パルスが供給さ
れ、回路４４のインバータ５２にはデータのパル
スが供給される。書込インバータ５３，５４から
供給することができるトランジスタ・ドライブ
は、インバータ５６に供給されているTTLデー
タが「０」か「１」かによつて読取増幅器４０に
「０」か「１」が挿入する。この読出修正書込サ
イクルでは、データ出力はそこに書込まれたデー
タを表わす。 リフレツシユだけのサイクルでは、ｔ＝t5にお
いて、列アドレス・トランジスタ５７をターン・
オンする必要がない。その代り、ｔ＝t6におい
て、ｔ＝t4で利用できるノード４１及び４１′の
増幅された情報が対応する偶数又は奇数マトリツ
クス蓄積セルに戻され、接接されている行アドレ
ス・トランジスタ３０がターン・オフされたとき
に該セルに隔離される。当業者にとつて明らかな
ように、すべてのメモリー・サイクルはセルの読
出しから始まり、記憶情報をリフレツシユするよ
うに作用する。 第７図はランダム・アクセス・メモリーの撮像
を表わすために使用される撮像システム１０のブ
ロツク図である。該メモリー１４はモステツク・
コーポレーシヨン（Mostek Corporation）
（1215West Crosby Road，Carrolton，Texas，
75006）製の16K RAMモデル4116であつた。制
御及び利用システム１５はRAM配列（アレイ）
１４の各セルに「１」を書込むことに使用され
た。次に、白熱電球のような光源及び反射鏡から
の放射線はターゲツト１２（例示的に、オレンジ
色と黒色の教育手引書でカバーされた）から反射
され、10Xのレンズ１３を通して２つのマトリツ
クスRAM配列の１つのマトリツクスに集光され
た。回路１５はモニタ３６のスクリーン５９にタ
ーゲツト１２の像をデイスプレイするために用い
られる。 モニタ３６はテクトロニツクス社
（Tektronix，Inc.）（14150Southwest Karl
Braun Drive，Beaverton，Oregon，97077）製
のテクトロニツクス・モデル604が使用された。
このモデル604は、そのＸ，Ｙ，Ｚ軸が16K
RAMの速度（約2MHz）に従つて働かせるに必
要な帯域幅を持つところから、この16K RAMの
撮像に接続された使用に適合するものである。モ
ニタのＸ及びＹ入力はそれぞれ第７図に３５Ｘ及
び３５Ｙとして指示されている高速AD518演算
増幅器によつて駆動される。16K RAM配列１４
に関係する各16384個のアドレスは128×128の方
形パターンのモニタ３６のスクリーンの個々の場
所に表わされる。 従来型式のマスタ・クロツク３１はアドレス発
生器３２と、16K RAMクロツク発生器３７と、
アドレス・デスクランブラ３８と、データ・パタ
ーン発生器３９と、Ｚ軸増幅器３５Ｚとの各ロジ
ツクを同期するのに使用された。 モニタ３６とRAM１４のためのアドレシング
はアドレス発生器３２によつて与えられる。この
発生器は０から16384の方へ上方向カウントを提
供するように同期的に動作する４個の４ビツト・
バイナリ・カウンタで構成される。このバイナ
リ・カウントは該配列の各記憶セルを呼出すため
に必要なアドレスを供給する。 クロツク発生器３７はSN74123シングル・シヨ
ツトTTLマルチバイブレータから成る従来の回
路であつて、16K動的RAMの動作、すなわち、
データ・イン、書込／読出、（行アドレ
ス・ストローブ）、（列アドレス・ストロー
ブ）に必要な信号のすべてを発生する。ここに
16K RAMの撮像に使用されるとき、それら信号
はRAM配列全部に「１」を書込むようにセツト
される。 データ・パターン発生器３９は従来からある回
路であり、16K RAM１４の初期設定、すなわ
ち、(1)該RAMセル配列に像がフラツシユ
（flash）される前に該RAM配列に書込むデー
タ・パターンを発生し、(2)該16K RAMから出力
するデータと比較するデータ・パターンを発生す
る。前述したように、本願発明において使用する
動的ランダム・アクセス・メモリ・セルは所定の
しきい値を超える放射線に露された場合に、初期
設定値「１」から「０」の方向へ変遷するので、
ターゲツト１２の像をそのまま撮像したいときは
各アドレス場所において初期値「１」を設定し、
かつデータ・パターン発生器３９のデータを全て
１に設定する。斯かる条件下で該発生器３９と前
記RAMデータ出力の排他的オアを取ることによ
りターゲツト１２の像の撮像データが得られる。
データ・パターン発生器３９のデータをそのまま
デイスプレイしたいときは、前記RAMセルが光
照射されなければ該RAMデータ出力は初期値
「１」が維持されているので、同様に両者の排他
的オアを取ると今度はデータ・パターン発生器の
出力データがデイスプレイされることになる。斯
かる目的を達成するため、データ出力排他的オア
回路５８は該発生器３９からのパターンと16K
RAM１４か発するデータとについて排他的オア
作用を実行する。排他的オアの真値テーブルを次
に表わす。
るメモリー記憶セルを使用し、第１図及び第７図
に表わされているメモリー１４として使用するこ
とができるランダム・アクセス・メモリー
（RAM）の簡略図が表わされている。ここに例
示されているRAMはスタイン（Stein）ほかが解
説している「シングル・トランジスタ・メモリ
ー・セルのための記憶配列及び読出／リフレツシ
ユ回路」（Storage Array and Sense／Refresh
Circuit for Single Transistor Memory Cells）
（IEEE Journal of Solid State Circuits；Vol.
SC−７，No.５；1972年10月；336頁乃至340頁）
の型のものである。第２図の簡略図はｍ行及びｎ
列配列の各セル・マトリツクスＡ及びＢの行の部
分を表わしている。分離したほかのセル・マトリ
ツクスが読取増幅器４０のような関連回路で物理
的に分離されているような従来の配列は、物理的
に分離されているマトリツクスに像を集光するこ
とが不可能ではないとしても困難であるために、
通常そのようなマトリツクスの１つに対する撮像
を制限することになる。 RAM１４の動作を例示するために、今、読出
し、読出修正書込み、及びリフレツシユの各サイ
クルを考えるものとする。第６図に表わされてい
る典型的な動作サイクル用の簡易タイミング図を
見ると、ｔ＝t0において、行（ワード）アドレス
は「ロー」（地位）である。ｔ＝t1において、プ
リチヤージ・クロツク（precharge clock）φ3が
ターン・オンする。読取増幅器４０の負荷トラン
ジスタL1及びL2は「ハイ・インピーダンス」の
ものであり、入力トランジスタI1及びI2は「ロ
ー・インピーダンス」のものである。故に、今ク
ロツクφ2とφ2Dがオンであり、そのとき、プリチ
ヤージ・クロツクφ3がターン・オンすると、読
取増幅器４０のノード４１と４１′とは（ほぼ）
地位に等化される。（第６図には表わされていな
いVrefとVDDとは常時オンである。）プリチヤー
ジ・クロツクφ3は、またダミー・コンデンサＡ
及びＢに接続されているノード４２Ａ及び４２Ｂ
をVrefにセツトする。ここでは、Vrefは、例えば
６ボルトのような、「０」（ロー）と「１」（ハイ）
状態の中間にある。 ｔ＝t2において、プリチヤージ・クロツクφ3と
電力クロツクφ2及びφ2Dとはターン・オフされる。 ｔ＝t3において、行アドレスとその反対側のダ
ミーとはターン・オンされ（例えば、ワードA1
とダミーＡ）、関係する行蓄積コンデンサ２４及
びそれと反対側のダミー・コンデンサＡの情報は
該増幅器のノード４１と４１′とに利用可能にな
る。ｔ＝t4においては、電力クロツクφ2とφ2Dと
がターン・オンして、ノード４１及び４１′に対
し、ある増幅された情報を出力する。すなわち、
もし、選ばれたコンデンサ２４が「０」荷電状態
にあれば、接続されているノードａは「ロー」で
あり、関連ダミー・コンデンサＡのためのノード
４２Ａはそれより高く、約６ボルトである。その
結果、交叉接続線１１と１２とに接続されている
各コンデンサは、充電の際、ライン１２（ダミ
ー・コンデンサＡに接続されている）の方がライ
ン１１（ノードａの低い電位に接続されている）
よりも早く充電されることになる。そのため、ラ
イン１２が荷電されて、トランジスタI2がター
ン・オンできるようになる前にトランジスタI1を
ターン・オンする。I1はノード４１を地位に接続
して、I2のターン・オンを防ぎ、ノード４１′が
十分にVDDに充電できるようにする。すなわち、
偶数ワードA1に接続されているコンデンサ２４
の「ロー」、「０」状態に応答して、ノード４１は
「０」に変えられ、ノード４１′は増幅され（及び
反転され）た「１」状態に変えられる。反対に、
もし、A1コンデンサ２４又は他のマトリツクス
のコンデンサのいずれかが初期的に「１」状態で
あるならば、「１」（又は「０」）がノード４１
（又は４１′）に供給される。 上記と同じ型のシーケングが奇数マトリツクス
の蓄積コンデンサにも適用される。故に、奇数マ
トリツクス・コンデンサの情報は反転せずに隣接
するノード４１′に供給され、反転された形で他
のノード４１に供給される。例えば、ワードB1
のコンデンサ２４のノードａにおける「１」はノ
ード４１′に増幅された「１」を生じさせ、ノー
ド４１に「０」をもたらす。ここで注意するべき
ことは、データ出力は、偶数マトリツクス・コン
デンサからの情報が反転形式でとられ、奇数マト
リツクス・コンデンサからの情報が非反転形式で
とられるということである。 ｔ＝t5において、列アドレスはトランジスタ５
７をターン・オンして、ノード４１′の情報を呼
出す。読出サイクルを実行するために、このサイ
クルではゲートのインバータ５６及びレベル・シ
フト回路４４に対して書込パルスが供給せず、該
回路はライン５７から効果的に切離され、読取増
幅器のノード４１′の増幅された情報はデータ出
力バツフア４６に供給されるようになる。偶数マ
トリツクス蓄積コンデンサからの情報は反転され
てノード４１′に供給され、奇数蓄積マトリツク
ス・コンデンサの情報は反転されずにノード４
１′に供給されるので、非反転データ出力を供給
するためにここでもう一度反転される。すなわ
ち、情報が偶数蓄積コンデンサからか、又は奇数
蓄積コンデンサから読出されるかどうかに従つ
て、偶数行アドレスがトランジスタ５１を呼出し
てインバータ４８がノード４１′の増幅された情
報を１回反転し、又は奇数行アドレスがトランジ
スタ４７をアクセスしてインバータ４８及び４９
がノード４１′の情報を２回反転するようにして、
両者とも非反転データ出力を供給するようにす
る。 ｔ＝t6において、すべてのクロツクはもとの状
態に戻されて、次のサイクルの準備を行う。行呼
出トランジスタ３０がターン・オフしていると、
ノード４１（４１′）の増幅された情報は偶数
（奇数）蓄積コンデンサ２４から絶縁される。 前述の読出しだけのサイクルの代りに読出修正
書込みサイクルを適用するためには、ｔ＝t5にお
いて、インバータ５６に対し書込パルスが供給さ
れ、回路４４のインバータ５２にはデータのパル
スが供給される。書込インバータ５３，５４から
供給することができるトランジスタ・ドライブ
は、インバータ５６に供給されているTTLデー
タが「０」か「１」かによつて読取増幅器４０に
「０」か「１」が挿入する。この読出修正書込サ
イクルでは、データ出力はそこに書込まれたデー
タを表わす。 リフレツシユだけのサイクルでは、ｔ＝t5にお
いて、列アドレス・トランジスタ５７をターン・
オンする必要がない。その代り、ｔ＝t6におい
て、ｔ＝t4で利用できるノード４１及び４１′の
増幅された情報が対応する偶数又は奇数マトリツ
クス蓄積セルに戻され、接接されている行アドレ
ス・トランジスタ３０がターン・オフされたとき
に該セルに隔離される。当業者にとつて明らかな
ように、すべてのメモリー・サイクルはセルの読
出しから始まり、記憶情報をリフレツシユするよ
うに作用する。 第７図はランダム・アクセス・メモリーの撮像
を表わすために使用される撮像システム１０のブ
ロツク図である。該メモリー１４はモステツク・
コーポレーシヨン（Mostek Corporation）
（1215West Crosby Road，Carrolton，Texas，
75006）製の16K RAMモデル4116であつた。制
御及び利用システム１５はRAM配列（アレイ）
１４の各セルに「１」を書込むことに使用され
た。次に、白熱電球のような光源及び反射鏡から
の放射線はターゲツト１２（例示的に、オレンジ
色と黒色の教育手引書でカバーされた）から反射
され、10Xのレンズ１３を通して２つのマトリツ
クスRAM配列の１つのマトリツクスに集光され
た。回路１５はモニタ３６のスクリーン５９にタ
ーゲツト１２の像をデイスプレイするために用い
られる。 モニタ３６はテクトロニツクス社
（Tektronix，Inc.）（14150Southwest Karl
Braun Drive，Beaverton，Oregon，97077）製
のテクトロニツクス・モデル604が使用された。
このモデル604は、そのＸ，Ｙ，Ｚ軸が16K
RAMの速度（約2MHz）に従つて働かせるに必
要な帯域幅を持つところから、この16K RAMの
撮像に接続された使用に適合するものである。モ
ニタのＸ及びＹ入力はそれぞれ第７図に３５Ｘ及
び３５Ｙとして指示されている高速AD518演算
増幅器によつて駆動される。16K RAM配列１４
に関係する各16384個のアドレスは128×128の方
形パターンのモニタ３６のスクリーンの個々の場
所に表わされる。 従来型式のマスタ・クロツク３１はアドレス発
生器３２と、16K RAMクロツク発生器３７と、
アドレス・デスクランブラ３８と、データ・パタ
ーン発生器３９と、Ｚ軸増幅器３５Ｚとの各ロジ
ツクを同期するのに使用された。 モニタ３６とRAM１４のためのアドレシング
はアドレス発生器３２によつて与えられる。この
発生器は０から16384の方へ上方向カウントを提
供するように同期的に動作する４個の４ビツト・
バイナリ・カウンタで構成される。このバイナ
リ・カウントは該配列の各記憶セルを呼出すため
に必要なアドレスを供給する。 クロツク発生器３７はSN74123シングル・シヨ
ツトTTLマルチバイブレータから成る従来の回
路であつて、16K動的RAMの動作、すなわち、
データ・イン、書込／読出、（行アドレ
ス・ストローブ）、（列アドレス・ストロー
ブ）に必要な信号のすべてを発生する。ここに
16K RAMの撮像に使用されるとき、それら信号
はRAM配列全部に「１」を書込むようにセツト
される。 データ・パターン発生器３９は従来からある回
路であり、16K RAM１４の初期設定、すなわ
ち、(1)該RAMセル配列に像がフラツシユ
（flash）される前に該RAM配列に書込むデー
タ・パターンを発生し、(2)該16K RAMから出力
するデータと比較するデータ・パターンを発生す
る。前述したように、本願発明において使用する
動的ランダム・アクセス・メモリ・セルは所定の
しきい値を超える放射線に露された場合に、初期
設定値「１」から「０」の方向へ変遷するので、
ターゲツト１２の像をそのまま撮像したいときは
各アドレス場所において初期値「１」を設定し、
かつデータ・パターン発生器３９のデータを全て
１に設定する。斯かる条件下で該発生器３９と前
記RAMデータ出力の排他的オアを取ることによ
りターゲツト１２の像の撮像データが得られる。
データ・パターン発生器３９のデータをそのまま
デイスプレイしたいときは、前記RAMセルが光
照射されなければ該RAMデータ出力は初期値
「１」が維持されているので、同様に両者の排他
的オアを取ると今度はデータ・パターン発生器の
出力データがデイスプレイされることになる。斯
かる目的を達成するため、データ出力排他的オア
回路５８は該発生器３９からのパターンと16K
RAM１４か発するデータとについて排他的オア
作用を実行する。排他的オアの真値テーブルを次
に表わす。
【表】
０ １ １
０ ０ ０
上の表の最初の２つの組合せだけが「１」のパ
ターンのエントリのために使用される。両データ
が等しいときに（RAMデータ出力が「１」であ
る）、Ｚ軸の増幅器３５Ｚに「ロー」レベルがス
トローブされる。両データが一致しない場合（す
なわち、RAMデータ出力が「０」であり、発生
器のパターンが「１」である）は「ハイ」レベル
がストローブされる。 このＺ軸増幅器回路３５Ｚはデータ出力排他的
オア回路５８からの正方向立上りパルスを増幅し
て、該増幅された信号をモニタ36のＺ軸入力に供
給する。その結果、発生器回路３９からの「１」
パターンとRAMから読出された像パターンとが
データ出力排他的オア回路５８で比較されると、
光によつて「０」レベルに下げられた各セルの場
所に対応するデイスプレイのアドレス場所に、点
灯されたドツトが発生して、そこにターゲツト１
２のデイジタル表示が作成される。 あるいはまた、ランダム・アクセス・メモリー
の出力を直接Ｚ軸増幅器に供給し、該出力をモニ
タのアドレシングと同期してデイスプレイに像を
発生させることも可能である。 16K RAM制御装置はアドレス・デスクランブ
ラ（address descrambler）３８をも含み、それ
は典型的なRAM１４の物理的ビツト場所が組織
的順次のアドレシング配列に従わないために要求
されるものである。それ故、もし順次的アドレシ
ング方式で可視像が作られると、RAMからのデ
ータはかき混ぜられたモニタ像に作られてしまう
ことになるため、アドレス・デスクランブラ３８
を用いる。それは、それぞれ行スクランブラと列
スクランブラとして動作する２つのグループの排
他的オア・ゲートから成り、内部の16K RAMの
ビツト場所がモニタのビツト場所に対応するよう
に、順次的アドレスをデスクランブルするように
動作する。その行アドレス・ビツトと列アドレ
ス・ビツトとを選ぶために、２つのSN74157デー
タ・セレクタ／マルチプレクサを使用している。 モニタ３６のアドレシングはアドレス発生器３
２の制御にもとづき、アドレス・スイツチング回
路３３によつて行われる。該アドレス・スイツチ
ング回路３３は、特定のアドレス・モードについ
て正しい電子ビーム場所をモニタに供給できるよ
うに、正しいバイナリ・カウント（バイナリ・ア
ドレス）をデイジタル−アナログ変換器３４Ｘ及
び３４Ｙに供給するTTLデータ・セレクタを有
する。（この典型的な回路は右から左へ及び底部
から頂部へ、又は底部から頂部へ及び左から右へ
等の２つのアドレシング・モードを提供する。）
デイジタル−アナログ変換器３４Ｘ及び３４Ｙは
各軸当り１つのAD559変換器から成り、アドレ
ス・スイツチング回路３３から受信したバイナ
リ・アドレスを、増幅のためにＸ及びＹ増幅器
（３５Ｘ及び３５Ｙ）に供給され、モニタ３６に
転送されるようなアナログ電圧に変換する。バイ
ナリ・アドレスの２つの部分（行と列）に対応す
るアナログ電圧は、16K RAM配列１４のアドレ
スされたセルの場所に対応する該モニタの場所に
パターン発生電子ビームを駆動する。増幅器３５
Ｚからの増幅されたパルスはターゲツト部の明／
暗に対応するドツト／ドツトなしの供給を行うか
ら、Ｘ，Ｙ，Ｚ入力の組合せはターゲツトのデイ
ジタル的表現を完成する。 典型的なRAM撮像システム１５の使用を要約
すると、まず最初に、アドレス発生器３２、16K
RAMクロツク発生器回路３７及びデータ・パタ
ーン発生器回路３９等の制御のもとに、該配列の
すべてのセル（又は該配列の１マトリツクス）に
対する「１」の書込みを行う。すなわち、すべて
のコンデンサ２４は呼出トランジスタ３０を介し
て「ハイ」にセツトされた表面電位をもつことに
なる。次に、このRAM配列１４の表面はターゲ
ツト１２から反射された放射線のような電磁放射
線に露光される。普通、この高い表面電位は、メ
モリー・サイクル（読出し、書込み、リフレツシ
ユ）が間に入らない場合には、放射線に露光され
ずに減衰され、すべての蓄積コンデンサは明らか
に放電される。 したがつて、前記メモリ・セルに光照射がない
ときは該メモリ・セルの出力を「１」に維持しな
ければならないため、一定周期で該メモリ・セル
をリフレツシユする必要がある。 レンズ１３はRAMの表面に像を収束して撮像
受光の集中とその加速とを行わせる。又、絵、ユ
ニバーサル・プロダクト・コード等のような像の
暗部又は色彩部分はそれより明るい部分に比べて
光の反射が少ないために集光されたRAMの表面
には明暗パターンが作成される。データ出力排他
的オア回路５８は該RAMのデータを発生器３９
からのデータと比較して、Ｚ増幅器３５Ｚに対し
てバイナリ・パルスを供給する。アドレス回路及
びＸ，Ｙ，Ｚ増幅器はこのバイナリ０／１、すな
わちRAMアドレスに物理的に対応するモニタ・
スクリーンの各アドレスに対する明／暗情報の転
送を制御して像の再製を行わせる。 その減衰時間は基準電圧レベルVref、放射線の
強さ、レンズの倍率、露光時間、VDD電源、及び
温度等の調節によつて制御することができる。 RAM撮像システムは、RAMの初期設定、撮
像放射線の初期設定とチヨツピング、及び記憶さ
れている像情報の読出し等を含み、容易に自動同
期動作を行わせるように変更することができると
いうことは、当業者の認めるところである。 撮像装置としてのランダム・アクセス・メモリ
ーの使用は、普通、像情報の読出し、書込み、リ
フレツシユ等の各メモリー・サイクルの実行を可
能にする。従つて、像情報の編集又は修正・変更
等を容易に行うことができるものである。すなわ
ち、撮像配列としてのランダム・アクセス・メモ
リーの使用は多方面にわたるRAM機能の応用を
可能にし、像情報に対する使用を可能にする。像
情報の可視デイスプレイに加え、RAMの像情報
は光学キヤラクタ認識システム等に使用すること
ができる。例えば、RAMの出力は固体配線ロジ
ツク・ユニツトに供給されて光学キヤラクタ認識
を行わせることができる。
０ ０ ０
上の表の最初の２つの組合せだけが「１」のパ
ターンのエントリのために使用される。両データ
が等しいときに（RAMデータ出力が「１」であ
る）、Ｚ軸の増幅器３５Ｚに「ロー」レベルがス
トローブされる。両データが一致しない場合（す
なわち、RAMデータ出力が「０」であり、発生
器のパターンが「１」である）は「ハイ」レベル
がストローブされる。 このＺ軸増幅器回路３５Ｚはデータ出力排他的
オア回路５８からの正方向立上りパルスを増幅し
て、該増幅された信号をモニタ36のＺ軸入力に供
給する。その結果、発生器回路３９からの「１」
パターンとRAMから読出された像パターンとが
データ出力排他的オア回路５８で比較されると、
光によつて「０」レベルに下げられた各セルの場
所に対応するデイスプレイのアドレス場所に、点
灯されたドツトが発生して、そこにターゲツト１
２のデイジタル表示が作成される。 あるいはまた、ランダム・アクセス・メモリー
の出力を直接Ｚ軸増幅器に供給し、該出力をモニ
タのアドレシングと同期してデイスプレイに像を
発生させることも可能である。 16K RAM制御装置はアドレス・デスクランブ
ラ（address descrambler）３８をも含み、それ
は典型的なRAM１４の物理的ビツト場所が組織
的順次のアドレシング配列に従わないために要求
されるものである。それ故、もし順次的アドレシ
ング方式で可視像が作られると、RAMからのデ
ータはかき混ぜられたモニタ像に作られてしまう
ことになるため、アドレス・デスクランブラ３８
を用いる。それは、それぞれ行スクランブラと列
スクランブラとして動作する２つのグループの排
他的オア・ゲートから成り、内部の16K RAMの
ビツト場所がモニタのビツト場所に対応するよう
に、順次的アドレスをデスクランブルするように
動作する。その行アドレス・ビツトと列アドレ
ス・ビツトとを選ぶために、２つのSN74157デー
タ・セレクタ／マルチプレクサを使用している。 モニタ３６のアドレシングはアドレス発生器３
２の制御にもとづき、アドレス・スイツチング回
路３３によつて行われる。該アドレス・スイツチ
ング回路３３は、特定のアドレス・モードについ
て正しい電子ビーム場所をモニタに供給できるよ
うに、正しいバイナリ・カウント（バイナリ・ア
ドレス）をデイジタル−アナログ変換器３４Ｘ及
び３４Ｙに供給するTTLデータ・セレクタを有
する。（この典型的な回路は右から左へ及び底部
から頂部へ、又は底部から頂部へ及び左から右へ
等の２つのアドレシング・モードを提供する。）
デイジタル−アナログ変換器３４Ｘ及び３４Ｙは
各軸当り１つのAD559変換器から成り、アドレ
ス・スイツチング回路３３から受信したバイナ
リ・アドレスを、増幅のためにＸ及びＹ増幅器
（３５Ｘ及び３５Ｙ）に供給され、モニタ３６に
転送されるようなアナログ電圧に変換する。バイ
ナリ・アドレスの２つの部分（行と列）に対応す
るアナログ電圧は、16K RAM配列１４のアドレ
スされたセルの場所に対応する該モニタの場所に
パターン発生電子ビームを駆動する。増幅器３５
Ｚからの増幅されたパルスはターゲツト部の明／
暗に対応するドツト／ドツトなしの供給を行うか
ら、Ｘ，Ｙ，Ｚ入力の組合せはターゲツトのデイ
ジタル的表現を完成する。 典型的なRAM撮像システム１５の使用を要約
すると、まず最初に、アドレス発生器３２、16K
RAMクロツク発生器回路３７及びデータ・パタ
ーン発生器回路３９等の制御のもとに、該配列の
すべてのセル（又は該配列の１マトリツクス）に
対する「１」の書込みを行う。すなわち、すべて
のコンデンサ２４は呼出トランジスタ３０を介し
て「ハイ」にセツトされた表面電位をもつことに
なる。次に、このRAM配列１４の表面はターゲ
ツト１２から反射された放射線のような電磁放射
線に露光される。普通、この高い表面電位は、メ
モリー・サイクル（読出し、書込み、リフレツシ
ユ）が間に入らない場合には、放射線に露光され
ずに減衰され、すべての蓄積コンデンサは明らか
に放電される。 したがつて、前記メモリ・セルに光照射がない
ときは該メモリ・セルの出力を「１」に維持しな
ければならないため、一定周期で該メモリ・セル
をリフレツシユする必要がある。 レンズ１３はRAMの表面に像を収束して撮像
受光の集中とその加速とを行わせる。又、絵、ユ
ニバーサル・プロダクト・コード等のような像の
暗部又は色彩部分はそれより明るい部分に比べて
光の反射が少ないために集光されたRAMの表面
には明暗パターンが作成される。データ出力排他
的オア回路５８は該RAMのデータを発生器３９
からのデータと比較して、Ｚ増幅器３５Ｚに対し
てバイナリ・パルスを供給する。アドレス回路及
びＸ，Ｙ，Ｚ増幅器はこのバイナリ０／１、すな
わちRAMアドレスに物理的に対応するモニタ・
スクリーンの各アドレスに対する明／暗情報の転
送を制御して像の再製を行わせる。 その減衰時間は基準電圧レベルVref、放射線の
強さ、レンズの倍率、露光時間、VDD電源、及び
温度等の調節によつて制御することができる。 RAM撮像システムは、RAMの初期設定、撮
像放射線の初期設定とチヨツピング、及び記憶さ
れている像情報の読出し等を含み、容易に自動同
期動作を行わせるように変更することができると
いうことは、当業者の認めるところである。 撮像装置としてのランダム・アクセス・メモリ
ーの使用は、普通、像情報の読出し、書込み、リ
フレツシユ等の各メモリー・サイクルの実行を可
能にする。従つて、像情報の編集又は修正・変更
等を容易に行うことができるものである。すなわ
ち、撮像配列としてのランダム・アクセス・メモ
リーの使用は多方面にわたるRAM機能の応用を
可能にし、像情報に対する使用を可能にする。像
情報の可視デイスプレイに加え、RAMの像情報
は光学キヤラクタ認識システム等に使用すること
ができる。例えば、RAMの出力は固体配線ロジ
ツク・ユニツトに供給されて光学キヤラクタ認識
を行わせることができる。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/040,009 US4344091A (en) | 1979-05-17 | 1979-05-17 | Random access memory imaging system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56500557A JPS56500557A (ja) | 1981-04-23 |
| JPH0320953B2 true JPH0320953B2 (ja) | 1991-03-20 |
Family
ID=21908576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55501407A Expired - Lifetime JPH0320953B2 (ja) | 1979-05-17 | 1980-05-14 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4344091A (ja) |
| EP (1) | EP0028642B1 (ja) |
| JP (1) | JPH0320953B2 (ja) |
| DE (1) | DE3069786D1 (ja) |
| WO (1) | WO1980002629A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5810032A (ja) * | 1981-07-09 | 1983-01-20 | オリンパス光学工業株式会社 | 内視鏡 |
| US4417325A (en) * | 1981-07-13 | 1983-11-22 | Eliyahou Harari | Highly scaleable dynamic ram cell with self-signal amplification |
| JPS5829266A (ja) * | 1981-08-14 | 1983-02-21 | Olympus Optical Co Ltd | 複写機 |
| US4441125A (en) * | 1981-11-03 | 1984-04-03 | Micron Technology, Inc. | Image sensor using dynamic random access memory |
| US4454545A (en) * | 1982-06-14 | 1984-06-12 | Rca Corporation | Charge coupled device based inspection system and method |
| US4454541A (en) * | 1982-06-14 | 1984-06-12 | Rca Corporation | Charge coupled device based blemish detection system and method |
| US4563089A (en) * | 1983-03-14 | 1986-01-07 | Miles Laboratories, Inc. | Method and apparatus for converting spectral and light intensity values directly to digital data |
| US4543558A (en) * | 1983-03-14 | 1985-09-24 | Miles Laboratories, Inc. | Method and apparatus for converting radiant energy levels to digital data |
| DE3505525C1 (de) * | 1985-02-18 | 1986-04-10 | ESAB-HANCOCK GmbH, 6367 Karben | Fotoelektrische Einrichtung zum Nachfuehren eines Abtastkopfes laengs einer Vorlagenbahn |
| US4687107A (en) * | 1985-05-02 | 1987-08-18 | Pennwalt Corporation | Apparatus for sizing and sorting articles |
| US4731744A (en) * | 1985-07-16 | 1988-03-15 | Neal Hare | Position sensor and system |
| US4737464A (en) * | 1985-09-26 | 1988-04-12 | Molecular Devices Corporation | Solid-state optical assay imaging apparatus |
| US4905265A (en) * | 1985-12-11 | 1990-02-27 | General Imaging Corporation | X-ray imaging system and solid state detector therefor |
| US5596200A (en) * | 1992-10-14 | 1997-01-21 | Primex | Low dose mammography system |
| US8479189B2 (en) | 2000-11-17 | 2013-07-02 | Hewlett-Packard Development Company, L.P. | Pattern detection preprocessor in an electronic device update generation system |
| US7409685B2 (en) | 2002-04-12 | 2008-08-05 | Hewlett-Packard Development Company, L.P. | Initialization and update of software and/or firmware in electronic devices |
| EP1614034B1 (en) * | 2003-04-11 | 2012-01-25 | Hewlett-Packard Development Company, L.P. | Initialization and update of software and/or firmware in electronic devices |
| US8555273B1 (en) | 2003-09-17 | 2013-10-08 | Palm. Inc. | Network for updating electronic devices |
| US7904895B1 (en) | 2004-04-21 | 2011-03-08 | Hewlett-Packard Develpment Company, L.P. | Firmware update in electronic devices employing update agent in a flash memory card |
| US8526940B1 (en) | 2004-08-17 | 2013-09-03 | Palm, Inc. | Centralized rules repository for smart phone customer care |
| EP2025095A2 (en) | 2006-06-08 | 2009-02-18 | Hewlett-Packard Development Company, L.P. | Device management in a network |
| EP2047420A4 (en) | 2006-07-27 | 2009-11-18 | Hewlett Packard Development Co | USER EXPERIENCE AND DEPENDENCE MANAGEMENT IN A MOBILE DEVICE |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781827A (en) * | 1971-11-24 | 1973-12-25 | Gen Electric | Device for storing information and providing an electric readout |
| JPS50147819A (ja) * | 1974-05-17 | 1975-11-27 | ||
| US4011442A (en) * | 1975-12-22 | 1977-03-08 | General Electric Company | Apparatus for sensing optical signals |
-
1979
- 1979-05-17 US US06/040,009 patent/US4344091A/en not_active Expired - Lifetime
-
1980
- 1980-05-14 JP JP55501407A patent/JPH0320953B2/ja not_active Expired - Lifetime
- 1980-05-14 WO PCT/US1980/000572 patent/WO1980002629A1/en not_active Ceased
- 1980-05-14 DE DE8080901136T patent/DE3069786D1/de not_active Expired
- 1980-12-01 EP EP80901136A patent/EP0028642B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| WO1980002629A1 (en) | 1980-11-27 |
| JPS56500557A (ja) | 1981-04-23 |
| DE3069786D1 (en) | 1985-01-24 |
| EP0028642B1 (en) | 1984-12-12 |
| EP0028642A1 (en) | 1981-05-20 |
| EP0028642A4 (en) | 1981-10-13 |
| US4344091A (en) | 1982-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320953B2 (ja) | ||
| US6580454B1 (en) | CMOS active pixel sensor having in-pixel local exposure control | |
| US5262871A (en) | Multiple resolution image sensor | |
| US4441125A (en) | Image sensor using dynamic random access memory | |
| EP0493455B1 (en) | I.c. sensor | |
| US3856989A (en) | Sensors having charge transfer recycling means | |
| JPH01157175A (ja) | インテリジェントスキャン撮像センサ及び画像の走査方法 | |
| US4489350A (en) | Solid-state image pickup device | |
| JP2000125203A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JPS61222262A (ja) | 半導体画像記憶装置 | |
| US6486912B1 (en) | Image sensor with sampling control system | |
| US4109284A (en) | Self-scanning photo-sensitive circuits | |
| US3873836A (en) | Charge coupled radiation detector imaging system | |
| US20200166658A1 (en) | Pixel circuit and method for controlling the same, and flat panel detector | |
| US20050168607A1 (en) | Apparatus and method for clamping reset voltage in image sensor | |
| JPH03225868A (ja) | 固体撮像素子とそれを用いた撮像装置 | |
| US5856666A (en) | Multiplexer circuit | |
| JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US4862275A (en) | Readout of charge packets from area imager CCD using an inverter-chain shift register | |
| US20060176401A1 (en) | Imaging device | |
| JPS589478A (ja) | 画像再生装置 | |
| JP2598103B2 (ja) | 光電変換装置 | |
| JP2936742B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2625570B2 (ja) | 光電変換装置 | |
| CN119996865A (zh) | 一种快照式红外焦平面读出电路及像元合并方法 |