JPH0321033A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0321033A JPH0321033A JP1156125A JP15612589A JPH0321033A JP H0321033 A JPH0321033 A JP H0321033A JP 1156125 A JP1156125 A JP 1156125A JP 15612589 A JP15612589 A JP 15612589A JP H0321033 A JPH0321033 A JP H0321033A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- high resistance
- channel layer
- ingap
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置に係り、特にヘテロ接合界面に生成
される二次元キャリアガスをキャリアとして用いる化合
物半導体装置に関する。
される二次元キャリアガスをキャリアとして用いる化合
物半導体装置に関する。
［従来の技術］
ヘテロ接合界面に生成される二次元キャリアガスをキャ
リアとして用いる化合物半導体装置の代表的なものとし
て、第４図に示されるようなＨ ＥＭ’Ｔ’ （Ｈｉｇ
ｈ Ｅｌｅｃｏｔｏｎ Ｈｏｂｉｒｉｔｙ Ｔｒａｎｓ
ｉｓｔｏｒ ；高電子移動度トランジスタ）がある。
リアとして用いる化合物半導体装置の代表的なものとし
て、第４図に示されるようなＨ ＥＭ’Ｔ’ （Ｈｉｇ
ｈ Ｅｌｅｃｏｔｏｎ Ｈｏｂｉｒｉｔｙ Ｔｒａｎｓ
ｉｓｔｏｒ ；高電子移動度トランジスタ）がある。
すなわち、Ｇ ａ Ａ ｓ基板２上に、ＧａＡｓバツフ
ァ層４を介して、ノンドープのＧ ａ Ａ ｓチャネル
層８及びＮ型Ａ．ＱＧａＡｓ電子供給層１０がヘテロ接
合されて、順に積層されている。そしてこのＮ型ＡＪＧ
ａＡｓ電子供給層１０上には、ｎ型ＧａＡｓ−’？ヤッ
プ層１２を介して、オーミツクに接続されたソース電極
１４及びドレイン電極１６が形成されている。さらにこ
れらのソース電［１４及びドレイン電＆１６に挟まれた
Ｎ型ＡｊＧａＡｓ電子供給層１０上に、ショットキー接
合されたゲート電ｔｆｆ１１８が設けられている。
ァ層４を介して、ノンドープのＧ ａ Ａ ｓチャネル
層８及びＮ型Ａ．ＱＧａＡｓ電子供給層１０がヘテロ接
合されて、順に積層されている。そしてこのＮ型ＡＪＧ
ａＡｓ電子供給層１０上には、ｎ型ＧａＡｓ−’？ヤッ
プ層１２を介して、オーミツクに接続されたソース電極
１４及びドレイン電極１６が形成されている。さらにこ
れらのソース電［１４及びドレイン電＆１６に挟まれた
Ｎ型ＡｊＧａＡｓ電子供給層１０上に、ショットキー接
合されたゲート電ｔｆｆ１１８が設けられている。
そしてＧ ａ Ａ ｓチャネル層８及びＮ型ＡＪＩＧａ
Ａｓ電子供給層１０の所定の場所には、例えば酸素が注
入されて、素子分離領域２０が形成されている。この素
子分離領域２０により、ソース電極１４、ドレイン電極
１６及びゲート電極１８を有するトランジスタは、ｎ型
ＧａＡｓキャップ層１２」二にオーミックに接続された
サイドゲート電極２２を有ずる隣接のトランジスタと素
子分離されている。
Ａｓ電子供給層１０の所定の場所には、例えば酸素が注
入されて、素子分離領域２０が形成されている。この素
子分離領域２０により、ソース電極１４、ドレイン電極
１６及びゲート電極１８を有するトランジスタは、ｎ型
ＧａＡｓキャップ層１２」二にオーミックに接続された
サイドゲート電極２２を有ずる隣接のトランジスタと素
子分離されている。
このようなＨ Ｅ Ｍ Ｔにおいては、ＧａＡｓチャネ
ル層８とＮ型Ａ．ＱＧａＡｓ電子供給層１０とのヘテロ
接合界面近傍のＧ ａ Ａ ｓチャネル層８側に、二次
元電子ガスが生成される。そしてこの二次元電子ガスを
キャリアとして用いることによって、ＧａＡｓチャネル
層８内の電子移動度に近い移動度を得ることができ、ト
ランジスタ動作の高速化を実現している。
ル層８とＮ型Ａ．ＱＧａＡｓ電子供給層１０とのヘテロ
接合界面近傍のＧ ａ Ａ ｓチャネル層８側に、二次
元電子ガスが生成される。そしてこの二次元電子ガスを
キャリアとして用いることによって、ＧａＡｓチャネル
層８内の電子移動度に近い移動度を得ることができ、ト
ランジスタ動作の高速化を実現している。
しかし、こうしたＨＥＭＴにおいては、あるトランジス
タに隣接するサイドゲート電極２２に負のサイドゲート
電圧を印加していくと、第２図のグラフにおける破線で
示されるように、そのトランジスタの間値電圧に変動が
生じる素子間の電気的な干渉現象、いわゆるサイドゲー
ト効果が起きる。しかもこのサイドゲート効果は、ＨＥ
ＭＴの集積化に伴い各電極間の間隔が狭くなるに従って
顕著に現われるため、集積回路を構成する上での大きな
障害となっている。
タに隣接するサイドゲート電極２２に負のサイドゲート
電圧を印加していくと、第２図のグラフにおける破線で
示されるように、そのトランジスタの間値電圧に変動が
生じる素子間の電気的な干渉現象、いわゆるサイドゲー
ト効果が起きる。しかもこのサイドゲート効果は、ＨＥ
ＭＴの集積化に伴い各電極間の間隔が狭くなるに従って
顕著に現われるため、集積回路を構成する上での大きな
障害となっている。
このサイドゲート効果の原因としては、第４図の矢印を
付した破線で示されるように、サイドゲート電＠２２か
らｎ型Ｇ ａ Ａ ｓキャップ層１２、Ｎ型ＡＪ！Ｇａ
Ａｓ電子供給層１０，ＧａＡｓチャネル層８及びＧａＡ
ｓバッファ層４を通り、さらにＧａＡｓ基板２を通り抜
けて、隣接するトランジスタに至る電子の流れる経路の
存在が考えられている。
付した破線で示されるように、サイドゲート電＠２２か
らｎ型Ｇ ａ Ａ ｓキャップ層１２、Ｎ型ＡＪ！Ｇａ
Ａｓ電子供給層１０，ＧａＡｓチャネル層８及びＧａＡ
ｓバッファ層４を通り、さらにＧａＡｓ基板２を通り抜
けて、隣接するトランジスタに至る電子の流れる経路の
存在が考えられている。
従って、サイドゲート効果を防ぐためには、この電流経
路を遮断すればよいと考えられ、第５図に示すように、
ＧａＡｓチャネル層８とＧ ａ Ａ ｓ基板２との間に
、ｉ型ＡＪＧａＡｓ高抵抗層３６を挿入することが試み
られている。そしてこのｉ型ＡｊＧａＡｓ高抵抗層３６
は、Ｇ ａ Ａ ｓ基板２と格子整合的に成長させるこ
とができると共に、またＧ ａ Ａ ｓよりも電子親和
力が小さいためにバリアの役割を果たすことができるも
のである。
路を遮断すればよいと考えられ、第５図に示すように、
ＧａＡｓチャネル層８とＧ ａ Ａ ｓ基板２との間に
、ｉ型ＡＪＧａＡｓ高抵抗層３６を挿入することが試み
られている。そしてこのｉ型ＡｊＧａＡｓ高抵抗層３６
は、Ｇ ａ Ａ ｓ基板２と格子整合的に成長させるこ
とができると共に、またＧ ａ Ａ ｓよりも電子親和
力が小さいためにバリアの役割を果たすことができるも
のである。
しかしながら、本発明者がＭＯＣＶＤ （ＨｅｔａＯｒ
ｇａｎｉｃ Ｃｈｅ■ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ）法を用いてｉ型ＡＪＧａＡｓ高抵抗層
３６を形成した経験によれば、このｉ型Ａ．ＧＧａＡｓ
高抵抗層３６はその抵抗値の再現性が悪く、また成長の
最適条件が成長炉によって大きく変動するなどの不安定
性を有するという問題があった。
ｇａｎｉｃ Ｃｈｅ■ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ ）法を用いてｉ型ＡＪＧａＡｓ高抵抗層
３６を形成した経験によれば、このｉ型Ａ．ＧＧａＡｓ
高抵抗層３６はその抵抗値の再現性が悪く、また成長の
最適条件が成長炉によって大きく変動するなどの不安定
性を有するという問題があった。
また、ｉ型ＡＪＩＧａＡｓの代わりに、ＡＪＧａＡｓに
酸素をドープして高抵抗層を形成する場合においても、
必ずしも再現性よ（Ａ．ＯＧａＡｓ高抵抗層が形威され
ず、かえって成長炉中に導入した酸素が成長炉内に残留
してその後に成長させる半導体層の結晶性に悪影響を及
ぼすという問題が生じた。
酸素をドープして高抵抗層を形成する場合においても、
必ずしも再現性よ（Ａ．ＯＧａＡｓ高抵抗層が形威され
ず、かえって成長炉中に導入した酸素が成長炉内に残留
してその後に成長させる半導体層の結晶性に悪影響を及
ぼすという問題が生じた。
弓
６
［発明が解決しようとする課題］
このように、従来のヘデロ接合界面に生戒される二次元
キャリアガスをキャリアとして用いる化合物半導体装置
においては、装置の集積化にｆ゛１一って素子間に電気
的な干渉現象が起こるサイドゲート効果が生じ、それを
防止するためにチャネル層とＧａＡｓ基板との間にＡｊ
ＧａＡｓ高抵抗層を設けることが試みられたか、安定
した抵抗値を有するＡｊＧａＡｓ高抵抗層を再現性のよ
く形成することは困難であった。
キャリアガスをキャリアとして用いる化合物半導体装置
においては、装置の集積化にｆ゛１一って素子間に電気
的な干渉現象が起こるサイドゲート効果が生じ、それを
防止するためにチャネル層とＧａＡｓ基板との間にＡｊ
ＧａＡｓ高抵抗層を設けることが試みられたか、安定
した抵抗値を有するＡｊＧａＡｓ高抵抗層を再現性のよ
く形成することは困難であった。
そこで本発明は、サイドゲート効果の発生を防止して高
集積化を行なうことができ、より高性能で安定した特性
を再現性よく実現することができる半導体装置を提供す
ることを目的とする。
集積化を行なうことができ、より高性能で安定した特性
を再現性よく実現することができる半導体装置を提供す
ることを目的とする。
［課題を解決するための手段コ
上記課題は、半導体基板と、この半導体基板上に形成さ
れ、深いアクセプタとなる遷移金属がドープされたＩ
ｎＧａＰ高抵抗層と、このＩ ｎＧａＰ高抵抗層上に形
成されたチャネル層と、このチャネル層上にヘテロ接合
されて形戒され、前記チャネル層のヘテロ接合界面近傍
に二次元キャリアガスを生成するキャリア供給層と、前
記チャネル層及び前記キャリア供給層に形成され、素子
領域を分離する素子分離領域とを有することを特徴とす
る半導体装置によって達成される。
れ、深いアクセプタとなる遷移金属がドープされたＩ
ｎＧａＰ高抵抗層と、このＩ ｎＧａＰ高抵抗層上に形
成されたチャネル層と、このチャネル層上にヘテロ接合
されて形戒され、前記チャネル層のヘテロ接合界面近傍
に二次元キャリアガスを生成するキャリア供給層と、前
記チャネル層及び前記キャリア供給層に形成され、素子
領域を分離する素子分離領域とを有することを特徴とす
る半導体装置によって達成される。
［作 用］
すなわち本発明は、相対的に電子親和力の小さいＩ ｎ
ＧａＰに深いアクセプタとなる遷移金属をドープしたＩ
ｎＧａＰ高抵抗層が、半導体基板とチャネル層との間
に形成されることにより、半導体基板を通り抜けて、隣
接する素子間に流れる電流経路を遮断し、素子間の電気
的な干渉現象であるサイドゲート効果の発生を防止する
ことができる。
ＧａＰに深いアクセプタとなる遷移金属をドープしたＩ
ｎＧａＰ高抵抗層が、半導体基板とチャネル層との間
に形成されることにより、半導体基板を通り抜けて、隣
接する素子間に流れる電流経路を遮断し、素子間の電気
的な干渉現象であるサイドゲート効果の発生を防止する
ことができる。
そしてこの深いアクセプタとなる遷移金属がドープされ
た高抵抗のＩ ｎＧａＰ層は、安定した高抵抗値を再現
性よく得ることができる。
た高抵抗のＩ ｎＧａＰ層は、安定した高抵抗値を再現
性よく得ることができる。
その理由は、同じ電子親和力の小さいＡｊＧａＡｓが或
長条件や戒長炉によりノンドープ条件下においてｎ型或
いはｐ型の導電性を示すという変動性を有するのに対し
て、Ｉ ｎＧａＰ層は、或長条件に余り依存せずにノン
ドープ条件下でｎ型になる傾向があり、このためにｎ型
Ｉ ｎＧａＰ層に深いアクセプタとなる遷移金属をドー
プすることによって、安定した高抵抗値を有するＩ ｎ
ＧａＰ層を再現性よく形成することができると考えられ
る。
長条件や戒長炉によりノンドープ条件下においてｎ型或
いはｐ型の導電性を示すという変動性を有するのに対し
て、Ｉ ｎＧａＰ層は、或長条件に余り依存せずにノン
ドープ条件下でｎ型になる傾向があり、このためにｎ型
Ｉ ｎＧａＰ層に深いアクセプタとなる遷移金属をドー
プすることによって、安定した高抵抗値を有するＩ ｎ
ＧａＰ層を再現性よく形成することができると考えられ
る。
［実施例］
以下、本発明を図示する実施例に基づいて具体的に説明
する。
する。
第１図は本発明の一実施例による半導体装置を示す断面
図である。
図である。
Ｇ ａ Ａ ｓ基板２上に、厚さ５００人のノンドープ
のＧ ａ Ａ ｓバッファ層４を介して、Ｍ Ｏ Ｃ
Ｖ Ｄ法により格子整合的に成長された厚さ２０００人
のＩ ｎ １−ｘ Ｇ ａ ｘ Ｐ （ ｘ−０ ．
５ ２ ）高抵抗層６が形或されている。そしてＧ ａ
Ａ ｓバッファ層４よりも電子親和力が小さいこのＩ
ｎＧａＰ高抵抗層６には、深いアクセプタとなる遷移
金属としてのＦｅ（鉄）が、ドープ量５Ｘ１０”ｃｍ−
’程度ドープされている。
のＧ ａ Ａ ｓバッファ層４を介して、Ｍ Ｏ Ｃ
Ｖ Ｄ法により格子整合的に成長された厚さ２０００人
のＩ ｎ １−ｘ Ｇ ａ ｘ Ｐ （ ｘ−０ ．
５ ２ ）高抵抗層６が形或されている。そしてＧ ａ
Ａ ｓバッファ層４よりも電子親和力が小さいこのＩ
ｎＧａＰ高抵抗層６には、深いアクセプタとなる遷移
金属としてのＦｅ（鉄）が、ドープ量５Ｘ１０”ｃｍ−
’程度ドープされている。
また、このＩ ｎＧａＰ高抵抗層６上には、厚さ４００
０人のノンドープのＧ ａ Ａ ｓチャネノレ層８とド
ープ量１．５Ｘ１０１８ｃｍ−’のＳｔ（シリコン）が
ドープされた厚さ３７０人のＮ型Ａ．ｌ！，−えＧａｇ
Ａｓ （ｘ＝０．２５）電子供給層１ｏとが順に積層
されている。そしてこれらのＧａＡｓチャネル層８及び
Ｎ型ＡＪＩＧａＡｓ電子供給層１ｏはヘテロ接合されて
いて、Ｎ型Ａ．ＩＩ ＧａＡｓ電子供給層１０とのヘテ
ロ接合界面近傍のＧ ａ Ａ ｓチャネル層８側に、二
次元電子ガスが生成されている。
０人のノンドープのＧ ａ Ａ ｓチャネノレ層８とド
ープ量１．５Ｘ１０１８ｃｍ−’のＳｔ（シリコン）が
ドープされた厚さ３７０人のＮ型Ａ．ｌ！，−えＧａｇ
Ａｓ （ｘ＝０．２５）電子供給層１ｏとが順に積層
されている。そしてこれらのＧａＡｓチャネル層８及び
Ｎ型ＡＪＩＧａＡｓ電子供給層１ｏはヘテロ接合されて
いて、Ｎ型Ａ．ＩＩ ＧａＡｓ電子供給層１０とのヘテ
ロ接合界面近傍のＧ ａ Ａ ｓチャネル層８側に、二
次元電子ガスが生成されている。
また、このＮ型Ａ．．ＱＧａＡｓ電子供給層１ｏ上に、
ドープ量１ ． ５ Ｘ １ ０１８ｃ ｍ−’のＳｉ
がド、一プされた厚さ５００八のｎ型ＧａＡｓキャップ
層１２を介して，オーミックに接続されたＡ，ｕＧ．ｅ
９ １０ ／ Ａ ｕ電極からなるソース電極１４及びドレイン電
ｆ２１６が形或されている。さらにこれらのソース電極
１４及びトレイン電＃１１６に挟まれたＮ型ＡｊＧａＡ
ｓ電子供給層１０上に、ショットキー接合されたＡ１電
極からなるゲート電）Ｆｉｌ１８か設けられている。
ドープ量１ ． ５ Ｘ １ ０１８ｃ ｍ−’のＳｉ
がド、一プされた厚さ５００八のｎ型ＧａＡｓキャップ
層１２を介して，オーミックに接続されたＡ，ｕＧ．ｅ
９ １０ ／ Ａ ｕ電極からなるソース電極１４及びドレイン電
ｆ２１６が形或されている。さらにこれらのソース電極
１４及びトレイン電＃１１６に挟まれたＮ型ＡｊＧａＡ
ｓ電子供給層１０上に、ショットキー接合されたＡ１電
極からなるゲート電）Ｆｉｌ１８か設けられている。
また、Ｉ ｎＧａＰ高抵抗層６上のＧ ａ Ａ ｓチャ
ネル層８及びＮ型Ａ．ＱＧａＡｓ電子供給層１０の所定
の場所には、例えば酸素か注入され、素子分離領域２０
が形成されている。そしてこの素子分離領域２０は、ソ
ース電極１４、ドレイン電極１６及びゲート電極１８を
有するトランジスタを、隣接する１〜ランジスタと素子
分離している。そして隣接するトランジスタのｎ型Ｇａ
Ａｓ−’Ｆヤツプ層１２上にオーミックに接続されたサ
イドゲート電極２２とソース電極１４又はトレイン電極
１６との間隔は、素子分離領域２０を介して、およそ３
μｍ離れている。
ネル層８及びＮ型Ａ．ＱＧａＡｓ電子供給層１０の所定
の場所には、例えば酸素か注入され、素子分離領域２０
が形成されている。そしてこの素子分離領域２０は、ソ
ース電極１４、ドレイン電極１６及びゲート電極１８を
有するトランジスタを、隣接する１〜ランジスタと素子
分離している。そして隣接するトランジスタのｎ型Ｇａ
Ａｓ−’Ｆヤツプ層１２上にオーミックに接続されたサ
イドゲート電極２２とソース電極１４又はトレイン電極
１６との間隔は、素子分離領域２０を介して、およそ３
μｍ離れている。
次に、第１図に示す半導体装置のザイドゲ−１・効果に
ついて、第２図を用いて説明する。
ついて、第２図を用いて説明する。
１１
第２図は、隣接するザイドゲート電ｆ２２２に負の電圧
を印加し、トランジスタの闇値電圧の変動を測定したグ
ラフである。このグラフに示される実線から明らかなよ
うに、サイドゲート電極２２に印加したサイドゲート電
圧が−６Ｖに至まで、トランジスタの閾値電圧は０．２
５Ｖ近傍に一定していて変動は観測されなかった。
を印加し、トランジスタの闇値電圧の変動を測定したグ
ラフである。このグラフに示される実線から明らかなよ
うに、サイドゲート電極２２に印加したサイドゲート電
圧が−６Ｖに至まで、トランジスタの閾値電圧は０．２
５Ｖ近傍に一定していて変動は観測されなかった。
このことは、ＧａＡｓ基板２とＧａＡｓチャネル層８と
の間にＩ ｎＧａＰ高抵抗層６のような高抵抗層を設け
ない従来例が、第２図における破線で示されるように、
−１．５Ｖ程度のサイドゲート電圧でトランジスタの闇
値電圧が大きく変動してしまうのに比べると、本実施例
がサイドケート効果の発生を防止していることを示して
いるといえる。
の間にＩ ｎＧａＰ高抵抗層６のような高抵抗層を設け
ない従来例が、第２図における破線で示されるように、
−１．５Ｖ程度のサイドゲート電圧でトランジスタの闇
値電圧が大きく変動してしまうのに比べると、本実施例
がサイドケート効果の発生を防止していることを示して
いるといえる。
次に、本実施例に用いたＩｎＧａＰ高抵抗層６の評価を
、第３図に示すような装置を用いて行なつ。
、第３図に示すような装置を用いて行なつ。
ｎ＋型ＧａＡｓ基板２４上に、ＭＯＣＶＤ法を用いて、
第１図に示すものと同じ厚さ５００八の１２ ノンドープのＧａＡｓバッファ層４及びドープ量５Ｘ１
０”ｃｍ−’のＦｅがドープされた厚さ２０００人のＩ
ｎＧａＰ高抵抗層６を順に形或し、このＩ ｎＧａＰ
高抵抗Ｒ６上にｎ型ＧａＡｓコンタクト層２６を成長さ
せる。こうしてｎ＋型ＧａＡＳ基板２４上のＧ ａ Ａ
ｓバッファ層４とｎ型ＧａＡｓコンタクト層２６との
間に、Ｉ ｎＧａＰ高抵抗層６を挟む。
第１図に示すものと同じ厚さ５００八の１２ ノンドープのＧａＡｓバッファ層４及びドープ量５Ｘ１
０”ｃｍ−’のＦｅがドープされた厚さ２０００人のＩ
ｎＧａＰ高抵抗層６を順に形或し、このＩ ｎＧａＰ
高抵抗Ｒ６上にｎ型ＧａＡｓコンタクト層２６を成長さ
せる。こうしてｎ＋型ＧａＡＳ基板２４上のＧ ａ Ａ
ｓバッファ層４とｎ型ＧａＡｓコンタクト層２６との
間に、Ｉ ｎＧａＰ高抵抗層６を挟む。
そしてｎ＋型Ｇ ａ Ａ ｓ基板２４裏面上及びｎ型Ｇ
ａＡｓキャップ層１、２上にそれぞれオーミック電極２
８．３０を形成し、定電流源３２及び電圧計３４と接続
ずる。そしてオーミック電極２８，３０間に定電流■を
流して電圧■を測定ずる。
ａＡｓキャップ層１、２上にそれぞれオーミック電極２
８．３０を形成し、定電流源３２及び電圧計３４と接続
ずる。そしてオーミック電極２８，３０間に定電流■を
流して電圧■を測定ずる。
この電流一電圧特性から得られたＩ ｎＧａＰ高抵抗層
６の抵抗値は、１０ｌ１Ω一ｃ’ｍという非常に高い値
を示した。そしてこの抵抗値は、従来のＡＪ）ＧａＡｓ
に酸素をドープして形成した高抵抗層によって得られた
抵抗値と同等である。
６の抵抗値は、１０ｌ１Ω一ｃ’ｍという非常に高い値
を示した。そしてこの抵抗値は、従来のＡＪ）ＧａＡｓ
に酸素をドープして形成した高抵抗層によって得られた
抵抗値と同等である。
このように本実施例によれば、ＧａＡｓバッファ層４と
ＧａＡｓチャネル層８との間に、ＦｅがドープされたＩ
ｎＧａＰ高抵抗層６を設け、このＩ ｎＧａＰ高抵抗
層６及び素子分離領域２０によって、ＧａＡｓ基板２を
通り抜けて隣接する素子間に流れる電流経路を遮断する
ことができる。このことにより、素子間の電気的な干渉
現象であるサイドゲート効果の発生を防止することがで
き、従ってＨＥＭＴ構造のトランジスタの集積度を高め
ることができる。
ＧａＡｓチャネル層８との間に、ＦｅがドープされたＩ
ｎＧａＰ高抵抗層６を設け、このＩ ｎＧａＰ高抵抗
層６及び素子分離領域２０によって、ＧａＡｓ基板２を
通り抜けて隣接する素子間に流れる電流経路を遮断する
ことができる。このことにより、素子間の電気的な干渉
現象であるサイドゲート効果の発生を防止することがで
き、従ってＨＥＭＴ構造のトランジスタの集積度を高め
ることができる。
また、サイドゲート効果の発生を防止するための高抵抗
層として、従来のＡｊＧａＡｓ高抵抗層に代えて、Ｆｅ
がドープされたＩ ｎＧａＰ高抵抗層６を用いることに
より、安定した高抵抗値を再現性よく得ることができる
。
層として、従来のＡｊＧａＡｓ高抵抗層に代えて、Ｆｅ
がドープされたＩ ｎＧａＰ高抵抗層６を用いることに
より、安定した高抵抗値を再現性よく得ることができる
。
なお、上記実施例においては、Ｉ ｎＧａＰ高抵抗層６
にドープする深いアクセプタとなる遷移金属としてＦｅ
を用いたが、例えばＣｒ（クロム）や■（バナジウム）
等であってもよい。
にドープする深いアクセプタとなる遷移金属としてＦｅ
を用いたが、例えばＣｒ（クロム）や■（バナジウム）
等であってもよい。
また、このＩ ｎＧａＰ高抵抗層６の代わりに、Ｉ ｎ
Ａｊ ＧａＰを用いた高抵抗層であってもよい。
Ａｊ ＧａＰを用いた高抵抗層であってもよい。
この場合のＩ ｎＡＪＩ ＧａＰ高抵抗層も、ＧａＡｓ
１ ３ １ ４ 基板」二またはＧａＡｓバッファ層上に、格子整合的に
戒長させることができる。
１ ３ １ ４ 基板」二またはＧａＡｓバッファ層上に、格子整合的に
戒長させることができる。
また、素子分離領域２０は、酸素を注入して形成したか
、これに限定されることなく、例えばエッチングによっ
て形成される１〜レンチを用いたもの等であってもよい
。
、これに限定されることなく、例えばエッチングによっ
て形成される１〜レンチを用いたもの等であってもよい
。
さらに、ＡｆＪＧａＡｓ電子供給層１０の代わりに、Ｉ
ｎＧａＰ電子供給層であっても、またＧ ａＡｓチャ
ネル層８の代わりに、厚さ１５０人程度のＩ ｎｏ２Ｇ
ａｏ．ｓ Ａｓチャネル層であっても、サイドゲート効
果に対ずる影響は同様である。
ｎＧａＰ電子供給層であっても、またＧ ａＡｓチャ
ネル層８の代わりに、厚さ１５０人程度のＩ ｎｏ２Ｇ
ａｏ．ｓ Ａｓチャネル層であっても、サイドゲート効
果に対ずる影響は同様である。
［発明の効果］
以上のように本発明によれば、半導体基板とチャネル層
及びキャリア供給層との間に、深いアクセプタとなる遷
移金属がドープされたＩｎＧａＰ高抵抗層が設けられ、
またチャネル層及びキャリア供給層に素子分離領域が形
成されていることにより、半導体基板を通り抜ける電流
経路を遮断して、素子間の電気的な干渉現象であるサイ
ドゲー１５ ト効果の発生を防止することができる。そしてこの深い
アクセプタとなる遷移金属がドープされたＩ ｎＧａＰ
高抵抗層は、安定した高抵抗値を再現性よく得ることが
できる。
及びキャリア供給層との間に、深いアクセプタとなる遷
移金属がドープされたＩｎＧａＰ高抵抗層が設けられ、
またチャネル層及びキャリア供給層に素子分離領域が形
成されていることにより、半導体基板を通り抜ける電流
経路を遮断して、素子間の電気的な干渉現象であるサイ
ドゲー１５ ト効果の発生を防止することができる。そしてこの深い
アクセプタとなる遷移金属がドープされたＩ ｎＧａＰ
高抵抗層は、安定した高抵抗値を再現性よく得ることが
できる。
このことにより、半導体装置の集積度を高めることがで
きると共に、より高性能で安定した特性を再現性よく実
現することができる。
きると共に、より高性能で安定した特性を再現性よく実
現することができる。
第１図は、本発明の一実施例による半導体装置を示す断
面図、 第２図は、第１図の半導体装置の特性を示すグラフ、 第３図は、第１図の半導体装置を説明するための図、 第４図及び第５図は、それぞれ従来の半導体装置を示す
断面図である。 図において、 ２・・・・・・ＧａＡｓ基板、 ｌ６ ４・・・・・・Ｇ ａ Ａ ｓバッファ層、６・・・・
・・Ｉ ｎＧａＰ高抵抗層、８・・・・・・ＧａＡｓチ
ャネル層、 １０・・・・・・Ｎ型Ａ．Ｇ ＧａＡｓ電子供給層、１
２・・・・・・ｎ型ＧａＡｓキャップ層、１４・・・・
・・ソース電極、 １６・・・・・・ドレイン電極、 １６・・・・・・ゲート電極、 ２０・・・・・・素子分離領域、 ２２・・・・・・サイドゲート電極、 ２４・・・・・・ｎ＋型Ｇ ａ Ａ ｓ基板、２６・・
・・・・ｎ型ＧａＡｓコンタクト層、２８．３０・・・
・・・オーミック電極、３２・・・・・・定電流源、 ３４・・・・・・電圧計、 ３６・・・・・・ｉ型ＡＪＩＧａＡｓ高抵抗層。 狭
面図、 第２図は、第１図の半導体装置の特性を示すグラフ、 第３図は、第１図の半導体装置を説明するための図、 第４図及び第５図は、それぞれ従来の半導体装置を示す
断面図である。 図において、 ２・・・・・・ＧａＡｓ基板、 ｌ６ ４・・・・・・Ｇ ａ Ａ ｓバッファ層、６・・・・
・・Ｉ ｎＧａＰ高抵抗層、８・・・・・・ＧａＡｓチ
ャネル層、 １０・・・・・・Ｎ型Ａ．Ｇ ＧａＡｓ電子供給層、１
２・・・・・・ｎ型ＧａＡｓキャップ層、１４・・・・
・・ソース電極、 １６・・・・・・ドレイン電極、 １６・・・・・・ゲート電極、 ２０・・・・・・素子分離領域、 ２２・・・・・・サイドゲート電極、 ２４・・・・・・ｎ＋型Ｇ ａ Ａ ｓ基板、２６・・
・・・・ｎ型ＧａＡｓコンタクト層、２８．３０・・・
・・・オーミック電極、３２・・・・・・定電流源、 ３４・・・・・・電圧計、 ３６・・・・・・ｉ型ＡＪＩＧａＡｓ高抵抗層。 狭
Claims (1)
- 【特許請求の範囲】 半導体基板と、 この半導体基板上に形成され、深いアクセプタとなる遷
移金属がドープされたＩｎＧａＰ高抵抗層と、 このＩｎＧａＰ高抵抗層上に形成されたチャネル層と、 このチャネル層上にヘテロ接合されて形成され、前記チ
ャネル層のヘテロ接合界面近傍に二次元キャリアガスを
生成するキャリア供給層と、 前記チャネル層及び前記キャリア供給層に、形成され、
素子領域を分離する素子分離領域と を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156125A JPH0321033A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156125A JPH0321033A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0321033A true JPH0321033A (ja) | 1991-01-29 |
Family
ID=15620873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156125A Pending JPH0321033A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188271A (ja) * | 1992-12-17 | 1994-07-08 | Nec Corp | 電界効果トランジスタ |
-
1989
- 1989-06-19 JP JP1156125A patent/JPH0321033A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188271A (ja) * | 1992-12-17 | 1994-07-08 | Nec Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| DE102016125865B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement | |
| TWI513008B (zh) | 超陡峭二極體結構及其製造方法 | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| CA2039415C (en) | Buried channel heterojunction field effect transistor | |
| JPH0435904B2 (ja) | ||
| US4704622A (en) | Negative transconductance device | |
| US5811844A (en) | Low noise, high power pseudomorphic HEMT | |
| KR890004959B1 (ko) | 전계효과 반도체 장치 | |
| US4772925A (en) | High speed switching field effect transistor | |
| JP5265831B2 (ja) | タイプｉｉバンド間ヘテロ構造逆ダイオード | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| US6569693B2 (en) | Method for fabricating epitaxial substrate | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| EP0050064B1 (fr) | Transistor à effet de champ à fréquence de coupure élevée | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| US5543749A (en) | Resonant tunneling transistor | |
| JPH0321033A (ja) | 半導体装置 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2815820B2 (ja) | 化合物半導体装置とその製造方法 | |
| EP0131111A2 (en) | Semiconductor device having a heterojunction | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| JPH01125985A (ja) | 半導体装置 |