JPH03212726A

JPH03212726A - 保護された大容量電子メモリ装置

Info

Publication number: JPH03212726A
Application number: JP2341201A
Authority: JP
Inventors: Daniel Carteau; ダニエル・カルトー
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1989-12-01
Filing date: 1990-11-30
Publication date: 1991-09-18
Also published as: DE69021696T2; FR2655464B1; DE69021696D1; US5386535A; EP0430727A1; JPH0550012B2; FR2655464A1; EP0430727B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、その記憶素子が例えばＲＡＭまたはＥＥＰＲ
ＯＭ型の半導体メモリを含む保護された大容量電子メモ
リ装置に係わる。特に本発明は、情報処理システムにお
ける大容量メモリサブシステムとして使用することを意
図している。

情報処理システムは、少なくとも１つのメインプロセッ
サ及びこのプロセッサが接続された１つの主記憶装置を
含む中央処理装置と、種々の周辺装置と、記憶装置と種
々の周辺装置との間のデータ交換の制御を保証する入／
出力処理装置とて構成されることが公知である。

周辺制御装置は種々の周辺装置と関係しており、中央処
理装置とこれら種々の制御装置に関係する周辺装置との
間の物理的データ伝送を保証する。

情報処理システムの上記全ての機能的構成エレメントは
、一般的には同じ並列バスに接続された１組のボード上
に編成されており、バスは、種々のボード間のデータ伝
送と種々のボードへの電力供給を保証する。

一般にＭｕｌｔｉｂｕｓ［（Ｉｎｔｅｌ　Ｃｏｒｐｏｒ
ａｔｉｏｎの登録商標）として公知のバスは、今日の業
界で最も使用されているバスの１っである。そのアーキ
テクチャは、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ　ｏｆ　’
Ｅｌｅｃｔｒｉｃａｌ　ａｎｄ　Ｅｌｅｃｔｒｏｎｉｃ
Ｅｎｇｉｎｅｅｒｓ）標準１２９６に則って標準化され
た並列型のメインバスを中心に構築されている。Ｍｕｌ
ｔｉｂｕｓ■はバックプレーンタイプであるので、情報
処理システムアーキテクチャの物理的構成は、多重論環
ボーＦを保持するホードホルダーラックの形態である。

ホードホルダーラックの種々の物理的及び機械的特性は
上記標準によって規定されている。

周辺装置のなかでも、回転式磁気ディスクメモリのよう
な大容量メモリは重要である。磁気ディスクメモリは、
情報処理システム自体を形成するボードとは物理的に分
離しており、＾ｍｅｒｉｃａｎＮａｔｉｏｎａｌ　５ｔ
ａｎｄａｒｄｓ　Ｉｎ５ｔｉｔｕｔｅ（ΔＮ５Ｉ）によ
り標準化された５Ｃ５Ｉ／ＩＰＩ方式のインターフェー
スケーブルによって情報処理システムに接続されている
。

更に磁気ディスクメモリは、メモリ容量単位当たりのコ
ス１へ（容量単位例えば１キロバイトまたは１メガバイ
ト当たりのコスト）が低いので、広く使用されている。

それにもかかわらず上記回転式磁気ディスクメモリは、
高い精度が要求される大きな機械的部分を包含しており
、従って高価であること（情報を読取るためのヘッド位
置決め装置及びディスクを回転させるためのモータを必
要とする〉、比較的体積が大きいこと、機械的部品を機
能させるのに必要なエネルギ消費は実質的に少なくない
ことなどの欠点を有する。最後に、情報へのアクセス時
間は約１０〜数十ミリ秒である。

産業上の大容量メモリの開発の最近の傾向は。

より良いアクセス時間を得ることと、それらの物理的サ
イズを実質的に小さくすることを目指している。このた
めに、半導体メモリを使用する電子メモリまたは電子デ
ィスクとして公知の、またソリッドステートディスクと
しても公知の大容量メモリが開発された。それらのアク
セス時間は１ミリ秒よりはるかに小さく、即ち最も高性
能の回転式ディスクメモリのアクセス時間の数十分の−
であり、しかも回転部分を有さない。しかしこのような
電子メモリの単位メモリ容量コストは尚高く、磁気ディ
スクメモリの約２０倍高い。しかしながら、電子メモリ
の単位メモリ容量コストは、回転式磁気ディスクメモリ
のそれよりはるかに急速に低下する傾向にあり、数年以
内にはコストはおおよそ同じになろうことが予想し得る
。

この種の電子ディスクメモリは最近になって、Ｉｍｐｅ
ｒｉａｌ　Ｔｅｃｈｎｏｌｏｇｙ、Ｉｎｃ、、８３１５
ｏｕｔｈ　ＤｏｕｇｌａｓＳｔｒｅｅｔ、ＥＩ　Ｓｅｇ
ｕｎｄｏ、カルフォルニア（その製品はＭｅｇａｒａｍ
として公知である）と、Ｎａｔｉｏｎａｌ＾ｄｖａｎｃ
ｅｄＳｙｓｔｅｍｓ（そのメモリ装置７９９０と同時提
供）によって製造されている。それらのメモリ容量は約
数十メガバイトであり、アクセス時間は１ミリ秒の数十
分の−であり、出力は極めて高くて、１秒当たり約数メ
ガヒツトである。

第１八図及び第１Ｂ図には、前記会社の１つにより製造
されるような従来公知の上記種類の電子ディスクＤＥ＾
を示しである。

このような電子ディスクは形状が平行六面体であって、
複数の論理ボード１〜５を包含するが、第１八図及び第
１Ｂ図では簡潔化のために、ボード３のみを示しである
。これら種々の論理ボードは相互に平行であり、例えば
ＲＡＭ型の複数の半導体メモリのカラムを包含している
。数にしてｎ個のこれらのカラムをそれぞれ記号Ｒ１・
・・Ｒｊ・・・Ｒｎで識別する（第１Ｂ図においてはｎ
＝４であり、４つのカラムＲ，，Ｒ２、Ｒ１、Ｒ４が示
されている）。情報は種々のカラムＣ，〜Ｃｎを含む種
々のＲＡＭ内に、データをＲＡＭメモリに書込むのに通
常使用されるのと類似の方法で、情報ブロックが連続ア
ドレスに続けて書込まれるように書き込まれる。

電子ディスクＤＥ＾は更に、ボックスの後方部分に見え
る２つのコネクタ６及び７を包含する。これらのコネク
タによって、同じタイプの他の電子ディスクまたはこれ
ら種々の電子ディスクと関係する周辺制御装置のいずれ
かとの接続がインターフェースケーブル８及び９を介し
て可能となる。

ケーブル８及び９は、ΔＮＳＩによって標準化された５
ＣＳＩ／ＩＰ１方式のケーブルである。ＤＥＡ型の電子
ディスフは、回転式ディスクメモリに使用されるのと同
じタイプのインターフェース接続によって相互に及びそ
れらのコントローラに接続されることが判る。電子メモ
リの物理的形状は回転式磁気ディスクの物理的形状とは
明らかに比較にならないが、この接続に関しての回転式
ディスクメモリとの類似性によって、当業者は電子メモ
リ装置を電子ディスクと呼んでいる。

ＲＡＭメモリと受は渡しされる情報（データ及びＲＡＭ
内でデータが割り当てられたアドレス）はバスＢＤ＾を
介して移送される。このバスは実際には１つのデータバ
スと１つのアドレスバスとを含む（第１Ｂ図においては
単純化のためにこれらのバスは単一のバスで表している
）。バスＢＤ＾は、ＲＡＭカラムに関して、カラムＲ１
及びＲ２に応じるブランチＢＤＡと、カラムＲ１及びＲ
４に応じるブランチＢＤ＾２との２つのブランチに細分
化されている。

ＤＥ＾のような電子ディスクの物理的容量（ｂｕｌｋ）
は回転式磁気ディスクメモリのそれと等価であることに
留意されたい。更に、電子ディスクのボードのいずれか
１つに含まれる情報へのアクセス時間は１ミリ秒の約数
十分の−であるが、情報はコントローラから電子ディス
クへまたはその逆に、リンク８及び９のごときタイプの
インターフェースリンクを介して送られることから、ア
クセス時間は著しく、即ち約１〜２ミリ秒たけ大きくな
る。

本発明は、電子ディスク機能のメモリプレーン（１〜５
のようなボード）を、通常の回転式磁気ディスクメモリ
または従来のタイプの電子ディスクにおけるように情報
処理システムのコントローラ及びプロセッサから遠く離
して置くのてはなく、それ代えて、電子ディスク装置の
メモリプレーンと、そのコントローラと、該電子ディス
ク装置を包含するサブシステムが属する情報処理システ
ムの１０セツサの幾つかとを組み合わせる小型集成装置
の内部に置くことにより、前述の欠点を解消することが
できる。この小型集成装置はボードホルダーラックの形
態をとるのが好ましい。

本発明の大容量電子メモリ装置は、その種々のエレメン
トが、該装置が属する情報処理システムの周辺制御装置
に接続された複数の半導体メモリを担持するプリント回
路の形態を各々がとる複数のボードを備えており、少な
くとも１つの中央処理装置と、それ自体のコントローラ
を備えたマザーボードと、２つずつ相互に接続された多
数のメモリプレーンを含む複数の子ボードとを包含して
おり、前記子ボードのうちの最初の子ボードが前記マザ
ーボードに接続されており、前記中央処理装置及び電子
ディスク装置がマザーボードによって、情報移送及びそ
れに接続されているボードにおける電気エネルギを保証
する並列型の第１及び第２のバスに接続されており、該
装置が、それ自体のコントローラ及び２つのバス介して
中央処理装置にアクセス可能であることを特徴とする。

本発明の好ましい実施態様においては大容量電子メモリ
装置は特に、２つのバスが同一であって相互に並列であ
り且つそれらの間に、電子ディスク装置のマザーボード
及び中央処理装置が接続されている重複ゾーンを有する
という特徴を有する。

上記重複ゾーンは、各々が少なくとも１つの電子ディス
ク装置を受容し得る２つの部分に分割され、２つの部分
の各々は、他方への電源とは別個の電源によって電気エ
ネルギを供給されるのが好ましい。

本発明の電子メモリ装置に記憶された情報へのアクセス
の安全保護を増大するために、この電子メモリ装置は、
電子ディスク装置のコントローラ及び中央処理装置に接
続された少なくとも１つのバックアップ回転式ディスク
メモリ装置を包含する。このように実現された本発明の
メモリ装置は、より大きな情報処理システムに属するサ
ブシステムを構成する。

以下、添１寸の図面を参照した実施態様の詳細説明から
、本発明の特性及び長所が明らかとなるてあろう。

及胤舅第２図は、本発明の電子メモリ装置ＯＮＥを示す図であ
る。

装置ＵＭＥは、一般にその中央部分がホストシステムＨ
として公知のより大きな情報処理システムに属する大容
量メモリ情報処理サブシステムであると考えてよい。

装置ＵＭＥは２つの部分ＭＧ及びＭＤを包含する。これ
ら２つの部分の各々には別個の供給手段＾、及び八、に
よって電気エネルギが供給される。

また装置ＯＮＥは、好ましくはＭｕｌｔｉｂｕｓｌｌ型
の相互に並列な、Ｂ１及びＢ２で表された２つの同一の
バスを中心に構築されている。

、２つのバスＢ１及びＢ２は、相互に完全に向かい合わ
せて配備することもできるし、３つの異なるゾーン、即
ち２つのバスか物理的に相互に向かい合っている１つの
共通ゾーンＺＣと、２つのバスが相互に向かい合ってい
ない２つのゾーンＺ＾及び２Ｂとを包含することもでき
る。

即ち、場合によって２つのバスＢ１及びＢ２は全部また
は一部を重複させることができる。装置ＤＭＥは、電子
ディスク装置ＤＥＩ、及び中央処理装置ＰＲを第１の部
分ＭＧに、第２の電子ディスク装置ＤＥＩ２及び中央処
理装置ＰＲ２を第２の部分ＨＤに包含している。

電子ディスク装置ＤＥＩ　、及び［ｌＥｌ、と処理装置
ＰＲ及びＰＨ１との各々は、２つのバスＢ、及びＢ２に
共通重複ゾーンｚＣにおいて接続されている。第２図（
部分ＭＧ内にある処理装置ＰＲ，と第１の電子ディスク
装置ＤＥ１．との間）に示すように、電子メモリ装置Ｕ
ＭＥは、この共通ゾーンＺＣにおいてホストシステムＨ
に接続されるのが好ましい。

更に電子メモリ装置ｔ１ＭＥは、その部分ＮＧに追加構
成工しメン１−Ｂ３及びＢ４を包含し且つその部分ＨＤ
に追加エレメントＥ５及びＢ６を包含することもできる
。エレメントＥ１、Ｂ４、Ｂ５及びＢ６もまた共通ゾー
ンＺＣにおいて２つのバスＢ、及びＢ２の両方に接続さ
れている。エレメントＥ３及びＥ、は例えばそれぞれ異
なる中央処理装置及び異なる電子ディスク装置とするこ
とができ、同じことがエレメントＥ６及びＢ５にも言え
る。

装置ＯＮＨのエレメントの数は、該装置に割り当てられ
るメモリ容量と、更にシステムの使用可態度をいかに重
要と考えるかとに依存する。

重複ゾーンが一部分のみである場合にはゾーンＺ＾及び
ＺＢにおいて、かかるゾーンの第１のゾーンにあるＥｌ
及びＢ２や第２のゾーンにあるＢ７及びＢ８のような他
のエレメントを接続することが可能である。エレメント
Ｅ１、Ｂ２、Ｂ７及びＢ８は２つのバスの一方に、即ち
Ｅ、及びＢ２はＢ、にのみ、Ｂ７及びＥ、はＢ２にのみ
接続されている。

以下本発明の装置ＯＮＥを、重複ゾーンＺＣが全域にわ
たる、即ち２つのバスＢ１及びＢ２が相互に完全に対面
している場合を第３Δ図、第３Ｂ図、第４図、第５Ａ図
及び第５Ｂ図に関連させて、また重複ゾーンが一部であ
る場合を第６図に関連させて説明する。

第２図に示した実施態様においては電子ディスク装置Ｄ
Ｅ１．及びＤＥｌ２はそれぞれ、第１の装置に対してマ
ザーボード１１と最大２つの子ボード１２及び１３とを
、また第２の装置に対してマザーボード２１と最大２つ
の子ボード２２及び２３とを包含している。

マザーボード１１は子ボード１２に接続手段１４を介し
て接続されており、更に子ボード１２は子ボード１３に
接続手段１５を介して接続されている。同様に、マザー
ボード２１は子ボード２２に接続手段２４を介して接続
されており、更に子ボード２２及び２３は接続手段２５
を介して相互に接続されている。

ＤＥｌ、の構成及びＤＥｌ２の構成は、子ボードの数（
１つまたは２つ）やＲＡＭ及びＲＡＭ内のカラムの数に
おいて（従ってそれらのメモリ容量において）、またそ
れらに記録される情報の内容において異なっていてもよ
い。

メモリ装置ＵＭＥを構成する種々のニレメン１〜内のデ
ータ記録の安全保護をできるだけ向上させるために（こ
れはデータ保護の目的としても記載される）メモリ装置
は、リンクＬ１を介してマザーボード１１に接続され且
つリンクＬ２を介して処理装置ＰＲ２に接続されている
、記号ＭＤＳ、で表されたデータ保護（またはバックア
ップ）用の第１の回転式デスクメモリを包含している。

同様に装置ＯＮＥは、リンクし、を介してマザーボード
２１に接続され且つリンクＬ、を介して処理装置ＰＲ，
に接続されている第２のバックアップ回転式ディスクメ
モリまたはＭＤＳ２を包含している。ＭＤＳ　、及びＭ
ＤＳ２がそれぞれＬとＬ２及びＬ３とＬ４に接続される
方法は第３Ｂ図に示してあり、次にこの点を説明する。

これらリンクの各々は５ＣＳＩ／ＩＰ１方式のもの、即
ちその端部に５０ポインＩ・のコネクタが与えられてい
る２５のライス１〜ペアの組を含むものである。ＭＤＳ
、及びＭＤＳ２のことき回転式ディスクメモリによって
データを保護する必要性は、半導体メモリがＲＡＭであ
る場合にはそこに記録されたデータが、電力を喪失する
や否や失われることに由来する。一方で子ボード１２及
び１３内に他方で子ボード２２及び２３内に含まれるデ
ータもそれぞれメモリ１４ＤＳ　、及びＭＤＳ２の回転
式磁気ディスクの円形記録トラック上に、例えばデータ
が子ボード内に書込まれる時点で記録される。

中央処理装置ＰＲ＋及びＰＲ２はそれぞれ部分ＭＧ及び
ＭＤに割り当てられている種々のエレメントの中心機器
である（装置［ＪＭＥが単一の中央処理装置及び単一の
電子ディスク装置、例えばＰＲ２及びＤＥＩ、のみを包
含する場合には、上記部分ＭＣ及びＨＤに割り当てられ
た全てのエレメントに対して処理装置ＰＲ２が中心機器
となる）６中央処理装置は、部分ＮＧ及びＨＤ内に含ま
れる種々のエレメントの実行プログラムを該中央処理装
置内に、該実行プログラムかそれらに割り当てられた機
能を実行し得るようにロードする。処理装置ＰＲ，及び
ＰＲ２は、例えば回転式ディスクメモリＭＤＳ、及びＭ
［ｌＳ２内に格納されているこれらのプログラムを検索
する。その場合に回転式ディスクメモリＭＤＳ、及びＭ
ＤＳ２は、第１に装置ＤＥ１．及びＤＥＩ２に格納され
た情報のバックアップをとること、及び第２に前記実行
プログラムを格納することという二重機能を有する。か
かるプログラムは、処理装置ＰＲ，及び処理装置ＰＲ２
の両方に接続される特定のディスクメモリまたはシステ
ムのディスクメモリ内に格納しておくこともできること
を理解されたい。

第３八図及び第４図には、第２図に示した電子メモリ装
置ＯＮＨの物理的構造体の幾つか、特に電子ディスク装
置ＤＥｒ、及び処理装置ＰＲ２と、更にマザーボード２
１（第３八図及び第４図がより容易に理解されるように
マザーボード２１に関係する子ボード２２及び２３は図
示していない）とを含むランクのバックプレーンＦＰの
一部分を示しである。電子メモリ装置は１つの同じ物理
的構造体、即ちラックＰΔを構成するが、第３Ａ図及び
第４図においては簡潔化のためにそのうちのバックプレ
ーンＦＰのみを示しであることに留意されたい。

バックプレーンＦＰは、その平面及び長辺に垂直な対称
面ＰＳを有する。バックプレーンはその形状が実質的に
長方形であり、勿論長方形の中心でもある対称中心０を
有する。

対称面ＰＳの両側にはそれぞれ、メモリ装置ＩＪＭＨの
２つの部分ＮＧ及びＭｌｌがある。第３八図及び第４図
においてはバス−８２はバックプレーンＦＰの上方部分
に置かれており、バスＢ１は下方部分に置かれている。

上記図においてバックプレーンＦＰは、その上方部分に
は左から右に向かって６つの雌コネクタ１０２〜１０７
を、その下方部分には右から左に向かって６つの雌コイ
・フタ１０８〜１１３（第３Ａ図においてはコネクタ１
０８のみが見える）を色素することが判る。

コネクタ１０２〜１０７はバスＢ２に電気的に接続され
ており、コネクタ１０８〜１１３はバスＢ、に電気的に
接続されている。これらのコネクタは、Ｉｎｔｅｒｎａ
ｔｉｏｎａｌＥｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ　Ｃ
ｏｍｍ１ｓｓｉｏｎ　ｕｎｄｅｒ　ｃｌａｓｓｉｆｉｃ
ａｔｉｏｎ　６０３−２１ＥＣ０９６によって規定され
た標準に基づく９６ビンモデル（各々が３２個のビンか
らなる３つの平行な列）である。これらコネクタの各々
に対応する雄コネクタは当然のこと同じ標準によって規
定されている。対称面ＰＳはコネクタ１０４と１０５の
間及びコネクタ１１０と１１１の間を通る。

電子ディスク装置ＤＥＩ、は２つのバスＢ２及びＢ、に
、同じ２つのバスの雌コネクタ１０２及び１１３に対応
する２つの雄コネクタ２０２及び２１３によって接続さ
れている。マザーボード１１のみが２つのバスＢ２及び
Ｂ、に接続されており、従って２つのコネクタ２０２及
び２１３を担持している。既に説明したように、２つの
子ボードは接続手段によって相互に接続されており、子
ボード１２がマザーボード１１に接続手段１４によって
接続されている。

接続手段１４．１５．２４及び２５は１６０ポイントの
雄及び雌コネクタを接続することにより作られており、
各子ボードはその２つの面の各々にそれぞれ１つの雄コ
ネクタ及び１つの雌コネクタを有している。

マザーボード１１及び子ボード１２．１３を含む集成装
置に必要なスペースは、２つのバスＢ１及びＢ２に直接
接続されている２つの隣接ボード間の標準間隔の２倍、
即ち２ｘ　２０．３２ｍｍ＝　４０．６４ｎ＋ｍである
。

子ボードは、２つのバスＢ２及びＢ１に直接接続され得
るコネクタを持ってはいない。雄コネクタ２０２〜２０
７及び２０８〜２１３は同じ型、即ち前述のＩＥＥＥ標
準１２９６によって標準化されたＰ、型のものである。

マザーボード２１のみが示されたディスク装置ＤＥＩ２
はバスＢ２及びＢ１に雄コネクタ２０７及び２０８と雌
コネクタ１０７及び１０８とによって接続されている。

子ボード２２及び２３（第混図及び第４図ては図示なし
）は実際にはマザーボード２１の左側のコネクタ１０６
と１０７の間の空間に置かれている。処理装置ＰＲ，（
これもまた簡略化のために第３八図及び第４図では図示
なし）は実際にはコネクタ１０４及び１１１に接続され
ており、従って処理装置ＰＲ２と子ボード１３との間で
左側部分ＮＧ内に位置している。

マザーボード１１はリンクＬ１に例えば５０ポイントコ
ネクタ１００（ＡＮＳＩ標準）によって接続されている
。

コネクタ１００はボード１１の（ｆ１ボード１１をバス
Ｂ、及びＢ２に接続するコネクタを含む部分とは反対側
の）後方部に取付けられている。同様にリンクＬ２が処
理装置ＰＲ２にコネクタ１０１によって接続されている
。

コネクタ１０１はコネクタ１００と同一であって、対応
するボードの後方部に同様に取付けられている。

第３Ｂ図は、２つのリンクＬ１及びＬ２を一緒に接続し
得るコネクタＣ１の実施態様を示す。Ｃ，は雄コネクタ
であり、例えば、バックアップディスクメモリＭＤＳ　
、を含むパッケージの後方部に位置する対応する雌コネ
クタ内に挿入される。コネクタＣ１は、接続パッケージ
（図示なし）内に位置するその後方部分に示しである。

このような１つのコネクタＣは、正方形または長方形の
プリント回路ＣＩ、と、相互に平行で且つＣ１，に溶接
されている例えば５ｏｕｒｉａｕ−製の８６０３型の２
つの自己ストリッピングヘッダＢ＾１及びＢ＾２と、（
例えば３Ｍ、＾ＨＰ、＾ｎ５ｌｅｙ他製造の）例えば５
ｕｂＤ型のコネクタＣＮ、とを包含している。

それぞれリンクＬ、及びＬ２を構成する５ｏのツイスト
ペアワイヤの端部がヘッダＢ＾１及びＢ＾２内に挿入さ
れている。ケーブルＬ、及びＬ２を構成する５ｏワイヤ
の端部とプリント回路ＣＩ、の端部の１つに溶接された
５０ポイントのコネクタＣＮ、どの間の電気接続を保証
するのは、プリント回路自体のその内部導体によること
を理解されたい。即ち第３Ｂ図がち判るように、コネク
タＣＮ、の長さは、プリント回路が正方形であればその
１辺の、また長方形であれはその幅の寸法に等しい。２
つの自己スｌ〜リッピン・グヘッダＢへ、及びＢへ２は
、コ才、フタＣＮ、の長さに垂直なプリント回路の辺上
に置かれている。即ち２つの自己ストソツピングヘツダ
は、プリント回路ＣＩ、を含む正方形の第３Ｂ図では横
方向の辺に平行である。

コネクタ１０２〜１０７の組と１０８〜１１３の組とは
、相互に且つバックプレーンＦＰの長さに平行な対称軸
を有することを理解されたい。更に、１０２〜１０７の
組の各コネクタと、１０８〜１１３の組の対応する各コ
ネクタとは、バックプレーンの小さい方の寸法（長方形
の幅に当たる）に平行な同じ垂直方向対称軸を有する。

２組のコネクタ１０７〜１０７及び１０８〜１１３の各
々の相対位置は、種々のホード１１．１２．１３．２１
．２２．２３、ＣＲ，及びＣＲ２をラックＰＡ内部に正
しく接続し得るために不可欠であることを理解されたい
。

装置ＯＮＨの部分ＨＤ内に位置するボードの組はかかる
ボードの集積素子を倉む側から見えており、部分ＮＧ内
の位置するボードの組は集積素子を含む側とは反対側、
即ち溶接側から見えている。これは、部分ＨＤに位置す
るボードが部分肛に位置するボードとは逆向きに取付け
られているからである。

即ちボード１１．１２．１３、ＰＲ，はそれぞれホード
２１．２２．２３、ＰＲ，と、ハックプレーンＦＰの対
称面ＰＳ及び対称中心Ｏの両方について対称である。

部分ＭＤ及びＮＧのボードの相対位置は、ホードを誤っ
た方向で挿入できないようにする意味がある。

即ち、２１のような１つのボードのみが部分ＭＧに挿入
され得、１１のような１つのボードのみが部分ＨＤに挿
入され得る。これは、ボード上のコネクタの位置のため
である。実際にバックプレーンを見ると、部分ＨＤに位
置するボードのコネクタはボードの右側にあり、また部
分ＮＧに位置するボードのコネクタはボードの左側にあ
ることが判る。従って正しくは部分Ｍ［ｌに入るべきホ
ードを代わりにＮＧに挿入したりまたはその逆を行なう
と、ボードのコネクタが隣接するボードのコネクタと当
接し、ホードが更にラック内に挿入されず、従ってその
接続が不可能となる。

次に第５八図について説明する。

マザーボード１１は特に、バスＢ１との連絡のためのイ
ンターフェースＩＢ、と、バスＢ２との連絡のためのイ
ンターフェースＩＢ２と、電子ディスク装置ＤＥＮ、の
コントローラＣＮＴ、とを包含している。これら種々の
エレメント、即ちＩＢ、及びＩＢ２とＣＮＴ　、とはマ
ザーボード１１の内部バスｖ■、を介して情報を交換す
る。

第１のメモリプレーンを含む子ボー・ド１２は複数のＲ
ＡＭメモリカラム、例えばカラム１２Ｒ，・・・１２Ｒ
ｊ・・・１２Ｒｎを包含している。同様に、電子ディス
ク装置ＤＥＩ内の第２のメモリプレーンを含む子ボード
１３は複数のＲＡＭメモリカラム、即ちカラム１３Ｒ５
・・・１３Ｒｊ・・１３Ｒｎを包含している。ボード１
２及び１３の内部構造は第１図のホード３について説明
したものと同一である。

中央処理装置ＰＲ２はそれぞれバスＢ１及びＢ２との連
絡のための２つのインターフェースＩＢ、及びＩＢ。

と、連絡バスＢ１２と、中実装置ＵＣ２とを包含してい
る。

電子ディスク装置ＤＥ１．は処理装置ＰＲ２の中実装置
を介してアクセス可能であることが判る。

インターフェースＩＢ、、ＩＢ２、ＩＢ、及びＩＢ４は
同じ型てあり、ＩＥＥＥ標準１２９６に従って、電子メ
モリ装置ＵＭＨの他の構成機能エレメント及びホストシ
ステムＨとメツセージモードによって連絡する例えばＶ
Ｌ　８２ｃ３８９型（Ｉｎｔｅｌ製）の双対プロセッサ
を備えている。

ホストシステムＨまたは処理装置ＰＲ２が情報を電子デ
ィスク装置ＤＥＩ、内に登録したい場合には、その情報
は、コントローラＣＮＴ　、に伝送される前にインター
フェースＩＩＩ、（Ｉｎ２）を介して２つのバスＢまた
はＢ２の一方に渡される。子ボード１２及び１３のメモ
リプレーン内で使用可能な領域の関数として、コントロ
ーラはそこに情報を登録する。同時にコントローラは同
じ情報をバックアップディスクメモリＭＤＳ、にコネク
タ１００及びＣ１とリンクＬ１とを介して伝送する。こ
の同じ情報はそこでこのメモリの磁気ディスクの１つの
円形トラック１つ以上に登録される。一方では子ボード
１２及び１３のメモリプレーン内の、他方ではバックア
ップディスクメモリＭＤＳのディスクの１つのトラック
の１つへの情報の書込みは、半導体メモリへのアクセス
時間と回転式ディスクへのアクセス時間は同じではない
ので、全く同じ瞬間に行われるのではないことを理解さ
れたい。結果として、情報が子ボード１２及び１３のメ
モリプレーン内に書込まれる時点に対してバックアップ
ディスクメモリＭＤＳ　、の磁気ディスクの１つの上に
は、アクセス時間がより長い故に、所定時間だけ遅れて
情報が書込まれる。

装置ＤＥＩ、についての上記説明は装置ＤＥＩ２にも等
しく当てはまることを理解されたい。

情報の読取りに関して言えば、これは、コントローラＣ
ＮＴ　、の制御下に子ボード１２及び１３のメモリプレ
ーン内で直接に、１ミリ秒の数十分の−という極めて短
いアクセス時間で行われる。

第５Ｂ図は、ボード１２及び１３内にデータが記録され
る形態を示す。データは、同数のバイトを含む複数のブ
ロックまたはセクタＳｉ、　Ｓｊ、　Ｓｋに分割されて
いる。各セクタＳｊ内には、ヘッダＨＥｊ、データブロ
ックＤＯｊ及びフッタＩＣｊが連続的に書込み（または
読込み〉され得る。１つのセクタの情報セットは、アド
レスが連続するメモリ位置、例えば１つのユニットに登
録される。例えば、セクタＳｉはアドレス３０１．３０
２・・・、３０５に書込まれ、セクタＳｊはアドレス３
５１〜４００に書込まれる等となる。ヘッダは、セクタ
Ｓｊの記録の始めと終わりのアドレスを包含しており、
フッタは、セクタｓｊの全ての記録バイトが正しいか検
証するためのデータの完全性の検証用の情報を包含する
。

データは３９ビツトフオーマツト、即ち４バイトに分配
される３２の有効ビットと更に７つのＦＣＣ（エラー訂
正コード）ビットとで書込まれる（このエラー訂正モー
ドは通常はダイナミックＲＡＭメモリにおいて使用され
る）。このように３９ビツトがＲＡＭメモリの各アドレ
スに書込まれる。結果として、子ボード１２及び１３と
受は渡しされる情報を移送する子ボード１２及び１３の
バスＢＤ＾３及びＢＤＡ４（これらのバスは第１図のバ
スＢＤ＾と同様の役割を果たす）は実際には１つの３９
ビツトデータバスと１つのアドレスバスとを備えている
。

フッタ内にあるデータの完全性を検証するためのデータ
は一般にはチエツク合計（ｃｈｅｃｋ　ｓｕｍ）、従っ
てＣＫＳとして公知であり、セクタＳｉの部分ＤＯｉに
含まれる全ての３２バイトワードの数学的論理和を表わ
す。読取りの際に、ＤＯｉ内に読込まれたバイトの和が
（例えばコントローラＣＮＴ　、またはホストシステム
のいずれかによって）再計算され、読取られたＣＫＳ値
と比較される。

このセクタごとに情報を書込み且つセクタ内に情報を分
配する編成（ヘッダ、データ、ＣＫＳを含むフッタ）は
、通常のディスクメモリの回転式ディスクの円形磁気ト
ラック内の情報の編成によって由来する。この編成であ
ると、１）４バイト当たり７つのエラー訂正ビットＥＣＣが存
在することによるデータ内容におけるエラーに対する保
護、及び２）（当該セクタの記録の始めと終わりのアドレスを含
む）ヘッダの読取りの際の検証とフッタの内容の読取り
の際の検証によるアドレス割当てエラーに対する保護によって、取り得る最高の安全保護下に情報を書込み及
び読取りすることが可能である（または換言すれば全て
のデータの保護が可能である）。

ボード１２及び１３のメモリプレーン内への情報の書込
みが命令されると、コントローラＣＮＴ＋がホストシス
テムＨ（中央処理装置）に対して行なう書込み命令の応
答は、バックアップメモリＭＤＳの磁気ディスクの１つに完全
に記録されるまで待たずに、対応するメモリプレーン内
に情報の記録が行われたとき、またはボード１２及び１３のメモリプレーン内のみてなくバッ
クアップメモリＭＤＳ　、の磁気ディスクの１つにもデ
ータ記録が実行されたときの２つの方法で行われ得る。

アクセス時間の観点からのパフォーマンスの損失は、磁
気ディスクは書込み作業にしか使用されないので考えら
れるほど重要ではなく、これは平均すると電子メモリ装
置ＵＭＥの入／出力作業のたった２０〜４０％しか占め
ない。

使用する応答システムとは無関係に、メモリプレーン内
に既に書き込まれた情報のバ・ンクア・ンプディスクメ
モリ上への登録は各書込み作業の都度に系統的に更新さ
れる。このシステムは、電力における割込みがあった場
合にのみバ・ンクア・ンプテイスクメモリ内にデータを
書込むことを含む現状で多く使用されているものよりも
はるかにすぐれたデータ保護を保証する。また上記バ・
ノクア・ノブ方法は、−ＲＡＭ型半導体メモリの使用に
伴なうデータ揮発性の問題を、該メモリをバッテリー組
に接続することにより解決する際にも使用されることが
想起される（これは、前述の従来の電子メモリにも当て
はまる）。

本発明の大容量メモリサブシステムＵＭＥの他の長所は
、追加保護を提供する能力を有することである。実際、
特定のバックアップ磁気ディスクメモリが、リンクＬ２
の故に処理装置ＰＲ２によってもアクセス可能である。

このバッファ・ンプメモリＭＤＳへのアクセスは、マザ
ーボード１１が故障した場合か、または子ボード１２及
び１３のメモリプレーンの全部または一部が故障した場
合にのみ使用される。従って、コントローラＣＮＴ　、
の完全な故障またはコントローラＣＮＴ　、への供給電
圧における割込みの場合には、アクセス時間がより長く
なるのでパフォーマンスは幾分低くなるが、ホストシス
テムＨが、通常はコントローラＣＮＴ　、によって得ら
れるデータを処理装置ＰＲ２によってアクセスすること
ができる。

以上から本発明の長所、即ち、２つのバスＢ１及びＢ２
を介して電子ディスク装置ＤＥＩ、及びＤＥＩ２の各々
に含まれるデータへ二重アクセスできるが故に使用可態
度が高いことと、ＣＮＴ、及びＰＨ１の両方からアクセ
ス可能であるバックアップディスクメモリ（従ってこの
バックアップメモリも二重アクセスを有する）及び回転
式ディスクメモリのものからコピーされるＲＡＭメモリ
内への情報の書込みの編成の両方に起因してデータ保護
が強力であることとが明らかである。

更に本発明の電子メモリ装置は、従来の電子メモリ装置
と比較して体積が小さく、アクセス時間が極めて短く、
しかも低コストであるという主な長所を有する。

第６図は、本発明の電子メモリ装置ＵＭＥの他の実施態
様を示す。

この装置は、この実施態様では１６個のコネクタを含む
１つの共通重複ゾーンｚＣと２つのコネクタを含む２つ
のゾーンＺΔ及びＺＢとを有するように相互に平行に且
つずらしてバックプレーンの下方部分及び上方部分にそ
れぞれ設置されたＭｕｌｔｉｂｕｓ　ＩＩ型の２つの並
列バスＢ１及びＢ２を含むバックプレーンＦＰ、を備え
て表されている。バスＢ２の延長部にバックプレーンＦ
Ｐ、は、例えばバスＢ２のコネクタ（即ち１０２〜１０
７、第３八図参照）と同一であり且つ同じ間隔を有する
２つのコネクタ３０１及び３０２を有する。

同様にバックプレーンＦＰ２はバスＢ１の延長部に、バ
スＢ１のコネクタと同一であり且つ同じ間隔を有する２
つのコネクタ４０１及び４０２を有する。従ってハック
プレーンＦＰ、のコネクタの合計数は２０である。

第６図には電子ディスク置ＤＥ１．を示しである。

この電子ディスク装置は、装置ＵＭＥの左側部分ＮＧに
置かれたマザーボード１１及び子ボード１２及び１３と
、接続手段１４及び１５と、コネクタ２０２及び２１３
と、更に左側部分ＮＧに置かれており且つ２つのバスＢ
２及びＢ１にコネクタ２０４及び２１１を介して接続さ
れている処理装置ＰＲ，とを包含している。更に、右側
部分ＨＤに置かれており且つバスＢ２及びＢ、にコネク
タ２０５及び２１０を介して接続されている処理装置Ｐ
Ｒ２も図示されている。処理装置ＰＲ２には、５ＣＳＩ
方式の５０ポイントツイストペアリンクに接続し得るコ
ネクタ１０１が備わっている。同様に処理装置ＰＲ，に
は、１０１と同一のコネクタ２０１が備わっている。

バックプレーンＦＰ、は更に、同じ長さを有し且つ電子
メモリ装置ＤＭＨの種々の素子エレメントのバックアッ
プディスクメモリへの接続を可能にする５ＣＳ１Ｂ式、
即ち５０ポイントを包含するまたは換言すれば５０の信
号を伝送する２つのバスＢ、及びＢ４を包含している（
即ちこれらはプリント回路上に設置されたバスである）
。処理装置ＰＲ２はコネクタ１０１とバスＢ、とに５０
ポイントＳＣＳ　１Ｂ式線条差動リンクＬ、を介して接
続されている（ここでリンクＬ５は当然のこと、そのバ
スＢ、及びコネクタ１０１への接続を可能にする５０ポ
イントコネクタを両端に備えているものとする）。

同様に中央処理装置ＰＲ，は５ＣＳ１Ｂ式リンクＬ６に
よってバスＢ３とコネクタ２０１とに接続されている。

電子ディスク装置ＤＥＩ、はコネクタ１０２によってバ
スＢ、に接続されている。

第６図に示した本発明の電子メモリ装置ＯＮＨの好まし
い実施態様においては、３．５インチの挿入可能な回転
式ディスクメモリのための４つのスロットをバックプレ
ーンＦＰ１の両側に設けることがてきる。これらのディ
スクメモリは市場で益々広く利用可能となっている。バ
ックプレーンＦＰ、の左側には４つの３．５インチディ
スクメモリを受容し得る４つのスロット５００〜５０３
が示されており、同じバックブレーンの右側には４つの
スロット６００〜６０３が示されている。

バスＢ、はスロット５０１に５０ポイントリンクＬ７を
介して接続され、バスＢ、はスロット６００に５０ポイ
ントリンクＬ１１を介して接続されている。一方でスロ
ット５００〜５０３及び他方でスロット６００〜６０３
には、３．５インチディスクメモリが備えられる場合に
は、それらは、スロット５０１及び５００間はり、、ス
ロット５００及び５０３間はり３、スロット５０３及び
５０２間はり、。、また、スロット６００及び６０１間
はり、□、スロット６０１及び６０２間はＬ１２、スロ
ット６０２及び６０３間はり、といっな５０ポイントリ
ンクによって接続されている。一方で種々のリンクＬ７
〜Ｌ＋ｏ及び他方でＬｌｌ〜Ｌ１４の種々の３．５イン
チディスクメモリへの接続を可能とするコネクタは第３
Ｂ図に示した種型のコネクタである。

スロット５００〜５０３及び６００〜６０３内に置くこ
とができる３、５インチディスクメモリはバックアップ
ディスクメモリを構成し得る。その編成は、スロット５
００〜５０３内に置かれたディスクメモリが電子ディス
ク装置ＤＥＩ、にのみ割り当てられ、またスロット６０
０〜６０３内に置かれたディスクメモリが電子ディスク
メモリＤＥＩ２にのみ割り当てられるか、または、スロ
ット５００〜５０３が、左側部分ＮＧ内に接続された種
々の電子ディスク装置のバックアップディスクメモリ用
に使用し得、且つスロット６００〜６０３が、右側部分
ＨＤ内に接続された種々の電子ディスク装置のバックア
ップディスクメモリ用に使用し得るようにすることがで
きる。

第６図に示した装置ＵＭＥは前述の図面に示したものと
同じ長所を有することを理解されたい。また更に、サイ
ズの点てはより小型化されており、アクセス時間におけ
るパフォーマンスはいっそう優れている。

【図面の簡単な説明】

第１八図及び第１Ｂ図は従来の電子ディスク装置の図、
第２図はＭｕｌｔｉｂｕｓＩＩ型の２つのバスとこれら
２つのバスに接続された２つの電子ディスク装置とを包
含する本発明の電子メモリ装置の簡略配電図、第３Ａ図
はその電線図が第２図のそれと同様である単一の電子デ
ィスク装置を包含する本発明の２バス電子メモリ装置の
ラックの形態の物理的構造を示す３／４斜視図、第３Ｂ
図はバックアップディスクメモリを電子ディスク装置及
び中央処理装置に接続し得るコネクタの例を示す図、第
４図は第混図に示した物理的構造の正面図、第５Ａ図は
第３八図に示した本発明の電子メモリ装置の機能的構造
の詳細を示す図、第５Ｂ図は子ボード内にデータが記録
される形態を示す図、第６図はその配電図が第２図に示
したものと同様の単一の電子ディスク装置を包含する電
子メモリ装置の物理的構造の他の実施態様を示す図であ
る。Ｂ、　、Ｂ２・・・バス、ＤＥｌ、、ＤＥｌ２・・・電
子ディスク装置、ＰＲ，、ＰＲ２・・処理装置、ＵＭＥ
・・・電子メモリ装置、１１，２１・・・マザーボード
、１２，１３，２２．２３・・・子ボード。

Claims

【特許請求の範囲】

（１）一方で１組の半導体メモリを、他方で少なくとも
１つのコントローラを備えた少なくとも１つの電子ディ
スク装置を包含する保護された大容量電子メモリ装置で
あって、少なくとも１つの中央処理装置を包含しており
、並列型の第１及び第２のバスが、該大容量メモリ装置
を少なくとも１つのホストシステムに接続することがで
き、前記中央処理装置及びディスク装置の各々が前記第
１及び第２のバスに、該ディスク装置がそれ自体のコン
トローラ及び中央処理装置を介してホストシステムにア
クセス可能となるように接続されていることを特徴とす
るメモリ装置。
（２）前記電子ディスク装置が、コントローラを備えた
マザーボードと、同数のメモリプレーンを含み且つ２つ
ずつ相互に接続されている複数の子ボードとを包含して
おり、前記子ボードのうちの最初の子ボードが前記マザ
ーボードに接続されており、更にそのマザーボードが前
記第１及び第２のバスに接続されていることを特徴とす
る請求項１に記載のメモリ装置。
（３）前記２つのバスが同一であって相互に並列であり
、且つそれらの間に、該装置の前記マザーボード及び前
記中央処理装置が接続されている重複ゾーンを有するこ
とを特徴とする請求項２に記載のメモリ装置。
（４）前記重複ゾーンが、それぞれ少なくとも１つの電
子ディスク装置を受容し得て且つ相互に独立の２つの電
力源によって電気エネルギを供給される２つの部分に分
割されていることを特徴とする請求項３に記載のメモリ
装置。
（５）前記電子ディスク装置のコントローラと前記中央
処理装置とに接続されていて、前記子ボードのメモリプ
レーン内に書込まれた情報と全く同一の情報を包含する
少なくとも１つのバックアップディスクメモリ装置を包
含していることを特徴とする請求項１から４のいずれか
一項に記載のメモリ装置。
（６）その物理的構造が、対称中心とバックプレーンの
平面及びその長さ寸法に垂直な対称面とを有する実質的
に長方形のバックプレーンを包含する論理ボードを備え
たラックであり、前記バックプレーンが第１及び第２の
バスを担持しており、且つ全てが該バックプレーンの長
さ寸法に平行な同じ第１の対称軸を有する前記第１のバ
スの第１列のコネクタと、前記第１の対称軸に平行な第
２の対称軸を有する前記第２のバスの第２列のコネクタ
とを包含しており、前記第１列及び第２列のコネクタが
、前記バックプレーンの幅に平行な同じ直線内で２つず
つ整列されていることを特徴とする請求項１から４のい
ずれか一項に記載のメモリ装置。
（７）前記子ボードのメモリプレーン内及び前記バック
アップメモリの回転式ディスクの円形トラック内におけ
る情報分配の編成が、各々がセクタの始めと終わりのア
ドレスを含むヘッダと、データ自体を含む中央部分と、
データの完全性を検証するための情報を含むフッタとを
包含する複数の個別セクタの形態であることを特徴とす
る請求項５に記載のメモリ装置。
（８）更に、前記２つの並列バスの間に、前記電子ディ
スク装置のマザーボードをそこに接続し得て且つＳＣＳ
Ｉ方式リンクによって主処理装置に接続されるように設
置された少なくとも１つのＳＣＳＩ方式５０パスバスを
包含しており、このバスが更に少なくとも１つのバック
アップディスク装置にＳＣＳＩ方式リンクを介して接続
されていることを特徴とする請求項５に記載のメモリ装
置。
（９）前記バックプレーンの両側に、ＳＣＳＩ方式リン
クを介して相互に接続されており且つ更に同じくＳＣＳ
Ｉ方式リンクを介してＳＣＳＩ方式バスにも接続されて
いる３．５インチの挿入可能なディスクメモリ用のスロ
ットを包含していることを特徴とする請求項８に記載の
メモリ装置。
（１０）請求項１から９のいずれか一項に記載のメモリ
装置を包含することを特徴とする情報処理システム。