JPH03212773A - 二重バッファ及び奥行バッファの同時初期化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般的には図形表示装置に関し、特定的には図
形表示装置内の二重バッファ及び奥行バッファの初期化
に関する。

［従来の技術］ 典型的な図形処理装置においては、図形（もしくはグラ
フィック）プロセッサが幾何学的及び色情報を処理して
図形表示画面上の個々の画素の発光を制御するために使
用する画素情報を作成する。

枠（もしくはフレーム）バッファ内に記憶されている図
形色情報が画面上の画素の発光を制御する。枠バッファ
内の色情報は周期的に更新しなければならない。通常こ
の更新は、先ず二重バッファ及び奥行バッファを初期化
し、次に二重バッファ及び奥行バッファを更新し、そし
て二重バッファからの更新された情報を枠バッファへ複
写することによって遂行する。二重バッファ及び奥行バ
ッファの更新中に奥行バッファ内に記憶されている奥行
情報を用いて、二重バッファ内に記憶され且つ１つの像
に対応する色情報を、別の像に対応する色情報の上に書
き込むべきか否かを決定する。

従来の図形装置は、二重バッファ及び奥行バッファを初
期化するのに時間がかかることが問題であった。この初
期化には初期色値及び初期奥行値を二重バッファ及び奥
行バッファの各画素記憶素子にそれぞれ書き込むことが
含まれる。

それ故、二重バッファ及び奥行バッファをより速く初期
化する方法が待望されていた。本発明はこの要望に応え
るものである。

［発明の概要］ １つの面において本発明は、図形像表示装置の二重バッ
ファ及び奥行バッファの初期化方法を提供する。本方法
は、背景色値を二重バッファの各画素記憶素子内に書き
込み、同じ背景色値を奥行バッファの各画素記憶素子内
に書き込むことを含む。

別の面において本発明は、図形像を表示する方法を提供
する。この方法は背景色値を周期的に二重バッファの各
画素記憶素子内に書き込み、同じ背景色値を周期的に奥
行バッファの各画素記憶素子内に書き込むことを含む。

またこの方法は図形表示画面の各画素毎に、背景色を表
す二値に従って位取りされた奥行値に写像することによ
って奥行バッファの対応画素記憶素子に関する奥行値を
計算する段階をも含む。二重バッファの対応画素記憶素
子に関する色値を計算する。奥行バッファの対応画素記
憶素子から現在記憶されている奥行値を読み出す。計算
した奥行値と現在記憶されている奥行値とを比較する。

もし計算した奥行値の方が現在記憶されている奥行値よ
りも浅ければ、計算した奥行値を奥行バッファの対応画
素記憶素子内に書き込み、また計算した色値を二重バッ
ファの対応画素記憶素子内に書き込む。

本方法によれば、背景色値を用いて二重バッファ及び奥
行バッファを同時に初期化することが可能になる。この
ような同時初期化によって、図形装置は図形像を生成す
るために使用する情報をより迅速に処理できるようにな
る。

以下に添付図面に基づいて本発明の特定の実施例を説明
する。

［実施例］ 本発明は図形表示画面の二重バッファ及び奥行バッファ
を初期化する新規な方法に関する。以下の説明は当分野
に精通した人に対して本発明の実現及び使用を可能なら
しめるためのものであり、また特定の応用及びその要求
に鑑みてなされるものである。当業者ならば本発明の思
想及び範囲から逸脱することなく以下に説明する実施例
への種々の変更は容易であろうし、またこれらの原理を
他の実施例又は応用に適用することも可能であろう。そ
れ故、本発明は図示実施例に限定されるものではないこ
とを理解されたい。

第１図は本発明の処理装置４０の現在では好ましい実施
例のブロック線図である。処理装置４０は主プロセツサ
４１（破線内）及び図形装置４２（別の破線内）を含む
。主プロセツサ４１は回線５６上に幾何学的及び色情報
を供給する。図形装置４２はこの幾何学的及び色情報を
処理してディジタル画素色及び画素奥行情報を作る。ビ
デオディジタル・アナログ変換器（ＤＡＣ）４３は、図
形表示画面４８上に線分Ｐ、Ｐ、の像のような像を描く
ために、ディジタル画素色情報を図形表示装置４７が使
用できるアナログ情報に変換する。

本発明は、図形装置内の二重バッファ及び奥行バッファ
を初期化する新規な方法を提供する。好ましい実施例に
おける本方法は、二重バッファの各画素記憶素子内と、
奥行バッファの各画素記憶素子内とに同時に画素背景色
情報を書き込む。

主プロセツサ４１は中央処理装置（ＣＰＵ）４４、浮動
小数点処理装置（ＦＰＵ）４６、キャッシュメモリ５０
及び主記憶装置５２を含み、これらは全て３２ビツトの
バス５４に結合されている。

主プロセツサ４１は、図形装置４２が処理できる幾何学
的及び色情報を発生する応用プログラムを走らせる。

図形装置４２はインタフェース装置５８、第１及び第２
の図形プロセッサ６０．６２及び第１及び第２の記憶装
置６４．６６を含む。インタフェース装置５８は主プロ
セツサ４１から受けた幾何学的及び色情報を用いて第１
及び第２の図形プロセッサ６０．６２が使用するパラメ
タを発生する。

図形プロセッサ６０．６２はこれらのパラメタから画素
の色及び奥行情報を発生して第１及び第２の記憶装置６
４．６６内にそれぞれ記憶させる。

主プロセツサ４１は応用プログラムを走らせることによ
って、例えば複数の異なる、そして多分型なり合った像
を表示画面４８上に発生させるための幾何学的及び色情
報を得ることができる。図形装置４２はこのような異な
る各像毎の情報を個々に処理し、得られた情報を記憶装
置６４．６６内に記憶させる。

異なる各像毎に、インタフェース装置５８は異なる集合
のパラメタを発生する。第１及び第２の図形プロセッサ
６０．６２はインタフェース装置５８が発生したパラメ
タを使用して、像を描くには画面４８上のどの画素をど
の色で発光させるべきかを決定する。

詳述すれば、第１及び第２の記憶装置６４．６６内に記
憶させる画素色及び奥行情報を決定するためにインタフ
ェース装置５８が発生したパラメタに応答して第１及び
第２の図形プロセッサ６０．６２は直線補間を遂行する
。さらに、像を描くにはどの画素が必要であるかを決定
するために、図形プロセッサ６０．６２は縁探索アルゴ
リズムを使用して画面４８上に描かれる像の幾何学的“
縁”を識別する。各画素色記憶素子は２４ビツトの赤、
緑、青（ＲＧＢ）色情報を含む。これらのビットは８ビ
ツトが赤に、８ビツトが緑に、そして８ビツトが青に割
り当てられる。また各画素奥行記憶素子も２４ビツトの
奥行情報を含む。第１及び第２の図形プロセッサ６０．
６２はそれぞれ１度に５画素ずつ画素情報（色又は奥行
）を処理する。

何れも１度に１２０ビツトの情報を処理するので２つの
図形プロセッサ６０．６２は１度に１０画素（２４０ビ
ツト）ずつの色又は奥行情報を同時に処理できることに
なる。

第１及び第２の記憶装置６４．６６は複数のデュアルポ
ートランダムアクセス記憶装置（ＲＡＭ）を備えている
。図形表示画面４８上の各画素は第１及び第２の記憶装
置６４．６６の何れか一方の異なる２４ピツト画素色記
憶素子に対応している。

また、画面上の各画素は異なる２４ピツト画素奥行記憶
装置にも対応している。記憶した画素色情報に依存して
画面４８上に視覚像を描くために、記憶された画素色情
報は記憶装置６４．６６から読み出されビデオＤＡＣ４
３へ供給される。ＤＡＣ４３は像を描くために図形表示
装置が使用するアナログ信号を発生する。各デュアルポ
ートＲＡＭの一方のポートは図形プロセッサ６０．６２
の一方がアクセスするために使用し、他方のボートはビ
デオＤＡＣ４３がアクセスするために使用する。

画面４８上に描かれる像の動きが連続して、もしくは滑
らかに見えるようにするために、像を典型的には少なく
とも毎秒１０回程度更新する。像の各更新中、画面４８
上の全画素のための画素色記憶素子の内容が初期化され
る。各初期化中、第１及び第２の記憶装置６４．６６の
各画素色記憶素子及び各画素奥行記憶素子の内容が背景
色値に設定される。前述のように、図形装置４２は主プ
ロセツサから供給される幾何学的及び色情報を使用して
画面４８上のどの画素を背景色以外の色で発光させるの
かを決定し、またこれらの異なる色に対応する画素色情
報を記憶するために対応する各画素色記憶素子にアクセ
スする。

画素色記憶素子及び画素奥行記憶素子を初期化するプロ
セスを以下に説明する。第２図は第１の記憶装置６４の
ブロック線図である。第１及び第２の記憶装置６４．６
６は実質的に同一であり、以下の説明は第２の記憶装置
６６にも適用されることを理解されたい。第１の記憶装
置６４は奥行バッファ（Ｚバッファ）８６、二重バッフ
ァ８８、及び枠（もしくはフレーム）バッファ９０を含
ミ、これらは全て共用の１２０ビツトデータバス９２に
接続されている。第１の制御回線９４が行／読み出し／
書き込み制御信号を奥行、二重及び枠の各バッファ８６
．８８．９０へ供給する。第２の制御回線９６がこれら
３つの各バッファへ個別のチップ使用可能信号を供給す
る。

表示画面４８上の各画素は奥行バッファ８６の２４ピツ
ト画素奥行記憶素子と、二重バッファ８８の２４ピツト
画素色記憶素子と、枠バッファ９０の別の２４ピツト画
素色記憶素子とに対応する。

以下に説明するように、３つのバッファの画素奥行記憶
素子及び画素色記憶素子は、論理的に１０画素（５ｘ２
タイル素子）の中の５つに対応する５素子単位に編成さ
れている。他の５画素のタイル素子は第２の記憶装置６
６の画素奥行記憶素子及び画素色記憶素子に対応する。

第３ａ図は２４ピツト画素色記憶素子の概念図である。

８ビツトが赤を表し、８ビツトが緑を表し、そして８ビ
ツトが青を表す。二重バッファ８８の各画素色記憶素子
に１対１で対応する画素色記憶素子が枠バッファ９０内
にも存在している。

第３ｂ図は２４ピツト画素奥行記憶素子の概念図である
。２４ピツトの全てを奥行を表すために使用することが
できる。

表示画面上に像を発生させるために、記憶した画素色情
報を枠バッファ９０から読み出してビデオＤＡＣ４３に
供給する。ＤＡＣ４３はこれらのディジタル値を、画面
４８上に像を描くために図形表示装置４７が使用するア
ナログ信号値に変換する。

滑らかに動く像を創るためには、少なくとも毎秒１０回
程度枠バッファ９０内の画素色情報を更新してＤＡＣ４
３に供給すべきである。枠バッファ９０の内容を更新す
るプロセスは、先ず二重バッファ８８の内容を更新し、
次いで二重バッファ８８の内容を枠バッファ９０内に複
写することを含む。変形実施例（図示せず）においては
、例えば、二重バッファの内容を更新した後に二重バッ
ファの内容を枠バッファ内に複写する代わりに、二重バ
ッファ及び枠バッファからの出力をこれら２つのバッフ
ァの役割を逆転させるように多重化（又はスイッチ）す
ることができる。この場合、２つのバッファの中で最も
新しく更新されたバッファをＤＡＣに直接接続して画素
情報を供給する。

他方のバッファは二重バッファとして働かせ、新しい画
素色情報で更新する。

二重バッファ８８の更新は、奥行バッファ８６及び二重
バッファ８８を同時に初期化することを含む。この初期
化は奥行バッファ８６の全画素奥行記憶素子に単一の２
４ビット画素奥行値を書き込むことと、二重バッファ８
８の全画素色記憶素子に単一の２４ビット画素色値を書
き込むこととを含む。本発明によれば、初期化中に奥行
バッファ８６及び二重バッファ８８の両方の全画素色記
憶素子に同じ２４ビツト値を書き込む。即ちこの同じ２
４ビツト値は、主プロセツサ４１上を走る応用プログラ
ムによって指定される背景色を表す２４ビツト値である
。

第１の図形プロセッサ６０は、奥行バッファ８６及び二
重バッファ８８に共用１２０ビツトバス９２からの情報
を書き込むように命令する読み出し／書き込み制御信号
を第１の制御回線９４へ供給することによってこの同時
初期化を制御する。

これらの書き込み信号を供給する途中で第１の図形プロ
セッサ６０は、奥行バッファ８６及び二重バッファ８８
の両方に第１の図形プロセッサ６０から共用バス９２へ
供給されるディジタル情報を同時に書き込ませるチップ
使用可能信号を第２の制御回線９６へ供給する。図形プ
ロセッサ６０は、画素奥行記憶素子及び画素色記憶素子
の全部に同じ画素値をロードすることによってそれらを
全て初期化するまで、１度に５画素ずつ、２４ビット画
素（背景）色値を１２０ビツト共用バスへ供給する。

好ましい実施例における枠バッファ９０の更新プロセス
は、隠れ面消去技術の適用をも含む。これらの技術によ
れば、ある画面の中で複数の像が互いに重なり合ってい
る場合に、これらの像の中でより近い像だけを画面に表
示させることができる。より近い像を描かせるには、こ
れらの重なり合う像の中のより近い像の画素に関する画
素色情報を二重バッファ内に記憶させる必要がある。

隠れ面消去技術の実現には奥行バッファ８６の使用が含
まれる。第１の図形プロセッサ６０は、画面４８上に像
を表示するために包含される画素のために補間された画
素奥行と補間された画素色情報とを計算する。各画素毎
に第１の図形プロセッサ６０は、奥行バッファ８６の対
応画素奥行素子から現在記憶されている奥行値を読み出
す。第１の図形プロセッサ６０はその画素に関して現在
記憶されている奥行値とその画素のために計算された（
補間された）奥行値とを比較する。もし計算された奥行
値の方が現在記憶されている奥行値よりも近ければ、第
１の図形プロセロ０は新たに計算された奥行値を当該画
素に対応する奥行記憶素子内に書き込み、またその画素
のために新たに計算された色値を当該画素に対応する色
記憶素子内に書き込む。そうでない場合には、当該画素
に関して現在記憶されている奥行値及び色値を変化させ
ずにそのままとする。

隠れ面消去技術の適用の途中で、主プロセツサ４１上を
走る応用プログラムから与えられる０≦Ｚ≦１の範囲内
の浮動小数点奥行値が２４ビット２値奥行値に変換され
る。この変換は、奥行バッファ８６内に現在記憶されて
いる２４ビツト値との比較のために、計算された（補間
された）奥行値を計算する際に上記与えられる奥行値を
容易に使用できるように遂行されるのである。さらに、
奥行バッファの各画素記憶素子は背景色に対応する２４
ビット奥行値を用いて初期化されるので、応用プログラ
ムから与えられる変換された奥行値を位取りしてこの初
期化を補償する必要がある。

好ましい実施例では、この位取りは以下のようにして遂
行される。２値背景色値を浮動小数点値に変換する。２
２３より小さい２値背景色値の場合には変換される奥行
値を 奥行＝（背景色値１＋（（２”−１１−背景色値）＊Ｚ
とし、２２３より大きい２値背景色値の場合には変換さ
れる２値奥行値を 奥行＝背景色値＊Ｚ とする。

このような位取りをすると、隠れ面消去技術を適用する
時により広範に位取りされた奥行値を使用できる。

第１の図形プロセッサ６０が、ある画面内の複数の像に
関する画素奥行及び画素色情報を表現できることが理解
されよう。像が重なり合う場合には、上に述べた隠れ面
消去技術を使用すればより遠い像（又は像のより遠い部
分）はより近い像の背後に隠されてしまう。

次に実施例に基づいて、画面４８上に線分の像を発生さ
せる時のデータ処理装置４０の動作を説明する。この例
は、第４図に示す線分Ｐ、Ｐ２の像を発生させるために
画素を発光させる段階を中心としている。

図形プロセッサ６０．６２は。

Ｑ　＝−ａ／ｂ　ｘ　−ｂ／ｃ　ｙ　＋ａ／ｃ　ｘ＋＋
ｂ／ｃ　ｙ＋＋　Ｑ　＋なる形の二次元方程式を使用し
て直線補間を遂行することによって、記憶装置６４．６
６が記憶する画素色値、画素奥行値、及び画素輝度値を
発生する。但し Ｑ＋　”ＡＸ　＋　＋Ｂ　ｙ＋　＋ｃ Ｑ２　＝Ａｘｚ　＋Ｂｙａ　＋（：。

Ｑｓ　＝Ａｘｓ　＋Ｂｙａ　＋Ｃ であり、Ｑは色補間に関しては赤、緑、又は前値を表し
、奥行補間に関してはＺ値を表し、輝度補間に関しては
α値を表す。

この実施例では直線補間を用いているが、画素色及び奥
行情報を計算する上で二次補間法のような別の方法を用
いることもできる。

主プロセツサ４１は、線分Ｐ、Ｐ２の端点に関する幾何
学的及び色情報Ｐ　＋（Ｘ＋３’＋Ｒ＋ＧＪ＋２＋）及
びＰ　ｚ（ＸｉｙａＲ２ＧＪａＺｚｌをインタフェース
装置５８に供給する。座標対（ｘ＋、ｙ＋ｌ及び（Ｘ２
１３’２　）は、図形画面４８の画素アレイ内の端点Ｐ
、及びＰ２を含む画素の位置を示す。色情報（Ｒ＋Ｇ＋
Ｂ＋）　、及び（Ｒ２ＧＪ２）はそれぞれ端点Ｐ、及び
Ｐ２の色を提供する。最後に、奥行情報Ｚ１及びＺ２は
端点の奥行（観察者からの距離）を与える。奥行情報は
、例えば、画面４８上の若干の像が画面上の他の像にか
ぶさる場合には、隠れ面消去に使用される。

このように重なっている場合には、“より近い”奥行値
を有する面が表示され、“より遠い”奥行値を有する面
は隠される。

幾何学的及び色情報に応答して、インタフェース装置５
８は、平行四辺形の座標、輝度値（ｆｆ）位取り、直線
補間を遂行するのに使用される選択された開始値、及び
直線補間を遂行するのに使用される定数値のようなパラ
メタを発生する。第５ａ図の平行四辺形（Ｐ−Ｐ４Ｐａ
Ｐ６）は線分Ｐ　１Ｐ　２によって三等分され、またそ
の平行対辺は線分の端点Ｐ１及びＰ２を含む画素を取り
囲んでいる。この平行四辺形が表示画面４８の二次元領
域を表示していることは明白であろう。

インタフェース装置５８は輝度位取り係数αを発生する
。係数αは、線分ｐ、ｐ、から離れて垂直に変位してい
る画素が低輝度で発光するように、線分を描くために使
用する画素の発光輝度を漸進的に位取りするのに用いら
れる。即ち、表１及び第５ｂ図に示すように平行四辺形
の左辺の輝度値はＰ３におけるα＝０．０から、Ｐ、に
おけるα＝１．０を経てＰ、におけるα＝２．０まで変
化している。同様に、平行四辺形の右辺の輝度値はＰ４
のａ＝０．０からＰ２のａ＝１．０を経てＰ６のａ　＝
２．０まで変化している。後述するように１．０乃至２
．０の範囲のαの値は、線分からの垂直距離と共に徐々
に減少するα輝度値が得られるように補間計算の途中で
１．０乃至０．０の範囲に写図される。

次の表１は第５ｂ図の平行四辺形の辺上の点に割り当て
られるα値を示す。

ｐ、ｐ、　　　　　　　　　　　　ｏ、。

ＰｙＰａ　　　　　　　　　　　　　Ｏ，２５ＰＯＰ、
、　　　　　　　　　　　０．５０Ｐ、、　　　Ｐ、□
　　　　　　　　　０．７５Ｐ、Ｐ２　　　　　　　　
　　　　１．００Ｐ＋ａ　　　ＰＩ３　　　　　　　　
　１．２５Ｐｕｓ　　　Ｐｕｓ　　　　　　　　　　１
．５０ＰＩ？　　　Ｐｕｓ　　　　　　　　　　１．７
５ＰｓＰｓ　　　　　　　　　　　　　２．００インタ
フエース装置５８は平行四辺形によって囲まれる（及び
その辺上にある）３つの点も選択し、平行四辺形によっ
て囲まれる画素の色、奥行、及び輝度情報（ＲＧＢＺα
）の補間に使用する。例えば装置５８は点Ｐ、、Ｐ４．
及びＰ６を選択できる。次いでこれらの３つの選択した
点の（ＲＧＢＺα）値を使用してインタフェース装置５
８は−ａ／ｃ　＝　ｄＱ／ｄｘ　、　　−ｂ／ｃ　＝　
ｄＱ／ｄｙを計算する。ＱはＲＧＢ、Ｚ又はαを表すこ
とができる。従ってインタフェース装置５８は、ｄＲ／
ｄｘ、　ｄＲ／ｄｙ、　ｄＧ／ｄｘ、　ｄＧ／ｄｙ、　
ｄＢ／ｄｘ、　ｄＢ／ｄｙ。

ｄＺ／ｄｘ、　ｄＺ／ｄｙ、　　ｄａ　／ｄｘ及びｄａ
／ｄｙを計算する。好ましい実施例においてはａ　＝　
（ｙ４−ｙｓｌ　（ａｓ−ｏ４ｔ−（ｙｓ−ｙ４１　（
Ｑ４−Ｑｓｌｂ　＝　（Ｑ４−Ｑｓｌ　（ｘｓ−ｘ４１
−（Ｑｓ−Ｑ＋ｌ　ｆｘ＜−ｘｓ）ｃ　＝　（ｘ４−ｘ
ｉｌ　ｂｓ−ｙ４１−　（Ｘ５−Ｘ４）　（ｙ４−ｙｓ
）である。但し１選択した点Ｐ、、Ｐ４及びＰ８の（ｘ
、ｙ　）座標は、（ｘａ、ｙｘｌ、（ｘ４．ｙ４）及び
（Ｘ　ａ　＋　’ｊ　ｓ　）である。

インタフェース装置５８が平行四辺形の座標を発生し、
α値を割り当て、平行四辺形内に含まれる３つの点を選
択し、そして上記定数値を計算した後、第１及び第２の
図形プロセッサ６０．６２はこの情報を使用して、線分
Ｐ、Ｐ、の像を表示するためにはどの画素色記憶素子を
新画素色情報で更新するのかを決定し、また更新された
画素色及び奥行情報を補間する。

詳述すれば、第１及び第２の図形プロセッサ６０．６２
は縁探索アルゴリズムを使用して、どの画素を更新する
のかを決定する。好ましい実施例では“タイル”素子を
用いた縁探索アルゴリズムを使用している。“タイル”
素子は、５Ｘ２画素アｌ／イの画面上に配列された１組
１０個の物理的に隣接する２４ビツトの画素である。第
６図は、“１”乃至“１０”の番号を付した１０画素か
らなる５Ｘ２タイル素子を示す。

画面４８は複数のタイル素子に分割される。対応して記
憶装置６４．６６は、各タイル素子毎に、色情報を記憶
するための論理的に隣接する１０画素記憶素子が存在し
、また奥行情報を記憶するための論理的に隣接する１０
画素記憶素子が存在するように編成されている。

要約すれば、縁探索アルゴリズムは以下のように動作す
る。開始タイル素子が選択される。第７図では、このタ
イル素子を“ｌ”で示しである。

好ましい実施例においては、この開始タイル素子は当該
幾何学的図形（この例では三角形Ｔ、、Ｔ。

Ｔ、）の最上頂点を含むタイル素子である。アルゴリズ
ムは先ず開始タイル素子“１”の左側の何れかのタイル
素子を縁が走っているかどうかを探索する。この例では
そのようなタイル素子はない。

次に、アルゴリズムは開始タイル素子の右側の何れかの
タイル素子を縁が走っているかどうかを探索する。アル
ゴリズムは“２”番のタイル素子に縁が走っていること
を決定する。次いでアルゴリズムは“ｌ”番の開始タイ
ル素子の直下の“２”番のタイル素子の座標へ移動する
。アルゴリズムは“３”番タイル素子の座標から左側を
、次いで右側を再び検索する。アルゴリズムは“３”番
から６”番までのタイル素子が全部又は一部を三角形Ｔ
、、Ｔ、、Ｔ、の縁によって囲まれていることを見出す
。アルゴリズムは三角形の底辺がタイル素子“３”を通
っていないことを決定する。

そこで“７”番タイル素子の座標に移ってその左側、次
いで右側を探索し、タイル素子゛°８““７”及び“９
”乃至“１４”が全部又は一部を囲まれていることを識
別する。このようにしてアルゴリズムは、最後の２つの
タイル素子が全部又は一部を囲まれていることを識別す
るまで進行する。この例では、最後の２つのタイル素子
はそれぞれ“５２”及び“５３”である。上側では縁探
索アルゴリズムを三角形Ｔ、、Ｔ、、Ｔ、に適用してい
るが、第４図〜第５Ｃ図の平行四辺形にも全く容易に適
用できることは明白である。また好ましい実施例では縁
探索アルゴリズムを使用しているが、平行四辺形によっ
て囲まれている画素又はタイル素子を識別するためには
、より伝統的な他の方法も使用できることを理解された
い。

第１及び第２の図形プロセッサ６０．６２は、当該幾何
学的図形によって全部又は一部が囲まれていることを見
出されたタイル素子の画素に関する色、奥行、及び輝度
値を補間する。例えば第５Ｃ図に示す”１”乃至“１０
”番の５×２画素アレイからなるタイル素子は、縁探索
アルゴリズムの適用によって平行四辺形Ｐ＋　Ｐｇ　Ｐ
ｓ　Ｐ４によつて（部分的に）囲まれていることが見出
される。

画素“１”乃至“４”及び“６”乃至“９”は平行四辺
形に囲まれている。画素“５”及び“１０は平行四辺形
の外側に位置している。このタイル素子は（部分的に）
平行四辺形に囲まれているから、タイル素子内の各画素
毎に前記二次元方程式を使用してそれぞれの画素のため
の色（ＲＧＢ）奥行（Ｚ）及び輝度（α）値を補間する
。

タイル素子内の各画素毎の最終的な赤、縁、及び青の色
値は、それぞれの補間された赤、緑、及び青の色値から
以下のようにして計算される。

色（最終）：色（補間済）＊α（補間済）輝度値（α）
は線分からの垂直距離と共に減少するから、線分から垂
直に離れて位置する画素は徐々にフェードアウトし１階
段効果を減少させる。

前述したように、■、０〈α≦２．０の範囲内にあるα
（輝度）値は、色（最終）を計算するために前記方程式
を適用する前に１．０〉α≧０．０の範囲に回国しなけ
ればならない。本実施例では、第８図に概要を示す下位
けたあふれ／あふれ（Ｕ１０訂正回路６８を使用してこ
の回国を遂行する。

Ｕ１０回路６８は、９ビツト加算器７ｏの形状の計算装
置、９個の排他的ＯＲゲート７２の形状の反転回路、及
びＡＮＤゲート７４の形状の制御装置を含む。９ビツト
加算器７０は、９個の１ビット加算器７０−０乃至７０
−８からなり、これらはけた上げチェーンの形に結合さ
れている。９ビツト加算器７０の各１ビット加算器７０
−０乃至７０−８の出力は、それぞれ排他的ＯＲゲート
７２−０乃至７２−８の第１の入力に接続されている。

ＡＮＤゲート７４の出カフ３は排他的ＯＲゲート７２−
０乃至７２−８の第２の入力に接続されている。ＡＮＤ
ゲート７４の第１の入力８ｏはけた上げチェーン内の最
高位にある９番目の１ビット加算器７０−８の出力に接
続されている。ＡＮＤゲート７４の第２の入力８０は制
御信号を受ける。

Ｕ１０回路６８は、次の輝度値α。を補間することがで
き、また補間された輝度値を１．０　＜α≦２．０の範
囲から１．０〉α≧０．０の範囲に回国することができ
る。詳述すれば、９ビツト加算器７゜の“Ａ”入力は、
９ビツトの予め補間された輝度値α２．（α２ｏ〜α、
、８）を受ける。９ビツト加算器７０の“Ｂ″′′入力
例えば９ビツトのｄａｔ／ｄｘ（ｄａ　ｏ／ｄｘ〜ｄａ
　ｓ／ｄＸ）からなる定数値ｄａ／ｄｘを受ける。最低
位の予め補間された輝度値ビットα、。及び定数ビット
ｄα。／ｄｘは１ビット加算器７０−０に供給される。

最高位の予め補間された輝度値ビットα２８及び定数ビ
ットｄａａ／ｄｘは１ビット加算器７０−８に供給され
る。以下の説明はｄα／ｄｙの計算にも適用できる。

Ｕ１０回路６８は９ビツトαｎ＋（（ＺｎＯ乃至ａｎａ
）からなる９ビツトの次の輝度値を補間する。次の輝度
値α。の実数値が０．０≦ａｎ≦１．０の範囲内にある
限り、次の最高位輝度ビットα。８の値は論理“０”で
ある。もし最高位輝度値α。の実数値が１．０〈α。≦
２．０の範囲内にあれば、次の最高位輝度ビットα、、
ａの値は論理“１”である。

ＡＮＤゲート７４の第２の入力８２へ論理“Ｉ”を供給
することによってＡＮＤゲート７４は、最高位輝度ビッ
トα。８が論理“１”である場合だけ論理“１”信号を
回線７３上に出力する。回線７３上の論理“１”信号に
よって排他的ＯＲゲート７２−０乃至７２−７は、それ
ぞれ１ビット加算器７０−０乃至７０−７から供給され
るビットを反転する。この反転は、表２に示すように１
．ｏ〈α。≦２．０の範囲内の輝度値を０．０≦α。≦
１．０の範囲に回国するために使用することができる。

ｕ α割り当て済　α割り当て済　回国さおるα割り当−ヱ
皇土上羞　−」Ｌｌ１−−二１」Ｌ皇１−ｏ、ｏ　　　
　　　　　　　ｏｘｏ。

Ｏ，２５０Ｘ４０ ０．５０　　　　　　　　　　０Ｘ８０１　、　Ｏ０Ｘ
ＦＦ １．５　　　　　　　　　　０Ｘ１８０　　　　　　　
　　０Ｘ７Ｆ１．７５　　　　　　　　０ＸＩＣＯ０Ｘ
３Ｆ２．０　　　　　　　　　０ＸＩＦＦ　　　　　　
　　　　ＯＸＯ第５ａ図１表１及び表２から、Ｕ１０回
路６８を使用すれば次の輝度値を１．０〈α。≦２．０
の範囲から０．０≦α。≦１．０の範囲へ１６進数の形
で回国できることが解る。さらにＵ１０回路６８は、次
に補間される画素の輝度値α。を線分からの画素の垂直
距離の増加と共に減少させるように、この回国を遂行す
ることも解る。またこのような減少は、線分Ｐ、Ｐ、の
下方に横たわる画素とほぼ同じ割合で、上方に横たわる
画素にも発生する。

第９図は、水平の対向辺に沿う点に輝度値（α）が割り
当てられている平行四辺形を示す。第９図の平行四辺形
のための輝度値位取りを表３に示す。

表−旦 占　　　　　　　　　　　　　　　　　　αＰＮＰＯＰ
Ｐ、ＰＱ　　　　　　　　Ｏ，ＯＰ、　　Ｐｆｆ、ＰＴ
、Ｐｕ　　　　　　　　Ｏ，５Ｐ、Ｐ、１　　　　　　
　　　　　　　　１．０第９図の平行四辺形の場合には
、図形装置４２は、線分ＰＬＰＭによって三等分されて
いる２つの平行四辺影領域ＰＮＰＯＰＬＰＭ及びＰＬＰ
ＭＰＰＰＱにおける色、奥行及び輝度の補間を遂行する
。輝度値（α）は既に適切に位取りされているから、輝
度値の回国のためにはＵ１０回路６８は使用されない。

以上、本発明の一実施例を説明したが、この好ましい実
施例には本発明の範囲から逸脱することな（種々の変更
を施し得ることは明白である。従って以上の説明は本発
明を限定するものではないことを理解されたい。

【図面の簡単な説明】

第１図は本発明の好ましい実施例による処理装置のブロ
ック線図であり、 第２図は第１図の装置の第１の記憶装置の詳細を示すブ
ロック線図であり、 第３ａ図は第２図の第１の記憶装置の枠バッファ（又は
二重バッファ）の画素色素子の概念図であり、 第３ｂ図は第２図の第１の記憶装置の奥行バッファの画
素奥行素子の概念図であり、 第４図は第１図の好ましい実施例の図形画面上の線分の
例であり、 第５ａ図は第１図の装置のインタフェース装置よって発
生される平行四辺形を示し、 第５ｂ図は第５ａ図の平行四辺形の対向する垂直縁に沿
って異なる輝度が割り当てられる個々の画素を示し、 第５ｃ図は第５ａ図の平行四辺形及びタイル素子を示し
、 第６図は第１図の装置の表示画面のタイル素子を示し、 第７図は幾何学的図形によって取り囲まれている画素を
識別するための縁探索アルゴリズムの適用を説明する図
であり、 第８図は第１図の図形処理装置の下位けたあふれ／あふ
れ訂正回路の回路図であり、 第９図は輝度値が対向する水平縁に沿って割り当てられ
る変形平行四辺形を示す。 ４０・・図形処理装置、 ４１・・主プロセツサ、 ４２・・図形装置、 ４３・・ビデオディジタル・アナログ変換器、４４・・
中央処理装置（ＣＰＵ）、 ４６・・浮動小数点処理装置（ＦＰＵ）。 ４７・・図形表示装置、 ４８・・図形表示画面、 ５０・・キャッシュメモリ、 ５２・・主記憶装置、 ５８・・インタフェース装置、 ６０．６２・・図形プロセッサ、 ６４．６６・・記憶装置、 ６８・・下位けたあふれ／あふれ訂正回路、７０・・加
算器、 ７２・・排他的ＯＲゲート、 ７４・・ＡＮＤゲート、 ８６・・奥行バッファ、 ８８・・二重バッファ、 ９０・・枠バッファ、 ９２・・共用データバス、 ９４．９６・・制御回線。 平成 年 月 日

Claims (3)

【特許請求の範囲】
1. （１）図形プロセッサ、図形表示画面、画素色情報を記
   憶する二重バッファ装置、及び画素奥行情報を記憶する
   奥行バッファ装置を含む図形像表示装置の奥行バッファ
   装置及び二重バッファ装置を初期化する方法であって、 図形表示画面に現れる背景色を表す二値を二重バッファ
   装置の各画素記憶素子内に書き込み、図形表示画面に現
   れる背景色を表す二値を奥行バッファ装置の各画素記憶
   素子内に書き込む諸段階を具備する方法。
2. （２）図形プロセッサ、図形表示画面、画素色情報を記
   憶する二重バッファ装置、及び画素奥行情報を記憶する
   奥行バッファ装置を含む図形像表示装置の奥行バッファ
   装置及び二重バッファ装置を初期化する方法であつて、 図形表示画面に現れる背景色を表す二値を二重バッファ
   装置の各画素記憶素子内に書き込み、図形表示画面に現
   れる背景色を表す二値を奥行バッファ装置の各画素記憶
   素子内に書き込む諸段階を具備し、 書き込み段階を並列に遂行し、 書き込み段階の途中において、二重バッファ装置の画素
   記憶素子が記憶している二値及び奥行バッファ装置の画
   素記憶素子が記憶している二値の両方を、図形プロセッ
   サと二重バッファ装置との間、及び図形プロセッサと奥
   行バッファ装置との間の共用データバス上へ転送する方
   法。
3. （３）図形プロセッサ、図形表示画面、画素色情報を記
   憶する二重バッファ装置、及び画素奥行情報を記憶する
   奥行バッファ装置を含む図形像表示装置に図形像を表示
   させる方法であって、Ａ、図形表示画面に現れる背景色
   を表す二値を周期的に二重バッファ装置の各画素記憶素
   子内に書き込み、 Ｂ、図形表示画面に現れる背景色を表す二値を周期的に
   奥行バッファ装置の各画素記憶素子内に書き込み、 Ｃ、図形表示画面の各画素毎に ａ、背景色を表す二値に従って位取りされた奥行値に写
   像することによって奥行バッフ ァ装置の対応画素記憶素子に関する奥行値 を計算し、 ｂ、二重バッファ装置の対応画素記憶素子に関する色値
   を計算し、 ｃ、奥行バッファ装置の対応画素記憶素子から現在記憶
   されている奥行値を読み出し、 ｄ、計算した奥行値と、現在記憶されている奥行値とを
   比較し、 ｅ、もし計算した奥行値の方が現在記憶されている奥行
   値よりも浅いことを示せば ｉ、計算した奥行値を奥行バッファ装置の対応画素記憶
   素子内に書き込み、 ｉｉ、計算した色値を二重バッファ装置の対応画素記憶
   素子内に書き込む 諸段階を具備する方法。