JPH03216006A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH03216006A JPH03216006A JP2012252A JP1225290A JPH03216006A JP H03216006 A JPH03216006 A JP H03216006A JP 2012252 A JP2012252 A JP 2012252A JP 1225290 A JP1225290 A JP 1225290A JP H03216006 A JPH03216006 A JP H03216006A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- output
- input terminal
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光通信用前置増幅装置として用いられる増幅
装置に関するものである。
装置に関するものである。
従来、光通信においては、第４図に示すようにフォトダ
イオード（図示せず）で光信号を受信し、これによって
得られる信号を増幅率（一Ａ）の増幅器２の入力端子１
へ導き、増幅して出力端子３から信号電圧Ｖ を得て
いる。増幅器２は帰還ｏｕｔ 抵抗Ｒｒが外付けあるいは集積化されたシングルエンド
のトランスインピーダンス型と称されるものである。こ
の増幅器２は、より詳細には第５図に示されるように、
信号の増幅を行う増幅段を構成する増幅回路２１と、こ
の増幅回路２１の後段に接続され出力端子３に接続され
た出力インピーダンスＲロとともに出力バッファ段を構
成するバッファ回路２２とを備えるものである。そして
、帰還抵抗Ｒ，が入力端子１と増幅回路２１の出力端子
との間に接続されている構成の従来例（Ａ）が知られて
いる。
イオード（図示せず）で光信号を受信し、これによって
得られる信号を増幅率（一Ａ）の増幅器２の入力端子１
へ導き、増幅して出力端子３から信号電圧Ｖ を得て
いる。増幅器２は帰還ｏｕｔ 抵抗Ｒｒが外付けあるいは集積化されたシングルエンド
のトランスインピーダンス型と称されるものである。こ
の増幅器２は、より詳細には第５図に示されるように、
信号の増幅を行う増幅段を構成する増幅回路２１と、こ
の増幅回路２１の後段に接続され出力端子３に接続され
た出力インピーダンスＲロとともに出力バッファ段を構
成するバッファ回路２２とを備えるものである。そして
、帰還抵抗Ｒ，が入力端子１と増幅回路２１の出力端子
との間に接続されている構成の従来例（Ａ）が知られて
いる。
また、増幅器２の別の詳細な例としては、第６図に示さ
れるように、第５図の回路とほぼ同様な構成でありなが
ら、帰還抵抗Ｒ，を入力端子１と出力端子３との間に接
続した従来例（Ｂ）も知られている。
れるように、第５図の回路とほぼ同様な構成でありなが
ら、帰還抵抗Ｒ，を入力端子１と出力端子３との間に接
続した従来例（Ｂ）も知られている。
上記の従来例のうち従来例（Ａ）の構成を有する増幅装
置は例えば、富士通株式会社の製品であるＦＭＭ３２１
ＣＰとして知られ、その回路構成は第７図に図示の如く
なされている。
置は例えば、富士通株式会社の製品であるＦＭＭ３２１
ＣＰとして知られ、その回路構成は第７図に図示の如く
なされている。
この第７図の回路では、ＦＥＴＱ１、と抵抗Ｒ１とから
なる増幅段と、ＦＥＴＱ とＦＥＴＱ１４と１２ からなるレベルシフト段と、ＦＥＴＱ１３とＦＥＴＱ１
５とからなる出力バッファ段とが同一電源ｖｓ８により
駆動されている。またＦＥＴＱ Ｑ の１２’
１３ ドレイン側は接地されている。ＦＥＴＱ１１のドレイン
とグランドとの間には負荷抵抗Ｒ１が接続されている。
なる増幅段と、ＦＥＴＱ とＦＥＴＱ１４と１２ からなるレベルシフト段と、ＦＥＴＱ１３とＦＥＴＱ１
５とからなる出力バッファ段とが同一電源ｖｓ８により
駆動されている。またＦＥＴＱ Ｑ の１２’
１３ ドレイン側は接地されている。ＦＥＴＱ１１のドレイン
とグランドとの間には負荷抵抗Ｒ１が接続されている。
ＦＥＴＱ，Ｑ のソースに接続されｌ１１２
ているダイオードＤ ，Ｄ はレベルシフト用で１
１ １２ あって、所定のバイアス点を決定する機能を有する。ま
た、ＦＥＴＱ Ｑ はゲート争ソース間１４’
１５ が短絡されて定電流負荷として機能する。かかる構成の
回路によれば、入力信号を増幅率（Ａ）で増幅し反転し
た出力信号Ｖ を得ることができＯｕｔ る。
１ １２ あって、所定のバイアス点を決定する機能を有する。ま
た、ＦＥＴＱ Ｑ はゲート争ソース間１４’
１５ が短絡されて定電流負荷として機能する。かかる構成の
回路によれば、入力信号を増幅率（Ａ）で増幅し反転し
た出力信号Ｖ を得ることができＯｕｔ る。
上記の従来の増幅装置を光受信器用の前置増幅器として
用いた場合、フォトダイオードの容量等を含む全入力容
量をＣ．負荷インピーダンスをＩｎ ＲＬとし、増幅装置の帯域が十分に広いと仮定すると、
トランスインピーダンス及び帯域は次の第１表のように
表わされる。
用いた場合、フォトダイオードの容量等を含む全入力容
量をＣ．負荷インピーダンスをＩｎ ＲＬとし、増幅装置の帯域が十分に広いと仮定すると、
トランスインピーダンス及び帯域は次の第１表のように
表わされる。
＼
＼
＼
＼
＼
＼
〔発明が解決しようとする課題〕
しかしながら上記の従来技術（Ａ）．（Ｂ）の増幅装置
では、出力インピーダンスＲ。が通常５０Ωとなるよう
に設計される。このため、負荷インピーダンスＲＬが変
化すると、まず、従来技術（Ａ）の増幅装置ではトラン
スインピーダンスが大きく変化し、従来技術（Ｂ）の増
幅装置では帯域が大きく変化するという問題点が生じた
。
では、出力インピーダンスＲ。が通常５０Ωとなるよう
に設計される。このため、負荷インピーダンスＲＬが変
化すると、まず、従来技術（Ａ）の増幅装置ではトラン
スインピーダンスが大きく変化し、従来技術（Ｂ）の増
幅装置では帯域が大きく変化するという問題点が生じた
。
そこで本発明では、負荷インピーダンスの変化によって
もトランスインピーダンス及び帯域の変化を少なく抑え
ることができ、従って、負荷にかかわらずほぼ安定，し
た特性を実現できる増幅装置を提供することを目的とす
る。
もトランスインピーダンス及び帯域の変化を少なく抑え
ることができ、従って、負荷にかかわらずほぼ安定，し
た特性を実現できる増幅装置を提供することを目的とす
る。
本発明に係る増幅装置は、入力端子から到来する入力信
号を増幅する増幅段を構成する増幅回路と、この増幅回
路の後段に接続されインピーダンス変換を行う出力バッ
ファ段を構成するバッファ回路と、増幅回路の出力端子
と上記入力端子との間に接続された第１の帰還抵抗と、
バッファ回路の出力端子と上記入力端子との間に接続さ
れた第２の帰還抵抗とを備えたことを特徴とする。
号を増幅する増幅段を構成する増幅回路と、この増幅回
路の後段に接続されインピーダンス変換を行う出力バッ
ファ段を構成するバッファ回路と、増幅回路の出力端子
と上記入力端子との間に接続された第１の帰還抵抗と、
バッファ回路の出力端子と上記入力端子との間に接続さ
れた第２の帰還抵抗とを備えたことを特徴とする。
上記構成の増幅装置によると、第１、第２の帰還抵抗の
値をＲ ，Ｒ として、そのトランスイｆ’ｌ
ｆ’２ ンビーダンスと帯域とは次のように表わされる。
値をＲ ，Ｒ として、そのトランスイｆ’ｌ
ｆ’２ ンビーダンスと帯域とは次のように表わされる。
トランスインピーダンス；ＡＩＸＡ２ＸＲｔｌＸＲ
Ｘ （Ｒ ／（Ｒ ＋Ｒ ））／［Ｒ，ｌＸｆ’
２ Ｌ Ｏ Ｌ（１＋
Ａ ＸＡ ＸＲ ／（Ｒｏ＋ＲＬ）｝＋１２
Ｌ Ｒ ｒ ２ Ｘ ＜ ｔ ＋ Ａ ｔ ） ］
・・・・・・（１）帯域； Ｌ／２πＸ
［Ｒ Ｘ ｛ １ ＋ Ａ ＸＡ２ Ｘｆｌ
ｌ Ｒ ／（Ｒ ＋Ｒ ）｝＋Ｒｒ２Ｘ（１＋Ａ１）
］Ｌ ＯＬ ／ （Ｒ，，ＸＲｆ２ＸＣｉｎ） −
−−−−− （２）上記式を第１表の式と比べるとトラ
ンスインピーダンスの式は従来例（Ｂ）の式に近く、ま
た、帯域の式は従来例（Ｂ）の式の分子に負荷インピー
ダンスＲＬに左右されない項が加わっており、いずれも
負荷インピーダンスＲＬの変化に対して変動が少なくな
ることが理解できる。
Ｘ （Ｒ ／（Ｒ ＋Ｒ ））／［Ｒ，ｌＸｆ’
２ Ｌ Ｏ Ｌ（１＋
Ａ ＸＡ ＸＲ ／（Ｒｏ＋ＲＬ）｝＋１２
Ｌ Ｒ ｒ ２ Ｘ ＜ ｔ ＋ Ａ ｔ ） ］
・・・・・・（１）帯域； Ｌ／２πＸ
［Ｒ Ｘ ｛ １ ＋ Ａ ＸＡ２ Ｘｆｌ
ｌ Ｒ ／（Ｒ ＋Ｒ ）｝＋Ｒｒ２Ｘ（１＋Ａ１）
］Ｌ ＯＬ ／ （Ｒ，，ＸＲｆ２ＸＣｉｎ） −
−−−−− （２）上記式を第１表の式と比べるとトラ
ンスインピーダンスの式は従来例（Ｂ）の式に近く、ま
た、帯域の式は従来例（Ｂ）の式の分子に負荷インピー
ダンスＲＬに左右されない項が加わっており、いずれも
負荷インピーダンスＲＬの変化に対して変動が少なくな
ることが理解できる。
？実施例〕
以下、添付図面の第１図ないし第３図及び第８図、第９
図を参照して本発明の一実施例に係る増幅装置を説明す
る。
図を参照して本発明の一実施例に係る増幅装置を説明す
る。
第１図は本発明の一実施例に係る増幅装置を示す。入力
端子１から到来する入力信号は増幅段を構成する増幅回
路１０１により増幅率（Ａ１）で反転増幅され、出力バ
ッファ段を構成するバッファ回路１０２へ送出される。
端子１から到来する入力信号は増幅段を構成する増幅回
路１０１により増幅率（Ａ１）で反転増幅され、出力バ
ッファ段を構成するバッファ回路１０２へ送出される。
バッファ回路１０２ではインピーダンス変換を行い、増
幅率（Ａ２）で増幅を行って出力インピーダンスＲｏを
介して出力端子３から出力する。また、増幅回路１０１
の出力端子と入力端子１との間に帰還抵抗Ｒ，■を接続
する。更に、入力端子１と出力端子３との間に帰還抵抗
Ｒ『２を接続する。これによって（１）式によるトラン
スインピーダンスと（２）式による帯域を実現でき、従
来に比して負荷インピーダンスの変化に対する変動を少
なくすることができる。
幅率（Ａ２）で増幅を行って出力インピーダンスＲｏを
介して出力端子３から出力する。また、増幅回路１０１
の出力端子と入力端子１との間に帰還抵抗Ｒ，■を接続
する。更に、入力端子１と出力端子３との間に帰還抵抗
Ｒ『２を接続する。これによって（１）式によるトラン
スインピーダンスと（２）式による帯域を実現でき、従
来に比して負荷インピーダンスの変化に対する変動を少
なくすることができる。
第２図にＦＥＴを用いて第１図の増幅装置を具体化した
回路図を示す。この回路では、ＦＥＴＱ ．Ｑ に
より入力信号の反転増幅を行ってい１２ る。レベルシフトダイオードＤ はＦＥＴＱ３の１ ソースに出力された信号を所定の電位まで低下させる機
能を有する。上記レベルシフトダイオードＤ１を流れた
信号は、定電流負荷となっているＦＥＴＱ へ与えら
れる。このＦＥＴＱ４のドレイ４ ンの信号はＦＥＴＱ５のゲートに与えられて出力インピ
ーダンスを小さ《するようにインピーダンス変換がなさ
れ、ＦＥＴＱ５のソースと定電流負青であるＦＥＴＱ，
のドレインとの接続点から出力端子３へ出力信号が送出
される。また、ＦＥＴＱｌのドレインにはゲート・ソー
ス間が短絡された定電流負荷であるＦＥＴＱ２が接続さ
れている。
回路図を示す。この回路では、ＦＥＴＱ ．Ｑ に
より入力信号の反転増幅を行ってい１２ る。レベルシフトダイオードＤ はＦＥＴＱ３の１ ソースに出力された信号を所定の電位まで低下させる機
能を有する。上記レベルシフトダイオードＤ１を流れた
信号は、定電流負荷となっているＦＥＴＱ へ与えら
れる。このＦＥＴＱ４のドレイ４ ンの信号はＦＥＴＱ５のゲートに与えられて出力インピ
ーダンスを小さ《するようにインピーダンス変換がなさ
れ、ＦＥＴＱ５のソースと定電流負青であるＦＥＴＱ，
のドレインとの接続点から出力端子３へ出力信号が送出
される。また、ＦＥＴＱｌのドレインにはゲート・ソー
ス間が短絡された定電流負荷であるＦＥＴＱ２が接続さ
れている。
ＦＥＴＱ のソースは接地されＦＥＴＱ ，Ｑ３，
１２ Ｑ５のドレインには電源から電圧ｖＤＤが与えられ、Ｆ
ＥＴＱ，Ｑ のソースには電源から電圧ｖｓ８４６ が与えられている。帰還抵抗Ｒｒ１は入力端子１とＦＥ
ＴＱ４のドレインとの間に接続され、帰還抵抗Ｒ，２は
入力端子１と出力端子との間に接続されてトランスイン
ピーダンス型の増幅装置とされている。
１２ Ｑ５のドレインには電源から電圧ｖＤＤが与えられ、Ｆ
ＥＴＱ，Ｑ のソースには電源から電圧ｖｓ８４６ が与えられている。帰還抵抗Ｒｒ１は入力端子１とＦＥ
ＴＱ４のドレインとの間に接続され、帰還抵抗Ｒ，２は
入力端子１と出力端子との間に接続されてトランスイン
ピーダンス型の増幅装置とされている。
この実施例において、Ｆ Ｅ Ｔ Ｑ ｔ〜Ｑ６のスレ
ショールド電圧はいずれも−１ｖとし、それぞれのＦＥ
Ｔのゲート幅を順に１５０μｍ，７５μｍ５０μｍ，５
０４ｍ，１５０ｕｍ，１５０μｍとした。帰還抵抗Ｒｆ
ｌの抵抗値は７ＫΩ、帰還抵払Ｒｆ２の抵抗値は４ＫΩ
とした。比較のために、第２図の回路において帰還抵抗
のうち帰還抵抗Ｒ，のみが接続された装置を従来例（Ａ
）とし、また帰還抵抗Ｒｆ２のみが接続された装置を従
来例（Ｂとして、トランスインピーダンスと帯域との計
勇を行い、特性曲線を得た。本実施例による特性白線を
第３図に、従来例（Ａ）の特性曲線を第８区に従来例（
Ｂ）の特性曲線を第９図にそれぞれ坏す。なお、フォト
ダイオードの容量を０．６５ｐＦとし、負荷インピーダ
ンスを５０Ω、５００Ωとした２例を示してある。この
計算結果をまとめると、 この計算結果から、負荷インピーダンスを５０Ωから５
００Ωに変えた場合、従来技術（Ａ）ではトランスイン
ピーダンスの値が１，５８倍、従来技術（Ｂ）では帯域
が１．５３倍と大きく変動するのに対し、本実施例によ
ればトランスインピーダンスが１．２８倍、帯域が１．
２６倍と少ない変化にとどめることができた。
ショールド電圧はいずれも−１ｖとし、それぞれのＦＥ
Ｔのゲート幅を順に１５０μｍ，７５μｍ５０μｍ，５
０４ｍ，１５０ｕｍ，１５０μｍとした。帰還抵抗Ｒｆ
ｌの抵抗値は７ＫΩ、帰還抵払Ｒｆ２の抵抗値は４ＫΩ
とした。比較のために、第２図の回路において帰還抵抗
のうち帰還抵抗Ｒ，のみが接続された装置を従来例（Ａ
）とし、また帰還抵抗Ｒｆ２のみが接続された装置を従
来例（Ｂとして、トランスインピーダンスと帯域との計
勇を行い、特性曲線を得た。本実施例による特性白線を
第３図に、従来例（Ａ）の特性曲線を第８区に従来例（
Ｂ）の特性曲線を第９図にそれぞれ坏す。なお、フォト
ダイオードの容量を０．６５ｐＦとし、負荷インピーダ
ンスを５０Ω、５００Ωとした２例を示してある。この
計算結果をまとめると、 この計算結果から、負荷インピーダンスを５０Ωから５
００Ωに変えた場合、従来技術（Ａ）ではトランスイン
ピーダンスの値が１，５８倍、従来技術（Ｂ）では帯域
が１．５３倍と大きく変動するのに対し、本実施例によ
ればトランスインピーダンスが１．２８倍、帯域が１．
２６倍と少ない変化にとどめることができた。
以上、詳細に説明したように本発明によれば、帰還抵抗
を２つ用いて入出力端子間と、増幅回路の入出力端子間
とを結合することにより、トランスインピーダンス及び
帯域の変動が負荷インピーダンスの変化にもかかわらず
少なくなり、ほぼ安定した特性を実現できるから、負荷
インピーダンスの選択幅を広げることができる。
を２つ用いて入出力端子間と、増幅回路の入出力端子間
とを結合することにより、トランスインピーダンス及び
帯域の変動が負荷インピーダンスの変化にもかかわらず
少なくなり、ほぼ安定した特性を実現できるから、負荷
インピーダンスの選択幅を広げることができる。
第１図は本発明の一実施例の構成図、第２図はＦＥＴを
用いて構成したー実施例に係る増幅装置の回路図、第３
図は第２図の回路による周波数応答特性を示す図、第４
図ないし第７図は従来例に係る増幅装置の構成図、第８
図および第９図は従来例の回路による周波数応答特性を
示す図である，１・・・入力端子、３・・・出力端子、
１０１・・・増幅回路、１０２・・・バッファ回路、Ｒ
ｏ・・・出力インピーダンス、Ｒ ，Ｒ ・・・帰
還抵抗、Ｑ −０６・・・Ｆｆ’ｌ ｆ’２
１ＥＴ，Ｄｌ一・・レベ
ルシフトダイオード。
用いて構成したー実施例に係る増幅装置の回路図、第３
図は第２図の回路による周波数応答特性を示す図、第４
図ないし第７図は従来例に係る増幅装置の構成図、第８
図および第９図は従来例の回路による周波数応答特性を
示す図である，１・・・入力端子、３・・・出力端子、
１０１・・・増幅回路、１０２・・・バッファ回路、Ｒ
ｏ・・・出力インピーダンス、Ｒ ，Ｒ ・・・帰
還抵抗、Ｑ −０６・・・Ｆｆ’ｌ ｆ’２
１ＥＴ，Ｄｌ一・・レベ
ルシフトダイオード。
Claims (1)
- 【特許請求の範囲】 入力端子から到来する入力信号を増幅する増幅段を構成
する増幅回路と、 この増幅回路の後段に接続されインピーダンス変換を行
う出力バッファ段を構成するバッファ回路と、 前記増幅回路の出力端子と前記入力端子との間に接続さ
れた第１の帰還抵抗と、 前記バッファ回路の出力端子と前記入力端子との間に接
続された第２の帰還抵抗とを備えたことを特徴とする増
幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012252A JPH03216006A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012252A JPH03216006A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216006A true JPH03216006A (ja) | 1991-09-24 |
Family
ID=11800174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012252A Pending JPH03216006A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216006A (ja) |
-
1990
- 1990-01-22 JP JP2012252A patent/JPH03216006A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| KR100427878B1 (ko) | 증폭회로 | |
| Meyer et al. | A wideband low-noise variable-gain BiCMOS transimpedance amplifier | |
| US20050052247A1 (en) | Triode region mosfet current source to bias a transimpedance amplifier | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
| US20100116969A1 (en) | Signal amplifier for optical receiver circuit | |
| US20040164807A1 (en) | Limiting amplifier with active inductor | |
| US20040119531A1 (en) | Dc offset canceling circuit applied in a variable gain amplifier | |
| JPH07122943A (ja) | 集積回路形式の超広帯域直流マイクロ波増幅デバイス | |
| US6642787B1 (en) | Differential amplifier with two long-tailed pairs of transistors | |
| US5095286A (en) | Fiber optic receiver and amplifier | |
| US7183859B2 (en) | Power supply rejection for high bandwidth transimpedance amplifier circuits (TIAs) | |
| JP3116884B2 (ja) | 光受信器用トランスインピーダンスアンプ | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| KR100513970B1 (ko) | 대역폭 향상을 위한 소오스 폴로워 구조의 전치 증폭기 | |
| US6714082B2 (en) | Semiconductor amplifier circuit | |
| TWI830070B (zh) | 功率放大器 | |
| JPH03216006A (ja) | 増幅装置 | |
| CN111541428A (zh) | 高频放大电路及半导体装置 | |
| US7049891B2 (en) | Amplifier bias enhancement technique | |
| US6768384B1 (en) | High-speed differential preamplifier | |
| JP3182735B2 (ja) | 低雑音分布増幅器 |