JPH03216032A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH03216032A JPH03216032A JP2012253A JP1225390A JPH03216032A JP H03216032 A JPH03216032 A JP H03216032A JP 2012253 A JP2012253 A JP 2012253A JP 1225390 A JP1225390 A JP 1225390A JP H03216032 A JPH03216032 A JP H03216032A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input terminal
- feedback
- different
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 9
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、光通信用前置増幅装置として用いられる増幅
装置に関するものである。
装置に関するものである。
従来、光通信においては第４図に示すようにフォトダイ
オードで光信号を受信し、これによって得られる信号を
増幅率（一Ａ）の増幅器２に導き増幅して出力端子３か
ら信号電圧Ｖ を得ていｏｕｔ る。増幅器２は帰還抵抗Ｒｒが外付けあるいは集積化さ
れたシングルエンドのトランスインピーダンス型と称さ
れるもので、例えば、富士通株式会社の製品であるＦＭ
Ｍ３２１ＣＰとして知られ、第５図に図示の回路と等価
なものである。
オードで光信号を受信し、これによって得られる信号を
増幅率（一Ａ）の増幅器２に導き増幅して出力端子３か
ら信号電圧Ｖ を得ていｏｕｔ る。増幅器２は帰還抵抗Ｒｒが外付けあるいは集積化さ
れたシングルエンドのトランスインピーダンス型と称さ
れるもので、例えば、富士通株式会社の製品であるＦＭ
Ｍ３２１ＣＰとして知られ、第５図に図示の回路と等価
なものである。
この第５図の回路では、ＦＥＴＱ と抵抗Ｒ１１ｌ
とからなる増幅段と、Ｆ ＥＴＱ とＦ Ｅ Ｔ Ｑ
１４か１２ らなるレベルシフト段と、ＦＥＴＱ１３とＦＥＴＱ か
らなる出力バツファ段とが同一電源ｖｓｓに１５ より駆動されている。また、Ｆ Ｅ Ｔ Ｑ １２，Ｑ
１３のドレイン側は接地されている。ＦＥＴＱ１１の
ドレインとグランドとの間には負荷抵抗Ｒ１が接続され
ている。ＦＥＴＱ．Ｑ のソースに接続され１ｌ
１２ ているダイオードＤＤ はレベルシフト用で１１″
１２ あって、所定のバイアス点を決定する機能を有する。ま
た、ＦＥＴＱ Ｑ はゲート・ソース間１４゜
ｌ５ が短絡されて定電流負荷として機能する。かかる構成の
回路によれば、入力信号を増幅率（Ａ）で増幅し反転し
た出力信号Ｖ を得ることができｏｕｔ る。
１４か１２ らなるレベルシフト段と、ＦＥＴＱ１３とＦＥＴＱ か
らなる出力バツファ段とが同一電源ｖｓｓに１５ より駆動されている。また、Ｆ Ｅ Ｔ Ｑ １２，Ｑ
１３のドレイン側は接地されている。ＦＥＴＱ１１の
ドレインとグランドとの間には負荷抵抗Ｒ１が接続され
ている。ＦＥＴＱ．Ｑ のソースに接続され１ｌ
１２ ているダイオードＤＤ はレベルシフト用で１１″
１２ あって、所定のバイアス点を決定する機能を有する。ま
た、ＦＥＴＱ Ｑ はゲート・ソース間１４゜
ｌ５ が短絡されて定電流負荷として機能する。かかる構成の
回路によれば、入力信号を増幅率（Ａ）で増幅し反転し
た出力信号Ｖ を得ることができｏｕｔ る。
しかしながら、上記のような増幅装置によると、この装
置のトランスインピーダンス一周波数特性等の諸特性は
一義的に決まってしまい、同一の増幅装置を異なる用途
に用いることはできない。例えば、光受信器の広帯域用
増幅には帯域の広い増幅装置が必要となり、低雑音用前
置増幅装置には帯域幅は狭くとも低雑音となる増幅装置
が必要となる。しかし、従来の上記増幅装置では、一つ
の装置でこのように異なる特性を実現することができな
かったのである。
置のトランスインピーダンス一周波数特性等の諸特性は
一義的に決まってしまい、同一の増幅装置を異なる用途
に用いることはできない。例えば、光受信器の広帯域用
増幅には帯域の広い増幅装置が必要となり、低雑音用前
置増幅装置には帯域幅は狭くとも低雑音となる増幅装置
が必要となる。しかし、従来の上記増幅装置では、一つ
の装置でこのように異なる特性を実現することができな
かったのである。
そこで本発明は、同一構成の増幅装置でありながら異な
る特性を実現し、これによって異なる用途の増幅に用い
ることのできる増幅装置を提供することを目的とする。
る特性を実現し、これによって異なる用途の増幅に用い
ることのできる増幅装置を提供することを目的とする。
本発明に係る増幅装置は、２つの入出力端子対を有した
差動増幅器と、上記出力端子と上記入力端子のうちの一
方との間に接続された第１の帰還抵抗と、この第１の帰
還抵抗とは異なる抵抗値を有し、上記出力端子と上記入
力端子のうちの他方との間に接続された第２の帰還抵抗
とを備えたことを特徴とする。
差動増幅器と、上記出力端子と上記入力端子のうちの一
方との間に接続された第１の帰還抵抗と、この第１の帰
還抵抗とは異なる抵抗値を有し、上記出力端子と上記入
力端子のうちの他方との間に接続された第２の帰還抵抗
とを備えたことを特徴とする。
本発明に係る増幅装置は、上記のように構成されるので
、差動増幅器の一方の入力端子へ入力信号を与えて他方
の入力端子をリファレンスとする場合における増幅装置
と、これとは逆に、差動増幅器の一方の入力端子をリフ
ァレンスとし、他方の入力端子へ入力信号を与える場合
における増幅装置とでは、帰還抵抗の抵抗値が異なる増
幅装置となるため、帰還量が異なりそれぞれ特性の異な
る２つの増幅装置として作用することになる。
、差動増幅器の一方の入力端子へ入力信号を与えて他方
の入力端子をリファレンスとする場合における増幅装置
と、これとは逆に、差動増幅器の一方の入力端子をリフ
ァレンスとし、他方の入力端子へ入力信号を与える場合
における増幅装置とでは、帰還抵抗の抵抗値が異なる増
幅装置となるため、帰還量が異なりそれぞれ特性の異な
る２つの増幅装置として作用することになる。
以下、添付図面の第１図ないし第３図を参照して本発明
の一実施例に係る増幅装置を説明する。
の一実施例に係る増幅装置を説明する。
第１図は本発明の一実施例に係る増幅装置の構成図を示
す。この実施例では、人力端子が１０１Ａ，ＩＯＩＢで
あり、出力端子が１０２Ａ，１０２Ｂである差動増幅器
を含むアンプ１００において、人力端子１０１Ａと出力
端子１０２Ａとの間を帰還抵抗Ｒ，１で接続する。また
、入力端子１０１Ｂと出力端子１０２Ｂとの間を帰還抵
抗Ｒ で接続する。ここに帰還抵抗Ｒ ，Ｒ の抵
ｒ２ ｆｌ ｆ２抗
値は異なり、例えば、Ｒｆ１〉Ｒｆ２とする。このよう
にして、トランスインピーダンス型の増幅装置が構成さ
れる。
す。この実施例では、人力端子が１０１Ａ，ＩＯＩＢで
あり、出力端子が１０２Ａ，１０２Ｂである差動増幅器
を含むアンプ１００において、人力端子１０１Ａと出力
端子１０２Ａとの間を帰還抵抗Ｒ，１で接続する。また
、入力端子１０１Ｂと出力端子１０２Ｂとの間を帰還抵
抗Ｒ で接続する。ここに帰還抵抗Ｒ ，Ｒ の抵
ｒ２ ｆｌ ｆ２抗
値は異なり、例えば、Ｒｆ１〉Ｒｆ２とする。このよう
にして、トランスインピーダンス型の増幅装置が構成さ
れる。
かかる構成の増幅装置においては、人力端子１０１Ａに
入力信号を与え人力端子１０１Ｂをリファレンスとする
か、または、入力端子１０１Ｂに人力信号を与えて人力
端子１０１Ａをリファレンスとする。いずれの場合にも
、例えば出力端子１０２Ａから出力信号を得るようにす
る。差動増幅器は２つの増幅回路が一対とされているの
であり、上記帰還抵抗Ｒ ，Ｈ の抵抗値が異なる
二ｆｌ ｆ２ とから当然に帰還量が異なり、一対とされた２つの増幅
回路は独立し、それぞれの特性が異なることになる。
入力信号を与え人力端子１０１Ｂをリファレンスとする
か、または、入力端子１０１Ｂに人力信号を与えて人力
端子１０１Ａをリファレンスとする。いずれの場合にも
、例えば出力端子１０２Ａから出力信号を得るようにす
る。差動増幅器は２つの増幅回路が一対とされているの
であり、上記帰還抵抗Ｒ ，Ｈ の抵抗値が異なる
二ｆｌ ｆ２ とから当然に帰還量が異なり、一対とされた２つの増幅
回路は独立し、それぞれの特性が異なることになる。
第２図にはＩＣ化に好適な本発明の一実施例に係る回路
図が示されている。この第２図では、ＦＥＴＱ，Ｑ３が
一対の増幅回路であり差動増■ 幅器を構成する。ＦＥＴＱ，Ｑ３のドレインに１ はそれぞれゲートφソース間が短絡されたＦＥＴＱ２，
Ｑ４が接続されており、定電流負荷を構成している。Ｆ
ＥＴＱ，Ｑ のソースにはゲート１３ ・ソース間が短絡された定電流源であるＦＥＴＱ が接
続されている。以上のＦＥＴＱ１〜Ｑ５５ で差動的に動作する差動増幅器が構成される。つまり、
ＦＥＴＱ ，Ｑ３のゲートに入力された信１ 号の差に対応した信号の増幅が行われる。
図が示されている。この第２図では、ＦＥＴＱ，Ｑ３が
一対の増幅回路であり差動増■ 幅器を構成する。ＦＥＴＱ，Ｑ３のドレインに１ はそれぞれゲートφソース間が短絡されたＦＥＴＱ２，
Ｑ４が接続されており、定電流負荷を構成している。Ｆ
ＥＴＱ，Ｑ のソースにはゲート１３ ・ソース間が短絡された定電流源であるＦＥＴＱ が接
続されている。以上のＦＥＴＱ１〜Ｑ５５ で差動的に動作する差動増幅器が構成される。つまり、
ＦＥＴＱ ，Ｑ３のゲートに入力された信１ 号の差に対応した信号の増幅が行われる。
ＦＥＴＱ ．ＱＢは差動増幅器の各出力信号の６
バッファ段を構成する。つまり、差動増幅器の一方の出
力点から信号をＦＥＴＱ６のゲートへ導き、ソースから
出力して低出力インピーダンスを実現し、レベルシフト
ダイオードＤ１で所要の電圧までレベルシフトを行って
、ゲート・ソース間が短絡されたＦＥＴＱ７からなる定
電流負荷へ上記信号を送出する。ここで、ＦＥＴＱ７の
ドレインを出力端子１０２Ａと接続する。また、差動増
幅器の他方の出力点の信号についても同様に、ＦＥＴＱ
からレベルシフトダイオードＤ２を介してＦ８ ＥＴＱ へ導く。ＦＥＴＱ９のドレインを出力端９ 子１０２Ｂと接続する。ＦＥＴＱ ，Ｑ ，Ｑ６，
２４ Ｑ のドレインには電圧ｖＤＤの電源が接続され、８ ＦＥＴＱ ，Ｑ ，Ｑ のソースには電圧Ｖｓｓ
の５ ７ ９ 電源が接続され、増幅装置の駆動電力が与えられている
。帰還抵抗Ｒ ，Ｒ はそれぞれ入力端子『１ｆ２ １０１Ａと出力端子１０２Ａとの間、入力端子１０１Ｂ
と出力端，子１０２Ｂとの間に接続されている。即ち、
差動増幅器の各増幅回路毎に帰還を独立にかけるように
する。
力点から信号をＦＥＴＱ６のゲートへ導き、ソースから
出力して低出力インピーダンスを実現し、レベルシフト
ダイオードＤ１で所要の電圧までレベルシフトを行って
、ゲート・ソース間が短絡されたＦＥＴＱ７からなる定
電流負荷へ上記信号を送出する。ここで、ＦＥＴＱ７の
ドレインを出力端子１０２Ａと接続する。また、差動増
幅器の他方の出力点の信号についても同様に、ＦＥＴＱ
からレベルシフトダイオードＤ２を介してＦ８ ＥＴＱ へ導く。ＦＥＴＱ９のドレインを出力端９ 子１０２Ｂと接続する。ＦＥＴＱ ，Ｑ ，Ｑ６，
２４ Ｑ のドレインには電圧ｖＤＤの電源が接続され、８ ＦＥＴＱ ，Ｑ ，Ｑ のソースには電圧Ｖｓｓ
の５ ７ ９ 電源が接続され、増幅装置の駆動電力が与えられている
。帰還抵抗Ｒ ，Ｒ はそれぞれ入力端子『１ｆ２ １０１Ａと出力端子１０２Ａとの間、入力端子１０１Ｂ
と出力端，子１０２Ｂとの間に接続されている。即ち、
差動増幅器の各増幅回路毎に帰還を独立にかけるように
する。
この実施例において、ＦＥＴＱ −Ｑ９のスレ１
ショールド電圧はいずれも−１ｖとし、それぞれのゲー
ト幅を順に、１５０μｍ１７５μｍｓ１５０μｍ１７５
μｍ ｓ １ ５ ０μｍ，１５０μｍ１１５０μｍ，
１５０μｍ，１５０μｍ，１５０μｍとした帰還抵抗Ｒ
，Ｈ の抵抗値はそれぞｆ’ｌ ｒ２ れ２ＫΩ，ＩＫΩである。
ト幅を順に、１５０μｍ１７５μｍｓ１５０μｍ１７５
μｍ ｓ １ ５ ０μｍ，１５０μｍ１１５０μｍ，
１５０μｍ，１５０μｍ，１５０μｍとした帰還抵抗Ｒ
，Ｈ の抵抗値はそれぞｆ’ｌ ｒ２ れ２ＫΩ，ＩＫΩである。
このような構成の増幅装置の入力端子１０１Ａ，１０１
Ｂをそれぞれ入力端子とし、フォトダイオード（容量０
．６５ｐＦ）を第５図に示した如く、入力端子１０１Ａ
（ＩＯＩＢ）とｖＤＤとの間に接続した場合のＡＣ（
交流）解析結果を、第３図に示す。いずれの場合でも、
出力端子１０２Ａを用いている。第３図において、■は
入力端子１０１Ａヘフォトダイオードを接続した場合の
トランスインピーダンス一周波数応答特性を示し、■は
入力端子１０１Ｂへフォトダイオードを接続した場合の
トランスインピーダンス一周波数応答特性をとなる。
Ｂをそれぞれ入力端子とし、フォトダイオード（容量０
．６５ｐＦ）を第５図に示した如く、入力端子１０１Ａ
（ＩＯＩＢ）とｖＤＤとの間に接続した場合のＡＣ（
交流）解析結果を、第３図に示す。いずれの場合でも、
出力端子１０２Ａを用いている。第３図において、■は
入力端子１０１Ａヘフォトダイオードを接続した場合の
トランスインピーダンス一周波数応答特性を示し、■は
入力端子１０１Ｂへフォトダイオードを接続した場合の
トランスインピーダンス一周波数応答特性をとなる。
これらから、抵抗値のより大きな帰還抵抗Ｒｆｌ（−２
ＫΩ）により、トランスインピーダンスが？きく帯域の
狭い増幅装置を実現でき、抵抗値のより小さな帰還抵抗
Ｒｒ２（−１ＫΩ）により、トランスインピーダンスが
小さいが帯域の広い増幅装置を実現することができる。
ＫΩ）により、トランスインピーダンスが？きく帯域の
狭い増幅装置を実現でき、抵抗値のより小さな帰還抵抗
Ｒｒ２（−１ＫΩ）により、トランスインピーダンスが
小さいが帯域の広い増幅装置を実現することができる。
従って、光受信器用の前置増幅器のうち、例えば広帯域
用前置増幅器としては、入力端子１０１Ｂを入力端子と
して帰還抵抗Ｒｆ２により小さな帰還抵抗を有する増幅
装置を構成して、広帯域な特性を得るようにすればよい
。また、低雑音用前置増幅器としては、入力端子１０１
Ａを入力端子として帰還抵抗Ｒｆ■により大きな帰還抵
抗を有する増幅装置を構成して、帯域は狭いが低雑音な
特性を得るようにすればよい。
用前置増幅器としては、入力端子１０１Ｂを入力端子と
して帰還抵抗Ｒｆ２により小さな帰還抵抗を有する増幅
装置を構成して、広帯域な特性を得るようにすればよい
。また、低雑音用前置増幅器としては、入力端子１０１
Ａを入力端子として帰還抵抗Ｒｆ■により大きな帰還抵
抗を有する増幅装置を構成して、帯域は狭いが低雑音な
特性を得るようにすればよい。
なお、帰還抵抗Ｒ ，Ｒ は外付けすると様々ｆｌ
ｆ２ な回路にフレキシブルに対応できる。
ｆ２ な回路にフレキシブルに対応できる。
以上、詳細に説明したように本発明によれば、差動増幅
器の２つの増幅回路における帰還抵抗の抵抗値を異なら
せるようにしたので、それぞれの増幅回路における帰還
量か異なり、それぞれの特性が異なるものが実現できる
から、一つの増幅装置にもかかわらず異なる用途の増幅
に用いることができる。
器の２つの増幅回路における帰還抵抗の抵抗値を異なら
せるようにしたので、それぞれの増幅回路における帰還
量か異なり、それぞれの特性が異なるものが実現できる
から、一つの増幅装置にもかかわらず異なる用途の増幅
に用いることができる。
第１図は本発明の一実施例に係る増幅装置の構成図、第
２図はＦＥＴを用いて構成したー実施例に係る増幅装置
の回路図、第３図は第２図の増幅装置の周波数応答特性
を示す図、第４図および第５図は従来の増幅装置の構成
図である。 １００・・・アンプ、１０．ＬＡ，ＩＯＩＢ・・・人力
端子、１０２Ａ．１０２Ｂ・・・出力端子、Ｑ −Ｑ
・・・ＦＥＴＳＲ，Ｒ ・・・帰還抵抗、１
９ ｆｌ ｆ２Ｄ ，Ｄ ・・
・レベルシフトダイオード。 １２
２図はＦＥＴを用いて構成したー実施例に係る増幅装置
の回路図、第３図は第２図の増幅装置の周波数応答特性
を示す図、第４図および第５図は従来の増幅装置の構成
図である。 １００・・・アンプ、１０．ＬＡ，ＩＯＩＢ・・・人力
端子、１０２Ａ．１０２Ｂ・・・出力端子、Ｑ −Ｑ
・・・ＦＥＴＳＲ，Ｒ ・・・帰還抵抗、１
９ ｆｌ ｆ２Ｄ ，Ｄ ・・
・レベルシフトダイオード。 １２
Claims (1)
- 【特許請求の範囲】 ２つの入出力端子対を有した差動増幅器と、前記出力端
子と前記入力端子のうちの一方との間に接続された第１
の帰還抵抗と、 この第１の帰還抵抗とは異なる抵抗値を有し、前記出力
端子と前記入力端子のうちの他方との間に接続された第
２の帰還抵抗とを備えたことを特徴とする増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012253A JPH03216032A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012253A JPH03216032A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216032A true JPH03216032A (ja) | 1991-09-24 |
Family
ID=11800203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012253A Pending JPH03216032A (ja) | 1990-01-22 | 1990-01-22 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166387A (ja) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | 光学的制限増幅を用いた超高速光受信装置 |
-
1990
- 1990-01-22 JP JP2012253A patent/JPH03216032A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166387A (ja) * | 2004-12-02 | 2006-06-22 | Korea Electronics Telecommun | 光学的制限増幅を用いた超高速光受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| US5300896A (en) | Bootstrapped, AC-coupled differential amplifier | |
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| US5734300A (en) | Optical receiver preamplifier dynamic range enhancing circuit and method | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US4075576A (en) | Sensitive high speed solid state preamp | |
| US4021747A (en) | Signal amplifier circuit using a pair of complementary junction field effect transistors | |
| JPH0715249A (ja) | 増幅器 | |
| US6469576B2 (en) | Amplifier circuit for a physical random number generator and a random number generator using the same | |
| JP3382128B2 (ja) | 差動増幅器 | |
| US7098736B2 (en) | Amplifier circuit | |
| US5162754A (en) | Ultra-wideband dc-microwave amplifier device notably in integrated circuit form | |
| US6437612B1 (en) | Inductor-less RF/IF CMOS buffer for 50Ω off-chip load driving | |
| JPH03216032A (ja) | 増幅装置 | |
| US5025226A (en) | High-gain low-noise amplifier | |
| EP1039629A1 (en) | An amplifier circuit arrangement | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| US6433638B1 (en) | Fully balanced transimpedance amplifier for high speed and low voltage applications | |
| US6605997B1 (en) | CMOS dual-stage differential receiver-amplifer | |
| TW569520B (en) | Semiconductor amplifier circuit | |
| JPH07283660A (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| JP2001053556A (ja) | インターフェース構成用の高速前置増幅器 | |
| JP3371350B2 (ja) | 負帰還可変利得増幅回路 | |
| US6768384B1 (en) | High-speed differential preamplifier |