JPH03216362A - Image forming device - Google Patents
Image forming deviceInfo
- Publication number
- JPH03216362A JPH03216362A JP1187490A JP1187490A JPH03216362A JP H03216362 A JPH03216362 A JP H03216362A JP 1187490 A JP1187490 A JP 1187490A JP 1187490 A JP1187490 A JP 1187490A JP H03216362 A JPH03216362 A JP H03216362A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- image data
- reference value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color, Gradation (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は画像形成装置に関し、特に多値の画像データを
パルス幅変調により2値化して像形成を行う画像形成装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an image forming apparatus, and more particularly to an image forming apparatus that forms an image by binarizing multivalued image data by pulse width modulation.
[従来の技術]
従来、中間調画像を含む多値画像データを2値化して像
形成する場合、その2値化方としては、閾値マトリクス
を用いた、例えばデイザ法,濃度パターン法等が良《知
られている。また、レーザビームプリンタ等では、多値
画像データと三角波等とを比較して、その画像データの
濃度をパルス幅に対応するように変調する、いわゆる「
パルス幅変調」という2値化法も提案されている。[Prior Art] Conventionally, when multivalued image data including a halftone image is binarized to form an image, good binarization methods include a dither method, a density pattern method, etc. using a threshold matrix. "Are known. In addition, in laser beam printers, etc., multilevel image data is compared with triangular waves, etc., and the density of the image data is modulated to correspond to the pulse width.
A binarization method called "pulse width modulation" has also been proposed.
[発明が解決しようと口でいる課題]
しかしながら、レーザビームプリンタ等の電子写真方式
の画像形成装置において、これらの方法を用いた場合、
レーザドライバの応答特性や電子写真による画像形成の
特性等により、例えば文字等の線画を好まし《再現でき
るような解像度にすると、写真等のハーフトン画像の階
調性が低下し、逆にハーフトン画像の階調性が得られる
ようにすると、文字等の解像度が低下してエッジ部がギ
ザギザになるため、文字部とハーフトン画像部との領域
を判別し、領域ごとに異なった解像度で画像形成を行わ
なければならなかった。[Problems that the invention attempts to solve] However, when these methods are used in an electrophotographic image forming apparatus such as a laser beam printer,
Due to the response characteristics of the laser driver and the characteristics of image formation using electrophotography, for example, if the resolution is set to such a resolution that line drawings such as characters can be reproduced, the gradation of halftone images such as photographs will decrease; If the gradation characteristics of 2 are obtained, the resolution of characters, etc. will decrease and the edges will become jagged, so it is necessary to distinguish between the character part and the halftone image part and form images with different resolutions for each area. had to be done.
本発明は、上記従来例での欠点に鑑みてなされたもので
、多値画像の文字部やハーフトン画像部において解像度
を変化させることなく、掌に高品位な再生画像が得られ
る画像形成装置を提供することを目的とする。The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and provides an image forming apparatus that can provide a high-quality reproduced image on the palm of the hand without changing the resolution of the character part or halftone image part of a multivalued image. The purpose is to provide.
[課題を解決するための手段及び作用]上記目的を達成
するために、本発明の画像形成装置は以下の構成から成
る。すなわち、多値画像データを2値化して画像を形成
する画像形成装置において、多値画像データの隣り合う
2画素ずつを一組とし、この一組内の画像データと所定
の基準値とを比較する比較手段と、前記一組内の2つの
画像データを加算する加算手段と、該加算手段での出力
値を変換する変換手段とを有し、前記比較手段により、
前記一組内の画像データが共に前記基準値以下と判断さ
れた時には、画像データを前記変換手段により変換し、
前記一組内の画像データの少なくともどちらか一方のデ
ータが、前記基準値より大きい時には、前記変換を行わ
ずに画像を形成する。[Means and operations for solving the problems] In order to achieve the above object, the image forming apparatus of the present invention has the following configuration. That is, in an image forming apparatus that binarizes multivalued image data to form an image, two adjacent pixels of the multivalued image data are set as a set, and the image data in this set is compared with a predetermined reference value. an adding means for adding two pieces of image data in the set; and a converting means for converting an output value of the adding means;
When it is determined that both of the image data in the set are equal to or less than the reference value, converting the image data by the converting means,
When at least one of the image data in the set is larger than the reference value, an image is formed without performing the conversion.
また好ましくは、前記一組内の2つの画像データの大小
関係とを較する大小比較手段を有し、前記変換手段は、
2つの画像データのうち、大きい方を加算値とし、他方
を零とするように変換することを一態様とする。Preferably, the conversion means includes a size comparison unit that compares the size relationship between the two image data in the set, and the conversion unit includes:
One aspect of the conversion is to convert two pieces of image data so that the larger one becomes the added value and the other becomes zero.
更に好まし《は、前記所定の基準値は、画像データの最
大値の坏以下とすることを一態様とする。More preferably, the predetermined reference value is less than or equal to the maximum value of the image data.
[実施例]
以下、添付図面を参照して本発明に係る好適な実施例を
詳細に説明する。[Embodiments] Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
〈構成の説明(第1図、第5図)〉
第1図は、本実施例でのレーザビームプリンタの画像信
号処理部の概略構成を示すブロック図である。<Description of Configuration (FIGS. 1 and 5)> FIG. 1 is a block diagram showing a schematic configuration of an image signal processing section of a laser beam printer in this embodiment.
図中、101はビデオデータ出力部であり、不図示のC
CDセンサやビデオカメラからの画像データをA/D変
換し、濃度情報を含む所定ビツト(本実施例では8ビッ
ト)のデジタル多値画像データ114を同期クロツク(
RCLK)l l 5に同期して出力している。そして
、このデジタル画像データ114は、一旦バツファメモ
リ102に格納され、タイミング信号発生回路112か
らの水平同期信号(HSYNC)とビデオクロック信号
(VCLK)に同期して、8ビットのビデオデータ11
6として読出される。また、バツファメモリ102を介
することにより、ビデオデータ出力部101よりの画像
データの同期ずれや速度変換が行われている。In the figure, 101 is a video data output section, and C
Image data from a CD sensor or video camera is A/D converted, and digital multi-value image data 114 of predetermined bits (8 bits in this embodiment) including density information is converted to a synchronous clock (
It is output in synchronization with RCLK) l l 5. Then, this digital image data 114 is temporarily stored in the buffer memory 102, and is synchronized with the horizontal synchronization signal (HSYNC) and video clock signal (VCLK) from the timing signal generation circuit 112.
It is read as 6. Furthermore, the synchronization and speed conversion of the image data from the video data output unit 101 is performed via the buffer memory 102 .
バツファメモリ102から読出されたビデオデータ11
6はルックアップテーブル(LUT)103において、
本レーザビームプリンタの潜像及び現像の特性に合わせ
た階調に補正された後、ビデオデータ処理回路104に
入力される。このビデオデータ処理回路104で、後述
する所定の処理が行われたデータ119は、次のD/A
変換器105によりアナログビデオ信号120に変換さ
れ、コンパレータ106の一方の入力端子へと入力され
る。またコンパレータ106のもう一方の入力端子には
、アナログビデオ信号120を2値化(PWM変調)す
るためのパターンバルス123が入力される。そしてコ
ンパレータ106から出力された変調信号(PWM信号
)124はゲート回路107を介してレーザドライバ1
08に入力される。Video data 11 read from buffer memory 102
6 in the lookup table (LUT) 103,
After being corrected to a gradation that matches the latent image and development characteristics of this laser beam printer, it is input to the video data processing circuit 104. Data 119 that has been subjected to predetermined processing (described later) in this video data processing circuit 104 is sent to the next D/A.
It is converted into an analog video signal 120 by the converter 105 and input to one input terminal of the comparator 106 . Further, a pattern pulse 123 for binarizing (PWM modulating) the analog video signal 120 is input to the other input terminal of the comparator 106 . The modulation signal (PWM signal) 124 output from the comparator 106 is then passed through the gate circuit 107 to the laser driver 1.
08 is input.
ここで、レーザドライバ108は、入力された変調信号
125のパルス幅に対応する時間だけ、半導体レーザ1
09を定電流駆動する。この半導体レーザ109より発
せられたレーザ光が感光体を走査し、電子写真プロセス
によって複写画像を形成する。Here, the laser driver 108 drives the semiconductor laser 1 for a time corresponding to the pulse width of the input modulation signal 125.
09 is driven with constant current. Laser light emitted from this semiconductor laser 109 scans the photoreceptor, and a copy image is formed by an electrophotographic process.
第5図は、レーザビームプリンタの記録部の概略構成を
示すブロック図である。図において、108は上述のレ
ーザドライバ、109は半導体レーザである。51はコ
リメータレンズ、52はポリゴンミラ− 53はfθレ
ンズである。こうして変調され、fθ補正されたレーザ
光はラスクスキャンにより感光体50上を走査して静電
潜像を形成し、電子写真方式によって記録紙に画像を転
写させる。110はレーザビームの1ラインの走査開始
近傍に設けられ、レーザ光の走査開始を検知するビーム
デイテクタ(BD)である。FIG. 5 is a block diagram showing a schematic configuration of the recording section of the laser beam printer. In the figure, 108 is the above-mentioned laser driver, and 109 is a semiconductor laser. 51 is a collimator lens, 52 is a polygon mirror, and 53 is an fθ lens. The thus modulated and fθ-corrected laser light scans the photoreceptor 50 by rask scanning to form an electrostatic latent image, and the image is transferred to recording paper by electrophotography. A beam detector (BD) 110 is provided near the start of one line of laser beam scanning and detects the start of laser beam scanning.
ここで、第1図に戻り、BD生成回路111はビームデ
イテクタ(BD)110よりの信号を基にBD信号12
1を作成している。このBD信号121と、入力される
ビデオデータの4倍以上の周波数のクロツク127が水
晶発振器126よりタイミング信号発生回路112に入
力され、水平同期信号(HSYNC)とビデオクロツク
(VCLK)が作成されて出力される。更にタイミング
信号発生回路112は、パターンパルス発生回路113
にスクリーンクロツク(SCLK)122を出力してい
る。Here, returning to FIG. 1, the BD generation circuit 111 generates a BD signal 12 based on the signal from the beam detector (BD) 110.
1 is being created. This BD signal 121 and a clock 127 with a frequency four times higher than that of the input video data are input from a crystal oscillator 126 to a timing signal generation circuit 112, and a horizontal synchronization signal (HSYNC) and a video clock (VCLK) are generated. is output. Further, the timing signal generation circuit 112 includes a pattern pulse generation circuit 113.
A screen clock (SCLK) 122 is output to the
パターンパルス発生回路113では、スクリーンクロツ
ク122により、所定の形状のパターンパルス123を
発生させている。In the pattern pulse generation circuit 113, a screen clock 122 generates a pattern pulse 123 having a predetermined shape.
上述のパターンパルス123は、本実施例ではスクリー
ンクロツク122に同期し、スクリーンクロツク122
と同じ周期の三角波である。The pattern pulse 123 described above is synchronized with the screen clock 122 in this embodiment, and is synchronized with the screen clock 122.
It is a triangular wave with the same period as .
また、上述したようにパターンクロツク123は、PW
M(パルス幅変調)によるアナログ画像データ120の
2値化のために、コンパレータ106に入力される。Further, as described above, the pattern clock 123 is connected to the PW
The analog image data 120 is input to the comparator 106 for binarization using M (pulse width modulation).
くビデオ処理の説明(第2図)〉
第2図は、本実施例でのビデオデータ処理回路104の
詳細構成を示すブロック図である。Description of Video Processing (Fig. 2)> Fig. 2 is a block diagram showing the detailed configuration of the video data processing circuit 104 in this embodiment.
第2図に示すビデオデータ処理回路104は、レーザス
キャン方向(全走査方向)の2画素ずつを一組とし、そ
の2画素のデータの両方が基準値より小さい場合には、
2画素のうち一方を2画素データの加算値とし、もう一
方を零とする処理を施し、2画素の少な《ともどちらが
が基準値より大きい場合には、上述の処理を行わないデ
ータを出力するための回路である。The video data processing circuit 104 shown in FIG. 2 makes a set of two pixels each in the laser scanning direction (all scanning directions), and when both of the data of the two pixels are smaller than a reference value,
One of the two pixels is processed to be the sum of the two pixel data, and the other is set to zero, and if at least one of the two pixels is larger than the reference value, output data that does not undergo the above processing. This is a circuit for
ここで、遅延回路201は上述の処理を行わないで、ビ
デオデータを出力する際に、処理の遅れの分だけデータ
を遅延させるための回路である。Here, the delay circuit 201 is a circuit for delaying data by the processing delay when outputting video data without performing the above-described processing.
2画素データ加算回路202は、一組内の2画素のデー
タを加算するための回路であり、加算されたデータはセ
レクタ205の一方の入力に入力される。また、セレク
タ205のもう一方の入力は零に固定されている。そし
て、2画素データ大小判別回路203から、一組内の2
画素のデータのうち、大きい方のデータの時にはセレク
タ205がA入力側を選択する信号が出力され、小さい
方のデータの時にはB入力側を選択する信号が出力され
る。The two-pixel data addition circuit 202 is a circuit for adding data of two pixels in one set, and the added data is input to one input of the selector 205. Further, the other input of the selector 205 is fixed at zero. Then, from the 2-pixel data size discrimination circuit 203, 2 pixels in one set are
When the data of the pixel is larger, the selector 205 outputs a signal for selecting the A input side, and when the data is smaller, the selector 205 outputs a signal for selecting the B input side.
遅延回路201及びセレクタ205からの出力はそれぞ
れセレクタ206のA側及びB側に入力される。基準値
比較回路204によって一組内の2画素の両データ共に
予め設定された基準値より小さい時には、セレクタ20
6のB入力側を選択する信号が出力され、少なくともど
ちらか一方が基準値より大きい時には、八入力側を選択
する信号が出力される。Outputs from the delay circuit 201 and the selector 205 are input to the A side and B side of the selector 206, respectively. When the reference value comparison circuit 204 determines that both data of two pixels in one set are smaller than a preset reference value, the selector 20
A signal for selecting the B input side of 6 is output, and when at least one of them is larger than the reference value, a signal for selecting the 8 input side is output.
く変調例の説明(第1図、第3図)〉
第3図は、第1図に示す画像信号処理部の各部の信号波
形を説明するための図である。Description of Examples of Modulation (FIGS. 1 and 3)> FIG. 3 is a diagram for explaining signal waveforms of each part of the image signal processing section shown in FIG. 1.
第3図を参照して説明すると、ビデオク口ツク117の
4倍以上の周期クロツク127が水晶発振器126から
タイミング信号発生回路112に入力され、BD信号1
21とクロック127に同期したHSYNC信号128
、ビデオクロツク信号117、スクリーンクロック信号
122が出力される。このスクリーンクロック122は
前述したように、パターンパルス発生のための同期信号
であり、パターンパルス発生回路113に入力されてい
る。To explain with reference to FIG. 3, a clock 127 with a period more than four times that of the video clock 117 is input from the crystal oscillator 126 to the timing signal generation circuit 112, and the BD signal 1
21 and HSYNC signal 128 synchronized to clock 127
, a video clock signal 117, and a screen clock signal 122 are output. As described above, this screen clock 122 is a synchronizing signal for pattern pulse generation, and is input to the pattern pulse generation circuit 113.
また、アナログビデオ信号120は、バッファメモリ1
02から読出されたビデオデータ116がD/Aコンバ
ータ105でアナログ信号に変換された一例を示し、第
3図からわかる様にビデオクロツク117に同期して、
アナログレベルの各画素データが出力される。Further, the analog video signal 120 is transmitted to the buffer memory 1
An example is shown in which the video data 116 read from 02 is converted into an analog signal by the D/A converter 105.As can be seen from FIG.
Each pixel data at analog level is output.
なお、図示するように、アナログレベルは下にい《程黒
くなり、濃度は高くなるものとする。As shown in the figure, it is assumed that the lower the analog level is, the darker it becomes, and the higher the density becomes.
また、パターンパルス発生回路113の出力であるパタ
ーンパルス123は、第3図に示すようにスクリーンク
ロツク122に同期して発生し、コンバレータ106に
入力される。ここで、変調信号(PWM)124は、ビ
デオ信号120がコンパレータ106でパターンパルス
123と比較され、2値化された信号を示し、レーザド
ライバ108の駆動信号となる。Further, a pattern pulse 123, which is an output of the pattern pulse generating circuit 113, is generated in synchronization with the screen clock 122 as shown in FIG. 3, and is input to the converter 106. Here, the modulation signal (PWM) 124 represents a signal obtained by comparing the video signal 120 with the pattern pulse 123 by the comparator 106 and converting it into a binary value, and becomes a drive signal for the laser driver 108 .
〈画像変調例の説明(第4図)〉
第4図は、本実施例における画像変調例を示す図である
。<Explanation of an example of image modulation (FIG. 4)> FIG. 4 is a diagram showing an example of image modulation in this embodiment.
なお、従来例と比較するため、ビデオデータ処理回路1
04がない場合の例も示している。In addition, for comparison with the conventional example, the video data processing circuit 1
An example without 04 is also shown.
図示するように、ビデオ信号が入力されると、本実施例
におけるアナログビデオ信号120は311のようにな
る。なお、アナログビデオ信号120は、そのアナログ
レベルが下にい《程黒《なり、濃度は高くなるものとす
る。また、ビデオデータ処理回路104において比較さ
れる基準値は[7FH]であるものとする。As shown in the figure, when a video signal is input, the analog video signal 120 in this embodiment becomes like 311. It is assumed that the lower the analog level of the analog video signal 120, the blacker it becomes, and the higher the density. Further, it is assumed that the reference value compared in the video data processing circuit 104 is [7FH].
上述の各アナログビデオ信号310,311に対し、第
3図で説明したように、パターンパルス信号123によ
って変調された変調信号124はそれぞれ312,31
3のようになる。For each of the analog video signals 310 and 311 described above, the modulation signal 124 modulated by the pattern pulse signal 123 is 312 and 31
It will be like 3.
つまり、変調信号312と313とを比較してみると、
本実施例においては、301と302がまとめられて3
05に、303と304がまとめられて306となって
いることがわかる。In other words, when comparing modulation signals 312 and 313,
In this embodiment, 301 and 302 are combined into 3
It can be seen that 303 and 304 are combined into 306 in 05.
すなわち、ハーフトン画像が連続している部分では、オ
ン信号が集中されるため、階調性が良《なり、文字等の
濃い画像部分はそのままの解像度を保ってオン信号が出
力され、特に電子写真方式の画像形成装置に適した出力
となる。In other words, in areas where halftone images are continuous, the on-signal is concentrated, resulting in good gradation, and in dark image areas such as text, the on-signal is output while maintaining the same resolution. The output is suitable for the image forming apparatus of this type.
本実施例によれば、比較的簡単な回路構成で実現でき、
パルス幅変調の解像度を変化させないため、パルス幅変
調の回路は1つですみ、また、文字部とハーフトン画像
部の判別手段も必要としないので、コストダウンが図れ
ると共に、高品位な画像形成を行うことができる。According to this embodiment, it can be realized with a relatively simple circuit configuration,
Since the resolution of pulse width modulation does not change, only one pulse width modulation circuit is required, and there is no need for a means to distinguish between character areas and halftone image areas, which reduces costs and enables high-quality image formation. It can be carried out.
[他の実施例]
次に、本発明に係る他の実施例を第6図を参照して以下
に説明する。[Other Embodiments] Next, other embodiments according to the present invention will be described below with reference to FIG. 6.
第6図は、ビデオクロック(VCLK)1 1 7に対
し、パターンパルス信号123の周期を2倍にしたとき
その画像変調例を示す図である。FIG. 6 is a diagram showing an example of image modulation when the period of the pattern pulse signal 123 is doubled with respect to the video clock (VCLK) 1 1 7.
前述した実施例では、文字等の線画を優先的に処理し、
ハーフトン画像の再現性の向上も図ったものであるのに
対し、この実施例は、ハーフトン画像を優先的に処理し
、さらに、線画の再現性の向上を図ったものである。In the embodiment described above, line drawings such as characters are processed preferentially,
While the present embodiment is intended to improve the reproducibility of halftone images, this embodiment processes halftone images preferentially and furthermore aims to improve the reproducibility of line drawings.
つまり、第6図に示す変調信号501,502と変調信
号503,504とを比較すればわかるように、この実
施例によれば、変調信号124は画像データの濃い方に
集まり、文字等のエッジ部でのボケを防止することがで
きる。In other words, as can be seen by comparing the modulation signals 501, 502 and the modulation signals 503, 504 shown in FIG. It is possible to prevent blurring in some areas.
[発明の効果]
以上説明したように、本発明によれば、文字部とハーフ
トン部とで異なる解像度の2値化手段を具備することな
く、高品位な画像形成ができるという効果がある。[Effects of the Invention] As described above, according to the present invention, there is an effect that high-quality images can be formed without providing binarization means with different resolutions for the character portion and the halftone portion.
第1図は実施例におけるレーザビームプリンタの構成を
示す概略ブロック図、
第2図は第1図のビデオデータ処理部の詳細を示すブロ
ック図、
第3図はパルス幅変調の動作を説明するタイミングチャ
ート、
第4図は本実施例における画像変調を説明するタイミン
グチャート、
第5図はレーザビームプリンタを例とした場合の記録部
における2値画像形成を説明する図、第6図は他の実施
例における画像変調を説明するタイミングチャートであ
る。
図中、101・・・ビデオデータ出力部、102・・・
バツファメモリ、103・・・LUT、104・・・ビ
デ才データ処理回路,105・・・D/A、106・・
・コンバレー夕、107・・・ゲート、108・・・レ
ーザドライバ、109・・・半導体レーザ、110・・
・ビームデイテクタ、111・・・BD生成回路、11
2・・・タイミング信号発生回路、113・・・パター
ンパルス発生回路である。
+08Fig. 1 is a schematic block diagram showing the configuration of the laser beam printer in the embodiment, Fig. 2 is a block diagram showing details of the video data processing section in Fig. 1, and Fig. 3 is a timing diagram for explaining the operation of pulse width modulation. 4 is a timing chart illustrating image modulation in this embodiment. 5 is a diagram illustrating binary image formation in the recording section in the case of a laser beam printer as an example. 6 is a diagram illustrating another embodiment. It is a timing chart explaining image modulation in an example. In the figure, 101...video data output section, 102...
Buffer memory, 103...LUT, 104...Bidet data processing circuit, 105...D/A, 106...
・Combalay evening, 107...Gate, 108...Laser driver, 109...Semiconductor laser, 110...
・Beam detector, 111... BD generation circuit, 11
2...Timing signal generation circuit, 113...Pattern pulse generation circuit. +08
Claims (3)
形成装置において、 多値画像データの隣り合う2画素ずつを一組とし、この
一組内の画像データと所定の基準値とを比較する比較手
段と、 前記一組内の2つの画像データを加算する加算手段と、 該加算手段での出力値を変換する変換手段とを有し、 前記比較手段により、前記一組内の画像データが共に前
記基準値以下と判断された時には、画像データを前記変
換手段により変換し、 前記一組内の画像データの少なくともどちらか一方のデ
ータが、前記基準値より大きい時には、前記変換を行わ
ずに画像を形成することを特徴とする画像形成装置。(1) In an image forming apparatus that binarizes multivalued image data to form an image, two adjacent pixels of the multivalued image data are set as a set, and the image data in this set is combined with a predetermined reference value. a comparison means for comparing, an addition means for adding two image data in the one set, and a conversion means for converting the output value of the addition means, and the comparison means allows the image data in the one set to be added. When both of the data are determined to be below the reference value, the image data is converted by the conversion means, and when at least one of the image data in the set is greater than the reference value, the conversion is performed. An image forming apparatus characterized in that an image is formed without any image formation.
する大小比較手段を有し、 前記変換手段は、2つの画像データのうち、大きい方を
加算値とし、他方を零とするように変換することを特徴
とする請求項第1項に記載の画像形成装置。(2) It has a magnitude comparison means for comparing the magnitude relationship between the two image data in the set, and the conversion means sets the larger one of the two image data as an added value and sets the other as zero. The image forming apparatus according to claim 1, wherein the image forming apparatus performs the conversion as follows.
2以下とすることを特徴とする請求項第1項に記載の画
像形成装置。(3) The predetermined reference value is 1/1 of the maximum value of the image data.
The image forming apparatus according to claim 1, wherein the number is 2 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187490A JPH03216362A (en) | 1990-01-23 | 1990-01-23 | Image forming device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187490A JPH03216362A (en) | 1990-01-23 | 1990-01-23 | Image forming device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216362A true JPH03216362A (en) | 1991-09-24 |
Family
ID=11789874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187490A Pending JPH03216362A (en) | 1990-01-23 | 1990-01-23 | Image forming device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216362A (en) |
-
1990
- 1990-01-23 JP JP1187490A patent/JPH03216362A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249771A (en) | Light beam scanning device | |
| JP3679621B2 (en) | Image forming apparatus | |
| JP3046034B2 (en) | Image forming device | |
| JPH03216362A (en) | Image forming device | |
| JPS6210777A (en) | Processing method for picture | |
| JP2866091B2 (en) | Image processing device | |
| JP2839097B2 (en) | Image forming device | |
| JPH07104927B2 (en) | Image processing device | |
| JP2003305883A (en) | Imaging apparatus | |
| JP2555315B2 (en) | Image processing device | |
| JPH07104928B2 (en) | Image processing device | |
| JP3391809B2 (en) | Image processing method and apparatus | |
| JP2840245B2 (en) | Printer device | |
| JPS62186667A (en) | image forming device | |
| JPH10313409A (en) | Image recording device | |
| JPH03232378A (en) | Image forming device | |
| JPH07184051A (en) | Image processor | |
| JPH02145361A (en) | Device for formation of image | |
| JPH10123772A (en) | Image forming device | |
| JPH06276385A (en) | Image processing device | |
| JPH01126874A (en) | recording device | |
| JPH0131344B2 (en) | ||
| JPS62206965A (en) | Image processing device | |
| JPH04345268A (en) | Image forming device | |
| JPH03220867A (en) | Picture processor |