JPH03216746A - メモリ保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプロセッサを用いた装置に使用され
るメモリのデータ保護を行うメモリ保護装置に関する。

（従来の技術） 従来、マイクロプロセッサを用いた装置に使用されるメ
モリとしては、ＲＯＭ（リード・オンリ●メモリ），Ｒ
ＡＭ（ランダム●アクセス●メモリ）等が知られている
。そのうちＲＯＭはデータの書込みを禁止しているため
、装置に異常が生じてもメモリデータを確実に保護でき
る利点がある。〔かじ、一旦装置にセットされたＲＯＭ
のメそりデータを更新する場合にはＲＯＭを別のものに
交換するか、専用のデータ書換装置を用いてＲＯＭに記
憶されたデータの書換えを行う必要があり、そのために
装置をオフラインとしてＲＯＭを取り出さなければなら
ず手間を要するものであった。

一方、ＲＡＭはデータの書込みおよび読出しが自由に行
えるので、更新が頻繁なデータの記憶手段として好適で
ある。ところが、このＲＡＭはメモリデータの書換えが
可能であるため、装置の異常等によって必要なデータが
破壊してしまうおそれがあり、それを防止してメモリデ
ータを保護するための保護手段が必要となる。そこで従
来は、異常が生じた場合にメモリデータの書換えを禁止
するようなソフトウエアプログラムをプロセッサに組み
込むことによってメモリデータの保護を図っていた。

しかるに、このソフトウェアプログラムによるメモリデ
ータの保護手段にあっては、プロセッサの暴走等によっ
てプログラムが働かなくなりメモリデータが破壊される
ことがあり、また故意の不正アクセスによっても書き換
えられるおそれがあった。このため、各種のプロセス制
御分野などデータの破壊が重大な危険に結び付くような
装置には適用できない不都合があった。

（発明が解決しようとする課題） このようにＲＡＭに対するメモリデータの保護をソフト
ウエアプログラムにより行う従来技術においては、プロ
セッサの暴走等によってデータが破壊されるのを防ぐこ
とが困難であり、しかも故意の不正アクセス等からも確
実に保護できるものではなかった。このため、各種のプ
ロセス制御分野などデータの異常が重大な危険に結び付
くような装置には適用できない不都合があった。

そこで本発明は、ＲＡＭに対するメモリデータの保護を
プロセッサの暴走や故意の不正アクセスからも確実に行
うことができるメモリ保護装置を提供しようとするもの
である。

［発明の構成］ （課題を解決するための手段） データをワード単位で複数ワード分記憶するデータメモ
リの保護装置において、データメモリの各ワード毎の属
性を１もしくは複数のワード単位で記憶する属性メモリ
と、データメモリに対するデータアクセスに応じて属性
メモリからアクセス先のデータワードに対応する属性を
発生させるメモリ属性発生手段と、データメモリに対す
るデータアクセスの種別を示す属性を発生させるアクセ
ス属性発生手段と、これらの発生手段により発生された
メモリ属性とアクセス属性との組合わせによりデータメ
モリに対するデータアクセスの実行を許可するか否かを
判定する判定手段とを備えたものである。

なお属性メモリとして、データメモリに対して設けられ
たパリティピット記憶用メモリの不使用ビットを代用す
ることが可能である。

また、データメモリに対するデータアクセスの実行不可
が判定されたとき、強制的に特定の命令コードを発生さ
せる手段を設けると好都合である。

（作　用） このような構成のメモリ保護装置においては、属性メモ
リにデータメモリの各ワード毎の属性として例えばデー
タの書込みを許可するか禁止するか、データの読出しを
許可するか禁止するか等の情報を１もしくは複数のワー
ド単位で記憶させる。

こうすることにより、プロセッサからデータメモリに対
するデータアクセスが行われると、メモリ属性発生手段
により上記属性メモリからアクセス先のデータワードに
対応する属性が発生されると同時にアクセス属性発生手
段により当該データアクセスの種別を示す属性が発生さ
れ、これらの属性の組合わせに基づいてデータメモリに
対するデータアクセスの実行を許可するか否かが判定さ
れる。従って、書換えを禁止するデータが記憶されたデ
ータメモリのデータワードに対応して書込みを禁止する
属性を属性メモリに記憶させることにより、当該データ
の保護がはかられる。

なお属性メモリとして、データメモリに対して設けられ
たパリティピット記憶用メモリの不使用ビットを代用す
ることによって、メモリの使用効率を改善できる。

また、データアクセスの実行不可時にノーオペレーショ
ンコードを発生させることによって、異常時に適切な対
応をとれるようになる。

（実施例） 以下、本発明を第１図に示すマイクロコンピュータシス
テムに適用したー実施例について図面を参照しながら説
明する。

第１図において１はマイクロプロセッサとしてのＣＰＵ
　（中央処理装置）であって、このＣＰＵ１にはアドレ
スバス２，データバス３および制御信号バス４の各バス
ラインを介して、データメモリ５，メモリ属性発生器６
およびアクセス属性発生器７がそれぞれ接続されている
。また、プリンタ，ディスプレイ，キーボード等の周辺
機器を制御する周辺回路８およびエラー検出器９が前記
制御信号バス４を介してＣＰＵＩに接続されている。

上記エラー検出器９にはメモリ属性バス１０およびアク
セス属性バス１１を介して前記メモリ属性発生器６およ
びアクセス属性発生器７がそれぞれ接続されている。ま
た、上記エラー検出器９は前記データメモリ５に対して
メモリ書込み保護信号Ｓ１およびメモリ読出し保護信号
Ｓ２を適時出力できるようになっている。

上記データメモリ５はＲＡＭで構成されており、ＣＰＵ
Ｉが各部を制御するためのプログラムデータや周辺回路
８により起動される各種タスクのプログラムデータ等が
記憶される。

上記メモリ属性発生器６は、第２図に示すように属性メ
モリ２１を有する。この属性メモリ２１は、前記データ
メモリ５に記憶されるデータワードに１対１もしくは１
対ｎ　（ｎ≧２）で対応して属性データを記憶するメモ
リである。そしてこの属性メモリ２１のアドレスとデー
タメモリ５のアドレスとが１対１で対応している。なお
、属性としてはデータの書込みを禁止するか許可するか
を示すデータライト属性、データの読出しを禁止するか
許可するかを示すデータリード属性、オペレーションコ
ードフエツチ時のデータの読出しを禁止するか許可する
かを示すプログラム実行属性、および各種タスクに割り
付けられた階層的な特権レベルいわゆるタスクレベルを
選択するタスクレベル属性がある。

一方、上記属性メモリ２１のアドレス入力端子ＡＤＲに
は前記アドレスバス２を介してメモリアドレス信号Ａ１
が入力される。またデータ入力端子ＤＩＮには出力ボー
ト２２およびラッチ回路２３を介してデータバス３上の
データが入力されるようになっている。ここで、上記出
力ボート２２はアドレスバス２を介して入力されるボー
トアドレス信号Ａ２によって選択され、このときデータ
パス３上のデータを読み込んでラッチ回路２３へ出力す
る。上記ラッチ回路２３は、制御信号バス４を介して入
力される書込み制御信号Ｓ３に基づいてデータを属性メ
モリ２１に出力する。

上記属性メモリ２１の書込み端子ＷＥには論理積回路２
４の出力であるライト信号ＷＳが入力される。また読出
し端子ＲＥには論理否定回路２５の出力であるリード信
号ＲＳが入力されるようになっている。ここで、上記論
理積回路２４は制御信号バス４を介して入力されるデー
タメモリ読出し信号Ｓ４と属性メモリ書込み許可信号Ｓ
５との論理積を演算する。論理否定回路２５は上記属性
メモリ書込み許可信号Ｓ５の論理否定を演算する。

上記属性メモリ２１のデータ出力端子ＤＯＵＴは前記属
性データバス１０に接続されている。しかして、前記リ
ード信号ＲＳが入力されている状態で前記メモリアドレ
ス信号Ａ１によってアドレス指定されると、その指定ア
ドレスの属性データがメモリ属性データ信号ｐとして前
記属性データパス１０に出力されるようになっている。

また前記ライト信号ＷＳが入力されている状態（このと
きリード信号ＲＳは入力されない）で前記メモリアドレ
ス信号Ａ１によってアドレス指定されると、その指定ア
ドレスに前記データ入力端子ＤＩＮに入力された属性デ
ータが設定されるようになっている。

前記アクセス属性発生器７は、データメモリ５に対ｔ゛
るアクセスが１回行われる毎にそのアクセス種別（読出
し．書込み等）に対応したステータスをアクセス属性と
して発生するもので、第３図に示すようにアクセスステ
ータスエンコーダ３１，出力ポート３２およびラッチ回
路３３を有する。

上記アクセスステータスエンコーダ３１は、制御信号バ
ス４を介してデータメモリ読出し信号ｓ４が入力された
ならばアクセス属性としてデータリード属性を、データ
メモリ書込み信号Ｓ６が入力されたならばアクセス属性
としてデータライト属性を、オペレーションコードフェ
ッチ信号ｓ７が入力されたならばアクセス属性としてプ
ログラム実行属性をそれぞれ発生するもので、発生され
たアクセス属性信号ｑ１はアクセス属性バス１１へ出力
される。上記出力ポート３２は、アドレスバス２を介し
て入力されるボートアドレス信号Ａ３によって選択され
、このとき周辺回路８から発生されるタスクレベルデー
タＤ２をデータバス３がら読み込みタスクレベル属性信
号ｑ２としてラッチ回路３３へ出力する。上記ラッチ回
路３３は、制御信号バス４を介して入力される書込み制
御信号Ｓ８に基づいて上記タスクレベル属性信号ｑ２を
アクセス属性バス１１へ出力する。

前記エラー検出器９は、第４図に示すように、エラー判
定部４１とゲート回路４２とを有する。

上記エラー判定部４１は、前記メモリ属性発生器６から
発生されたメモリ属性データ信号ｐと、アクセス属性発
生器７から発生されたアクセス属性信号ｑ１またはタス
クレベル属性信号ｑ２とをメモリ属性バス１０およびア
クセス属性バス１１からそれぞれ入力し、その一致関係
や包含関係あるいは適当な演算によって両者の関係を調
べ、その結果によりエラーを発生するか否かを判定する
もので、判定結果は判定信号ａとして上記ゲート回路４
２に出力される。また、エラー判定時には割込み信号ｂ
とトランスファアクノリッジ信号Ｃとを前記制御信号バ
ス４に送出するようになっている。上記ゲート回路４２
は、前記エラー判定部４１からの判定信号ａがデータメ
モリ５のアクセス許可を示すとき、すなわちエラー判定
でないときに、制御信号バス４からのデータメモリ読出
し信号Ｓ４あるいはデータメモリ書込み信号Ｓ６をそれ
ぞれメモリ書込み保護信号Ｓ１あるいはメモリ読出し保
護信号Ｓ２としてデータメモリ５の書込み端子ＷＥある
いは読出し端子ＲＥに出力する。

しかして、上記データメモリ５は制御信号バス４からの
チップセレクト信号ＣＳにより選択された状態で書込み
端子ＷＥにメモリ書込み保護信号Ｓ１が入力されたなら
ば、アドレス端子ＡＤＨに入力されたアドレス信号Ａ１
によって指定されたアドレスにデータ入出力端子Ｉ／Ｏ
に入力されたデータを書込むようになっている。これに
対し、同じくチップセレクト信号ＣＳにより選択された
状態で読出し端子ＲＥにメモリ読出し保護信号Ｓ２が入
力されたならば、アドレス端子ＡＤＲに入力されたアド
レス信号Ａ１によって指定されたアドレスのデータをデ
ータ入出力端子Ｉ／Ｏからデータバス３へ出力するよう
になっている。

このように構成された本実施例においては、データメモ
リ５のアドレスと属性メモリ発生器６に設けられた属性
メモリ２１のアドレスとが１対１で対応しており、デー
タメモリ５に記憶されるデータワードの属性を上記属性
メモリ２１の対応するアドレスに設定できる。すなわち
、属性設定モードを選択することによって論理積回路２
４の出力である書込み信号ＷＳがアクティブとなり、こ
のときメモリアドレス信号Ａ１で指定されたアドレスに
ラッチ回路２３から出力される属性データが書込まれる
ので、例えば周辺回路８に接続されたキーボードを用い
てアドレスおよび属性データを指定することによって任
意に設定可能である。

データメモリ５に記憶されるデータワードの属性が上記
属性メモリ２１の対応するアドレスに設定された状態で
、ＣＰＵ１がデータメモリ５のアクセスを行うと、属性
メモリ発生器６からは上記属性メモリ２１の該当アドレ
スに設定された属性データがメモリ属性データ信号ｐと
してメモリ属性バス１０に出力される。また同時にアク
セス属性発生器７からはそのアクセス種別に対応したア
クセス属性信号ｑ１がアクセス属性バス１ｌに出力され
る。しかして、エラー検出器９において上記メモリ属性
データ信号ｐとアクセス属性信号ｑ１とが比較される。

そして、例えば両者が一致しているときエラー無しが判
定されてデータメモリ５に対するアクセス信号、すなわ
ちデータメモリ読出し信号Ｓ４あるいはデータメモリ書
込み信号Ｓ６がそれぞれメモリ書込み保護信号Ｓ１ある
いはメモリ読出し保護信号Ｓ２としてデータメモリ５に
供給される。これにより、データメモリ５はアクセスさ
れる。

これに対し、エラー検出器９においてエラー有りが判定
された場合、データメモリ５に対するアクセス信号の出
力が禁止される。したがって、データメモリ５はアクセ
ス不能となる。またこのとき、エラー検出器９よりＣＰ
ＵＩに対して割込みがかけられ、トランスファアクノリ
ッジ信号Ｃが送出される。これにより、ＣＰＵ１のアク
セスサイクルは中途で終結することになる。

したがって、データメモリ５に記憶されたデータのうち
書換えを禁止するデータのデータワード（１乃至複数）
に対応して属性メモリ２１にデー夕書込みを禁止する属
性データを設定することにより、ＣＰＵＩがデータメモ
リ５上の該当データの書換えを行おうとした場合には常
にそのアクセスをエラーにでき、データの書換え動作を
禁止できる。換言すれば、属性メモリ２１にデータ書込
みを禁止する属性データを設定することにより、データ
メモリ５上の該当エリアに記憶されたデータを確実に保
護できるようになる。

また、データメモリ５上のデータ未設定エリアに対して
は属性メモリ２１の該当エリアにデータ読出しを禁止す
る属性データを設定する。こうすることにより、ＣＰＵ
Ｉの暴走等によってデータメモリ５上の該当エリアに対
してデータの読出しがかけられてもそのアクセスをエラ
ーにできる。

そして、このときＣＰＵＩに対して割込みがかけられて
トランスファアクノリッジ信号が送出され，ＣＰＵＩの
アクセスサイクルが終結されるので、ＣＰＵ１の暴走に
リセットをかけられる。従って故意の不正アクセスがあ
ってもそれを確実に防止できるようになる。

なお、本発明は前記実施例に限定されるものではなく、
本発明を要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。

例えば第５図はメモリ属性発生器６に組み込まれていた
属性メモリ２１の機能をデータメモリ５に対して既に設
けられているパリティメモリ５１を代用させた構成例で
ある。パリティメモリ５１はデータメモリ５に設定され
たデータのパリティビットを記憶するためのもので、こ
のバリティメモリ５１上の不使用ビットを属性データに
割り当てている。この場合、前記実施例と同様の作用効
果を奏するばかりか、メモリの使用効率を改善できる。

なお、本来のバリティメモリ５１としての動作に影響を
及ぼさないように、メモリアクセスサイクルの内部で適
当なスケジューリングを行う必要があるのは言うまでも
ないことである。

また、第６図はエラー検出器９のエラー判定部４１にお
いてエラー発生有りが判定されたとき、特定の命令コー
ドを発生させるようにした構成例である。この場合にお
いて、エラー判定部４１からのエラー信号ｄに応じてコ
ード発生器６１から発生される命令コードとしては、ノ
ーオペレーションコード，エラー処理タスクへのジャン
プ命令コードなどが考えられる。このような命令コード
をＣＰＵＩに対して発生させることにより、アクセスエ
ラー発生時においてＣＰＵＩが予期せぬ動作をしないよ
う適切な処置をとれるようになる。

［発明の効果］ 以上詳述したように、本発明によれば、ＲＡＭに対する
メモリデータの保護をプロセッサの暴走や故意の不正ア
クセスからも確実に行うことができるメモリ保護装置を
提供できる。

また請求項２によれば、メモリの使用効率の改善をもは
かり得るメモリ保護装置を提供できる。

さらに請求項３によれば、アクセスエラー発生に対して
速やかに適切な処置をとることができるメモリ保護装置
を提供できる。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示す図であって
、第１図は全体構成を示すブロック図第２図はメモリ属
性発生器の構成を示すブロック図、第３図はアクセス属
性発生器の構成を示すブロック図、第４図はエラー検出
器の構成を示すブロック図、第５図は属性メモリとして
パリティメモリを代用した変形例の構成を示すブロック
図、第６図はエラー検出器の改良例を示すブロック図で
ある。 １・・・ＣＰＵ，５・・・データメモリ、６・・・メモ
リ属性発生器、７・・・アクセス属性発生器、９・・・
エラー検出器、２１・・・属性メモリ、５ｌ・・・バリ
ティメモリ、６１・・・コード発生器。

Claims (3)

【特許請求の範囲】
1. （１）データをワード単位で複数ワード分記憶するデー
   タメモリの保護装置において、前記データメモリの各ワ
   ード毎の属性を１もしくは複数のワード単位で記憶する
   属性メモリと、前記データメモリに対するデータアクセ
   スに応じて前記属性メモリからアクセス先のデータワー
   ドに対応する属性を発生させるメモリ属性発生手段と、
   前記データメモリに対するデータアクセスの種別を示す
   属性を発生させるアクセス属性発生手段と、これらの発
   生手段により発生されたメモリ属性とアクセス属性との
   組合わせにより前記データメモリに対するデータアクセ
   スの実行を許可するか否かを判定する判定手段とを具備
   したことを特徴とするメモリ保護装置。
2. （２）前記属性メモリは、前記データメモリに対して設
   けられたパリテイビット記憶用メモリの不使用ビットを
   代用することを特徴とする請求項１記載のメモリ保護装
   置。
3. （３）前記判定手段がデータメモリに対するデータアク
   セスの実行不可を判定したとき、強制的に特定の命令コ
   ードを発生させる手段を設けたことを特徴とする請求項
   １記載のメモリ保護装置。