JPH03217111A - 干渉補償器 - Google Patents
干渉補償器Info
- Publication number
- JPH03217111A JPH03217111A JP2011826A JP1182690A JPH03217111A JP H03217111 A JPH03217111 A JP H03217111A JP 2011826 A JP2011826 A JP 2011826A JP 1182690 A JP1182690 A JP 1182690A JP H03217111 A JPH03217111 A JP H03217111A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- interference
- input signal
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 1
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 1
- 238000005388 cross polarization Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/002—Reducing depolarization effects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Transmission System (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、干渉補償器に関し、特に、デジタル無線方式
に用いられる多値直交振幅変調又は多相位相変調方式用
分数間隔形トランスバーサル・フィルタを用いた干渉補
償器に関する。
に用いられる多値直交振幅変調又は多相位相変調方式用
分数間隔形トランスバーサル・フィルタを用いた干渉補
償器に関する。
近年、デジタル無線方式において、周波数を有効利用す
るため、デジタル信号を多値で伝送することが行われて
いる。一方、多値数が増加するにつれて、受信側では、
受信すべき主波以外からの干渉（コチャネル干渉、隣接
チャネル干渉、ＦＭ波干渉等）波の影響を受け易くなっ
ている。このため、トランスバーサル・フィルタを用い
てこれらの干渉波を除去する交差偏波干渉補償器（ＸＰ
ＩＣ）等の干渉補償器の開発が進められている。
るため、デジタル信号を多値で伝送することが行われて
いる。一方、多値数が増加するにつれて、受信側では、
受信すべき主波以外からの干渉（コチャネル干渉、隣接
チャネル干渉、ＦＭ波干渉等）波の影響を受け易くなっ
ている。このため、トランスバーサル・フィルタを用い
てこれらの干渉波を除去する交差偏波干渉補償器（ＸＰ
ＩＣ）等の干渉補償器の開発が進められている。
この干渉補償器としては、装置の小形化、低消費電力化
の観点からデジタル信号処理を用いた全デジタル形干渉
補償器が有効である。
の観点からデジタル信号処理を用いた全デジタル形干渉
補償器が有効である。
第４図に干渉モデルと干渉補償の原理を示す。
送信側では、第１の（主波側）変調器９１からの第１の
送信信号が第１の（主波側）送信アンテナ９６より発せ
られる。受信側では、この第１の送信信号が第１の（主
波側）受信アンテナ９７で第１の受信信号として受信さ
れ、この第１の受信信号は第１の（主波側）復調器９３
で第１の復調信号として復調される。
送信信号が第１の（主波側）送信アンテナ９６より発せ
られる。受信側では、この第１の送信信号が第１の（主
波側）受信アンテナ９７で第１の受信信号として受信さ
れ、この第１の受信信号は第１の（主波側）復調器９３
で第１の復調信号として復調される。
一方、送信側では、第２の（干渉波側）変調器９２から
の第２の送信信号が第２の（干渉波側）送信アンテナ９
８より発せられる。受信側では、この第２の送信信号が
第２の（干渉波側）受信アンテナ９９で第２の受信信号
として受信され、この第２の受信信号は第２の（干渉波
側）復調器９４で第２の復調信号として復調される。ま
た、この第２の送信信号は、伝搬条件やシステムの不完
全性により、第１の受信アンテナ９７で干渉受信信号と
して受信され、この干渉受信信号は第１の復調器９３で
干渉復調信号として復調される。したがって、第１の復
調器９３は、第１の復調信号と干渉復調信号とが合成さ
れた合成復調信号を送出する。
の第２の送信信号が第２の（干渉波側）送信アンテナ９
８より発せられる。受信側では、この第２の送信信号が
第２の（干渉波側）受信アンテナ９９で第２の受信信号
として受信され、この第２の受信信号は第２の（干渉波
側）復調器９４で第２の復調信号として復調される。ま
た、この第２の送信信号は、伝搬条件やシステムの不完
全性により、第１の受信アンテナ９７で干渉受信信号と
して受信され、この干渉受信信号は第１の復調器９３で
干渉復調信号として復調される。したがって、第１の復
調器９３は、第１の復調信号と干渉復調信号とが合成さ
れた合成復調信号を送出する。
そこで、この干渉受信信号を除去するため、第２の復調
信号を干渉補償器９５へも供給する。干渉補償器９５で
は、干渉復調信号と等振幅・逆位相の補償信号をトラン
スバースル・フィルタ９５ａで生成し、この補償信号と
合成復調信号とを加算回路９５ｂで加算することにより
、干渉復調信号を除去する。これが、干渉補償の原理で
ある。
信号を干渉補償器９５へも供給する。干渉補償器９５で
は、干渉復調信号と等振幅・逆位相の補償信号をトラン
スバースル・フィルタ９５ａで生成し、この補償信号と
合成復調信号とを加算回路９５ｂで加算することにより
、干渉復調信号を除去する。これが、干渉補償の原理で
ある。
ところが、伝搬路の状態によっては、第１の送信アンテ
ナ９６と第１の受信アンテナ９７間の第１の伝搬時間Ｔ
１と、第２の送信アンテナ９８と５ 第１の受信アンテナ９７間の第２の伝搬時間Ｔ２との間
には、伝搬時間差ΔＴ−Ｔ２−Ｔ，が生じることがある
。
ナ９６と第１の受信アンテナ９７間の第１の伝搬時間Ｔ
１と、第２の送信アンテナ９８と５ 第１の受信アンテナ９７間の第２の伝搬時間Ｔ２との間
には、伝搬時間差ΔＴ−Ｔ２−Ｔ，が生じることがある
。
この主波側と干渉波側の伝搬時間差ΔＴを自動的に吸収
するため、干渉補償器９５として、トランスバースル拳
フィルタ９５ａのタップ間隔を第１の受信信号のクロッ
ク周期Ｔ（秒）のｎ分の１に決定する、所謂、分数間隔
形干渉補償器を採用している（例えば、昭和６３年電子
情報通信学会秋季全国大会Ｎｏ．Ｂ−４６８を参照）。
するため、干渉補償器９５として、トランスバースル拳
フィルタ９５ａのタップ間隔を第１の受信信号のクロッ
ク周期Ｔ（秒）のｎ分の１に決定する、所謂、分数間隔
形干渉補償器を採用している（例えば、昭和６３年電子
情報通信学会秋季全国大会Ｎｏ．Ｂ−４６８を参照）。
第５図を参照して、従来の分数間隔形干渉補償器につい
て説明する。この分数間隔形干渉補償器はｎ−２の場合
のものである。
て説明する。この分数間隔形干渉補償器はｎ−２の場合
のものである。
端子１には、干渉波側復調器９４（第４図）からのアナ
ログ・ベースバンド信号が供給される。
ログ・ベースバンド信号が供給される。
このアナログーベースバンド信号は、アナログ・デジタ
ル変換器２１によりサンプリング周期（Ｔ／２）（秒）
でデジタル信号に標本・量子化された後、フリップ・フ
ロップ１１．１２で構成されるシフトレジスタに供給さ
れる。
ル変換器２１によりサンプリング周期（Ｔ／２）（秒）
でデジタル信号に標本・量子化された後、フリップ・フ
ロップ１１．１２で構成されるシフトレジスタに供給さ
れる。
６
シフトレジスタの３つのタップ出力５１．５２及び５３
は、それぞれ、デジタル乗算器１３，１４及び１５に供
給される。デジタル乗算器１３，１４及び１５は、それ
ぞれ、タップ出力５１，５２及び５３と制御回路（図示
せず）から供給ざれるタップ係数信号Ｃ。．５＋ＣＯ及
びＣ −０． ５とを乗じ、乗算出力５４．５５及び５
６を出力する。乗算出力５４．５５及び５６はデジタル
加算器１６に供給される。デジタル加算器１６は、乗算
出力５４．５５及び５６を加算して、補償出力５７を出
力する。
は、それぞれ、デジタル乗算器１３，１４及び１５に供
給される。デジタル乗算器１３，１４及び１５は、それ
ぞれ、タップ出力５１，５２及び５３と制御回路（図示
せず）から供給ざれるタップ係数信号Ｃ。．５＋ＣＯ及
びＣ −０． ５とを乗じ、乗算出力５４．５５及び５
６を出力する。乗算出力５４．５５及び５６はデジタル
加算器１６に供給される。デジタル加算器１６は、乗算
出力５４．５５及び５６を加算して、補償出力５７を出
力する。
補償出力５７は、（Ｔ／２）秒周期で出力されるので、
Ｔ秒間には２つのデータが存在する。そのうちの１つは
、Ｔ秒周期の主信号データを補償するのに不必要なデー
タである。従って、補償出力５７は、ラッチ回路１７に
おいて、Ｔ秒周期のクロック信号ＣＬＫ２で主信号デー
タを補償するのに必要なデータが１ビットおきにラッチ
される。
Ｔ秒間には２つのデータが存在する。そのうちの１つは
、Ｔ秒周期の主信号データを補償するのに不必要なデー
タである。従って、補償出力５７は、ラッチ回路１７に
おいて、Ｔ秒周期のクロック信号ＣＬＫ２で主信号デー
タを補償するのに必要なデータが１ビットおきにラッチ
される。
ラッチ回路１７は、このラッチされた信号をＴ秒周期の
補償信号としてデジタル加算器１９に供給する。
補償信号としてデジタル加算器１９に供給する。
一方、端子３には、主波側復調器９３（第４図）からの
アナログ・ベースバンド信号が供給される。
アナログ・ベースバンド信号が供給される。
このアナログ・ベースバンド信号は、アナログ・デジタ
ル変換器２２によりサンプリング周期Ｔ秒のクロック信
号ＣＬＫ２でデジタル信号に標本φ量子化された後、補
償信号との時間差を補償するための遅延回路１８に供給
される。
ル変換器２２によりサンプリング周期Ｔ秒のクロック信
号ＣＬＫ２でデジタル信号に標本φ量子化された後、補
償信号との時間差を補償するための遅延回路１８に供給
される。
遅延回路１８の出力である主波側データ信号５９は、デ
ジタル加算器１９に供給される。デジタル加算器１９は
、この主波側データ信号５９とラッチ回路１７の出力で
ある補償信号５８とをデジタル加算して、主波側データ
信号中の干渉波成分が除去された主波信号６０を端子８
へ出力する。
ジタル加算器１９に供給される。デジタル加算器１９は
、この主波側データ信号５９とラッチ回路１７の出力で
ある補償信号５８とをデジタル加算して、主波側データ
信号中の干渉波成分が除去された主波信号６０を端子８
へ出力する。
第６図には、以上の説明において用いた信号５１〜６０
のタイミング・ｔヤートを示す。加算器１６の出力信号
５７ （０’ ，０．５’ ，１’ ，・・・）の内、
主波側データ信号５９（０’ １’ ２’・・・）
を補償するのに必要な信号０’ ，１’ ，２’・・・
のみがラッチ回路１７でラッチされて、加算器１９に供
給され、加算器１９より補償後の出力信号６０ （０″
’ ，１”’ ，２″’ ・・・）が得られる様子を理
解することができる。
のタイミング・ｔヤートを示す。加算器１６の出力信号
５７ （０’ ，０．５’ ，１’ ，・・・）の内、
主波側データ信号５９（０’ １’ ２’・・・）
を補償するのに必要な信号０’ ，１’ ，２’・・・
のみがラッチ回路１７でラッチされて、加算器１９に供
給され、加算器１９より補償後の出力信号６０ （０″
’ ，１”’ ，２″’ ・・・）が得られる様子を理
解することができる。
タップ係数が、第４図に関連して説明した伝搬時間差Δ
Ｔ−０のときは、主としてタップ係数Ｃｏが支配的とな
り、Ｃ−ｏ，５ＴｈＱ， Ｃｏ．ｓ ＝Ｑとなる。また
、干渉波が遅れて、ΔＴ：：０．５Ｔになると、主とし
てｃ −０． ９が支配的となり、Ｃ（１：Ｑ，Ｃ Ｏ
， ，ユＯとなる。
Ｔ−０のときは、主としてタップ係数Ｃｏが支配的とな
り、Ｃ−ｏ，５ＴｈＱ， Ｃｏ．ｓ ＝Ｑとなる。また
、干渉波が遅れて、ΔＴ：：０．５Ｔになると、主とし
てｃ −０． ９が支配的となり、Ｃ（１：Ｑ，Ｃ Ｏ
， ，ユＯとなる。
上述した従来の干渉補償器は、デジタル乗算器１３，１
４．１５及びデジタル加算器１６の動作周波数が（２／
Ｔ）Ｈｚであることが要求される。
４．１５及びデジタル加算器１６の動作周波数が（２／
Ｔ）Ｈｚであることが要求される。
このため、高速で動作する高価なデジタル乗算器及びデ
ジタル加算器が必要になるという欠点がある。また、Ｃ
ＭＯＳを用いてＬＳＩ化した場合も、第５図の１０１で
示す部分として高い動作周波数で動作可能なものが必要
になるため、消費電力が大きくなるという欠点がある。
ジタル加算器が必要になるという欠点がある。また、Ｃ
ＭＯＳを用いてＬＳＩ化した場合も、第５図の１０１で
示す部分として高い動作周波数で動作可能なものが必要
になるため、消費電力が大きくなるという欠点がある。
また、従来の干渉補償器で高速動作を実現する９
他の方法として、複数の干渉補償器を並列に接続する、
所謂、並列方式も考えられる。しかしながら、この方式
では、多数の干渉補償器及び並列動作制御回路が必要と
なるので、複雑かつ高価なものとなる欠点がある。
所謂、並列方式も考えられる。しかしながら、この方式
では、多数の干渉補償器及び並列動作制御回路が必要と
なるので、複雑かつ高価なものとなる欠点がある。
したがって、本発明の目的は、低価格の干渉補償器を提
供することにある。
供することにある。
本発明の他の目的は、ＬＳＩ化による小形化が可能な干
渉補償器を提供することにある。
渉補償器を提供することにある。
本発明のさらに他の目的は、低消費電力の干渉補償器を
提供することにある。
提供することにある。
本発明の目的は、装置の簡素化が可能な干渉補償器を提
供することにある。
供することにある。
本発明による干渉補償器は、干渉波側復調器からの第１
のアナログ・ベースバンド信号と主波側復調器からの第
２のアナログ・ベースバンド信号とを受けて、前記第２
のアナログ・ベースバンド信号から干渉成分が除去され
たデジタル出力信号を出力する干渉補償器に於いて、前
記第１のアナ一 １・Ｏ ログ・ベースバンド信号を主波側変調速度の２倍の周波
数に等しい第１の標本化周波数で標本・量子化し、第１
のデジタル入力信号を出力する第１のアナログ●デジタ
ル変換手段と、前記第１のデジタル入力信号を前記第１
の標本化周波数の逆数の期間ずつ遅延し、第１乃至第Ｎ
（Ｎ≧２）の遅延されたデジタル信号を出力する第１乃
至第ＮのフリップΦフロップと、前記第１のデジタル入
力信号、前記第１乃至第Ｎの遅延されたデジタル信号を
それぞれ前記主波側変調速度の逆数に等しい周期でラッ
チし、第１乃至第（Ｎ＋１）のラッチされた信号を出力
する第１乃至第（Ｎ＋１）のラッチ手段と、前記第１乃
至第（Ｎ＋１）のラッチされた信号と第１乃至第（Ｎ＋
１）のタップ係数とをそれぞれ乗算し、第１乃至第（Ｎ
＋１）の乗算結果信号を出力する第１乃至第（Ｎ＋１）
の乗算手段と、前記第１乃至第（Ｎ＋１）の乗算結果信
号を加算し、補償信号を出力する第１の加算手段と、前
記第２のアナログ・ベースバンド信号ヲ前記主波側変調
速度の周波数に等しい第２の標本化周波数で標本・量子
化し、第２のデジタル入力信号を出力する第２のアナロ
グ・デジタル変換手段と、前記第２のデジタル入力信号
を所定の遅延量だけ遅延し、遅延された入力信号を出力
する遅延手段と、該遅延された入力信号と前記補償信号
とを加算し、前記デジタル出力信号を出力する第２の加
算手段とを有することを特徴とする。
のアナログ・ベースバンド信号と主波側復調器からの第
２のアナログ・ベースバンド信号とを受けて、前記第２
のアナログ・ベースバンド信号から干渉成分が除去され
たデジタル出力信号を出力する干渉補償器に於いて、前
記第１のアナ一 １・Ｏ ログ・ベースバンド信号を主波側変調速度の２倍の周波
数に等しい第１の標本化周波数で標本・量子化し、第１
のデジタル入力信号を出力する第１のアナログ●デジタ
ル変換手段と、前記第１のデジタル入力信号を前記第１
の標本化周波数の逆数の期間ずつ遅延し、第１乃至第Ｎ
（Ｎ≧２）の遅延されたデジタル信号を出力する第１乃
至第ＮのフリップΦフロップと、前記第１のデジタル入
力信号、前記第１乃至第Ｎの遅延されたデジタル信号を
それぞれ前記主波側変調速度の逆数に等しい周期でラッ
チし、第１乃至第（Ｎ＋１）のラッチされた信号を出力
する第１乃至第（Ｎ＋１）のラッチ手段と、前記第１乃
至第（Ｎ＋１）のラッチされた信号と第１乃至第（Ｎ＋
１）のタップ係数とをそれぞれ乗算し、第１乃至第（Ｎ
＋１）の乗算結果信号を出力する第１乃至第（Ｎ＋１）
の乗算手段と、前記第１乃至第（Ｎ＋１）の乗算結果信
号を加算し、補償信号を出力する第１の加算手段と、前
記第２のアナログ・ベースバンド信号ヲ前記主波側変調
速度の周波数に等しい第２の標本化周波数で標本・量子
化し、第２のデジタル入力信号を出力する第２のアナロ
グ・デジタル変換手段と、前記第２のデジタル入力信号
を所定の遅延量だけ遅延し、遅延された入力信号を出力
する遅延手段と、該遅延された入力信号と前記補償信号
とを加算し、前記デジタル出力信号を出力する第２の加
算手段とを有することを特徴とする。
上述の如く構成された本発明の干渉補償器では、第１乃
至第（Ｎ＋１）の乗算手段の入力の前に第１乃至第（Ｎ
＋１）のラッチ手段を設けて、第１乃至第（Ｎ＋１）の
乗算手段の入力信号の周波数を従来のそれの半分に低減
せしめ、第１乃至第（Ｎ＋１）の乗算手段及びそれらに
接続される第１の加算手段の演算速度が従来のそれらの
１７２で済むことになる。
至第（Ｎ＋１）の乗算手段の入力の前に第１乃至第（Ｎ
＋１）のラッチ手段を設けて、第１乃至第（Ｎ＋１）の
乗算手段の入力信号の周波数を従来のそれの半分に低減
せしめ、第１乃至第（Ｎ＋１）の乗算手段及びそれらに
接続される第１の加算手段の演算速度が従来のそれらの
１７２で済むことになる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例による干渉補償１ ２
器の構成を示す。第１の実施例の干渉補償器は、３タッ
プ形のトランスバーサル・フィルタを使用している。
プ形のトランスバーサル・フィルタを使用している。
端子１には、干渉側復調器９４（第４図）より第１のア
ナログ●ベースバンド信号ＳＩＧＩが、また、端子２に
は、変調速度（１／Ｔ）Ｈｚの２倍の周波数をもつ第１
のクロック信号ＣＬＫＩが供給される。
ナログ●ベースバンド信号ＳＩＧＩが、また、端子２に
は、変調速度（１／Ｔ）Ｈｚの２倍の周波数をもつ第１
のクロック信号ＣＬＫＩが供給される。
第１のアナログ・ベースバンド信号ＳＩＧＩは、第１の
アナログ・デジタル（Ａ／Ｄ）変換器２１において標本
化周波数（２／Ｔ）Ｈｚで第１のデジタル信号に標本・
量子化される。第１のデジタル信号は、緩衝回路１０に
供給された後、第１のフリップ・フロップ１１及び第１
のラッチ回路３１に供給される。
アナログ・デジタル（Ａ／Ｄ）変換器２１において標本
化周波数（２／Ｔ）Ｈｚで第１のデジタル信号に標本・
量子化される。第１のデジタル信号は、緩衝回路１０に
供給された後、第１のフリップ・フロップ１１及び第１
のラッチ回路３１に供給される。
第１のフリップ・フロップ１１の出力は、第２のフリッ
プ・フロップ１２と第２のラッチ回路３２とに供給され
る。第２のフリップφフロップ１２の出力は第３のラッ
チ回路３３に供給される。
プ・フロップ１２と第２のラッチ回路３２とに供給され
る。第２のフリップφフロップ１２の出力は第３のラッ
チ回路３３に供給される。
第１及び第２フリップ・フロップ１１．１２は− １
３ 第１のクロック信号ＣＬＫＩでトリガされ、それぞれ、
（Ｔ／２）秒の遅延を与える。
３ 第１のクロック信号ＣＬＫＩでトリガされ、それぞれ、
（Ｔ／２）秒の遅延を与える。
一方、第１、第２及び第３のラッチ回路３１，３２．３
３には、端子４を介して、周波数（１／Ｔ）Ｈｚの第２
のクロック信号ＣＬＫ２によりラッチされ、それぞれ、
第１、第２及び第３のラッチされたデジタル信号６１．
６２．６３を生じる。
３には、端子４を介して、周波数（１／Ｔ）Ｈｚの第２
のクロック信号ＣＬＫ２によりラッチされ、それぞれ、
第１、第２及び第３のラッチされたデジタル信号６１．
６２．６３を生じる。
第１、第２及び第３のラッチされたデジタル信号６１，
６２．６３はそれぞれ第１、第２及び第３のデジタル乗
算器１３．１４．１５に供給される。
６２．６３はそれぞれ第１、第２及び第３のデジタル乗
算器１３．１４．１５に供給される。
第２のデジタル乗算器１４は、主タップに相当する第２
のラッチされたデジタル信号６２（以下、主タップ信号
と呼ぶ）を一方の入力（被乗数）とし、タップ制御信号
発生回路（図示せず）より端子６に供給される、主タッ
プ用係数Ｃ。を他方の入力（乗数）として、デジタル乗
算を行い、第２の乗算結果デジタル信号６５を出力する
。
のラッチされたデジタル信号６２（以下、主タップ信号
と呼ぶ）を一方の入力（被乗数）とし、タップ制御信号
発生回路（図示せず）より端子６に供給される、主タッ
プ用係数Ｃ。を他方の入力（乗数）として、デジタル乗
算を行い、第２の乗算結果デジタル信号６５を出力する
。
同様にして、第１のデジタル乗算器１３は、主タップ信
号６２より（Ｔ／２）秒進んだ０．５タップ用デジタル
信号６１と０．５タップ用係数Ｃ。，１ ４ をデジタル乗算し、第１の乗算結果デジタル信号６４を
出力する。また、第３のデジタル乗算器１５は、主タッ
プ信号６２より（Ｔ／２）秒遅れた一〇．５タップ用デ
ジタル信号６３と−０．５タップ用係数Ｃ−。．，をデ
ジタル乗算し、第３の乗算結果デジタル信号６６を出力
する。
号６２より（Ｔ／２）秒進んだ０．５タップ用デジタル
信号６１と０．５タップ用係数Ｃ。，１ ４ をデジタル乗算し、第１の乗算結果デジタル信号６４を
出力する。また、第３のデジタル乗算器１５は、主タッ
プ信号６２より（Ｔ／２）秒遅れた一〇．５タップ用デ
ジタル信号６３と−０．５タップ用係数Ｃ−。．，をデ
ジタル乗算し、第３の乗算結果デジタル信号６６を出力
する。
第１、第２及び第３の乗算結果デジタル信号６４．６５
．６６は、第１のデジタル加算器１６に供給され、ここ
でデジタル加算される。
．６６は、第１のデジタル加算器１６に供給され、ここ
でデジタル加算される。
今まで説明してきた第１，第２及び第３のデジタル乗算
器１３．１４及び１５と、第１のデジタル加算器１６に
はＴ秒周期の第２のクロツク信号ＣＬＫ２が供給され、
（１／Ｔ）Ｈｚの演算速度で乗算及び加算が行われる。
器１３．１４及び１５と、第１のデジタル加算器１６に
はＴ秒周期の第２のクロツク信号ＣＬＫ２が供給され、
（１／Ｔ）Ｈｚの演算速度で乗算及び加算が行われる。
一方、主波側復調器９３（第４図）からの第２のアナロ
グ・ベースバンド信号ＳＩＧ２は、端子３を介して、第
２のＡ／Ｄ変換器２２に供給され、ここで標本化周波数
（１／Ｔ）Ｈｚで第２のデジタル信号に標本・量子化さ
れる。この第２のデジタル信号は、デジタル遅延回路１
８に供給される。
グ・ベースバンド信号ＳＩＧ２は、端子３を介して、第
２のＡ／Ｄ変換器２２に供給され、ここで標本化周波数
（１／Ｔ）Ｈｚで第２のデジタル信号に標本・量子化さ
れる。この第２のデジタル信号は、デジタル遅延回路１
８に供給される。
１ ５
デジタル遅延回路１８は、例えば、フリツブ●フロップ
を縦続接続したシフトレジスタで実現される。デジタル
遅延回路１８は、第１のフリツプ・フロップ１１，第２
のラッチ回路３２，第２のデジタル乗算器１４及び第１
のデジタル加算器１６による、干渉波側主タップ信号の
遅延τ秒を補償するためのものである。デジタル遅延回
路１８は、第２のＡ／Ｄ変換器２２の出力信号を（τ／
Ｔ）ビット遅延させる。
を縦続接続したシフトレジスタで実現される。デジタル
遅延回路１８は、第１のフリツプ・フロップ１１，第２
のラッチ回路３２，第２のデジタル乗算器１４及び第１
のデジタル加算器１６による、干渉波側主タップ信号の
遅延τ秒を補償するためのものである。デジタル遅延回
路１８は、第２のＡ／Ｄ変換器２２の出力信号を（τ／
Ｔ）ビット遅延させる。
第１のデジタル加算器１６の加算出力６７とデジタル遅
延回路１８のデジタル出力５９は第２のデジタル加算器
１９に供給される。第２のデジタル加算器１９は、加算
出力６７とデジタル出力５９とをデジタル加算して、主
波側データ信号中の干渉波成分が除去された主波信号６
０を端子８へ出力する。
延回路１８のデジタル出力５９は第２のデジタル加算器
１９に供給される。第２のデジタル加算器１９は、加算
出力６７とデジタル出力５９とをデジタル加算して、主
波側データ信号中の干渉波成分が除去された主波信号６
０を端子８へ出力する。
尚、本実施例で用いた緩衝回路１０は、入力信号のりタ
イミングや波形劣化を防止する目的で挿入されている。
イミングや波形劣化を防止する目的で挿入されている。
しかし、この緩衝回路１０は必ずしも使用する必要がな
い。
い。
第２図には、第１図の回路の動作を説明するためのタイ
ミングΦチャートである。
ミングΦチャートである。
例えば、第４図に関連して説明した伝搬時間差ΔＴ−０
のときは、第２のラッチ回路３２の出力信号６２が第２
の乗算器１４において、干渉波と等振幅・逆位相になる
ようなタップ係数Ｃ。が乗ぜられる。この第２の乗算器
１４の出力信号６５は、ＩＩの加算器１６に供給される
。第１の加算器１６の出力は、補償信号６７として第２
の加算器１９に供給される。第２の加算器１９はこの補
償信号６７と主波側信号５９とを加算し、干渉波成分が
除去されたデジタル信号６０を出力する。
のときは、第２のラッチ回路３２の出力信号６２が第２
の乗算器１４において、干渉波と等振幅・逆位相になる
ようなタップ係数Ｃ。が乗ぜられる。この第２の乗算器
１４の出力信号６５は、ＩＩの加算器１６に供給される
。第１の加算器１６の出力は、補償信号６７として第２
の加算器１９に供給される。第２の加算器１９はこの補
償信号６７と主波側信号５９とを加算し、干渉波成分が
除去されたデジタル信号６０を出力する。
また、ΔＴ−０．５Ｔのときは、第３の乗算器１５にお
いて、第３のラッチ回路３３の出力信号６３がタップ係
数Ｃ −Ｏ． Ｓと乗ぜられる。この３の乗算器１５の
出力信号６６は、第１の加算器１６に供給される。この
とき、他のタップ係数Ｃ。，Ｃｏ．ｓはほぼ零となる。
いて、第３のラッチ回路３３の出力信号６３がタップ係
数Ｃ −Ｏ． Ｓと乗ぜられる。この３の乗算器１５の
出力信号６６は、第１の加算器１６に供給される。この
とき、他のタップ係数Ｃ。，Ｃｏ．ｓはほぼ零となる。
第１の加算器１６の出力は補償信号６７として、第２の
加算器１９に供給される。第２の加算器１９はこの補償
信号６７とｌへ １ ７ 主波側信号５９とを加算し、干渉波成分が除去されたデ
ジタル信号６０を出力する。ΔＴ − −０．５７のと
きも同様である。
加算器１９に供給される。第２の加算器１９はこの補償
信号６７とｌへ １ ７ 主波側信号５９とを加算し、干渉波成分が除去されたデ
ジタル信号６０を出力する。ΔＴ − −０．５７のと
きも同様である。
以上の説明では、３タップ形のトランスバーサル・フィ
ルタを用いた干渉補償器につ・いて説明した。しかしな
がら、もちろん３タップ形のトランスバーサル会フィル
タに特定されるものではなく、任意のタップ数のトラン
スバーサル●フィルタを用いた干渉補償器にも適用可能
である。
ルタを用いた干渉補償器につ・いて説明した。しかしな
がら、もちろん３タップ形のトランスバーサル会フィル
タに特定されるものではなく、任意のタップ数のトラン
スバーサル●フィルタを用いた干渉補償器にも適用可能
である。
また、直交振幅変調あるいは多相位相変調の場合は、通
常、２次元の構成がとられるので、同相側タップと直交
側タップを有する２次元トランスバーサル・フィルタを
備えた干渉補償器となる。
常、２次元の構成がとられるので、同相側タップと直交
側タップを有する２次元トランスバーサル・フィルタを
備えた干渉補償器となる。
この実施例を第３図に示す。第３図に於いて、干渉波側
アナログ・ベースバンド信号ＰＳＩＧＩ及びＱＳＩＧＩ
は、それぞれ、第１のＡ／Ｄ変換器１２１及び第２のＡ
／Ｄ変換器１２２に印加され、（２／Ｔ）Ｈｚの標本化
周波数で標本・量子化される。１０３〜１０６は、第１
図の１０２と同じトランスバーサル・フィルタである。
アナログ・ベースバンド信号ＰＳＩＧＩ及びＱＳＩＧＩ
は、それぞれ、第１のＡ／Ｄ変換器１２１及び第２のＡ
／Ｄ変換器１２２に印加され、（２／Ｔ）Ｈｚの標本化
周波数で標本・量子化される。１０３〜１０６は、第１
図の１０２と同じトランスバーサル・フィルタである。
デジタ１ ８
ル加算器１２５はＰチャネル補償信号２０９を生成する
ためのものであり、デジタル加算器１２６はＱチャネル
補償信号２１０を生成するためのものである。
ためのものであり、デジタル加算器１２６はＱチャネル
補償信号２１０を生成するためのものである。
一方、主波側アナログ・ベースバンド信号ＰＳＩＧ２及
びＱＳＩＧ２は、それぞれ、第３のＡ／Ｄ変換器１２３
及び第４のＡ／Ｄ変換器１２４に印加され、（１／Ｔ）
Ｈｚの標本化周波数で標本・量子化され、それぞれデジ
タル遅延回路１１８及び１１９に印加される。デジタル
遅延回路１１８及び１１９は、上述した第１の実施例で
説明したてに加算器１２５又は１２６の遅延量を加算し
た遅延量τ′を有する。
びＱＳＩＧ２は、それぞれ、第３のＡ／Ｄ変換器１２３
及び第４のＡ／Ｄ変換器１２４に印加され、（１／Ｔ）
Ｈｚの標本化周波数で標本・量子化され、それぞれデジ
タル遅延回路１１８及び１１９に印加される。デジタル
遅延回路１１８及び１１９は、上述した第１の実施例で
説明したてに加算器１２５又は１２６の遅延量を加算し
た遅延量τ′を有する。
Ｐチャネル補償信号２０９とデジタル遅延回路１１８の
出力２１５とはデジタル加算器１２７で加算されて、干
渉波の除去されたＰチャネル出力２１７として端子８か
ら出力される。同様に、Ｑチャネル補償信号２１０とデ
ジタル遅延回路１１９の出力２１６とはデジタル加算器
１２８で加算されて、干渉波の除去されたＱチャネル出
力２１１ ９ ８として端子９から出力される。
出力２１５とはデジタル加算器１２７で加算されて、干
渉波の除去されたＰチャネル出力２１７として端子８か
ら出力される。同様に、Ｑチャネル補償信号２１０とデ
ジタル遅延回路１１９の出力２１６とはデジタル加算器
１２８で加算されて、干渉波の除去されたＱチャネル出
力２１１ ９ ８として端子９から出力される。
以上説明したように、本発明は、デジタルトランスバー
サルφフィルタのタップ信号とタップ係数との乗算を行
う複数の乗算手段の前にそれぞれラッチ手段を置くこと
により、複数の乗算手段及びそれらに接続される加算手
段の演算速度を従来のそれらの演算速度の１／２に低減
することが出来、低価格化及びＬＳＩ化による小形化、
低消費電力化を図ることが出来る。また、並列方式を用
いなくとも、高速の入力クロック周波数に対応できるの
で、装置の簡素化、低価格化を図ることが出来る。
サルφフィルタのタップ信号とタップ係数との乗算を行
う複数の乗算手段の前にそれぞれラッチ手段を置くこと
により、複数の乗算手段及びそれらに接続される加算手
段の演算速度を従来のそれらの演算速度の１／２に低減
することが出来、低価格化及びＬＳＩ化による小形化、
低消費電力化を図ることが出来る。また、並列方式を用
いなくとも、高速の入力クロック周波数に対応できるの
で、装置の簡素化、低価格化を図ることが出来る。
第１図は本発明の第１の実施例による干渉補償器の構成
を示すブロック図、第２図は第１図に示された干渉補償
器の動作を説明するためのタイミング・チャート、第３
図は本発明の第２の実施例による干渉補償器の構成を示
すブロック図、第４２ ０ 図は干渉モデルと干渉補償の原理を説明する図、第５図
は従来の干渉補償器の構成を示すブロック図、第６図は
第５図に示された干渉補償器の動作を説明するためのタ
イミング・チャートである。 １０・・・緩衝回路．１１．１２・・・フリップ・フロ
ップ、１３〜１５・・・デジタル乗算器、１６・・・デ
ジタル加算器、１８・・・デジタル遅延回路、１９・・
・デジタル加算器、３１〜３３・・・ラッチ回路、２１
．２２・・・アナログ・デジタル変換器。 ２ １
を示すブロック図、第２図は第１図に示された干渉補償
器の動作を説明するためのタイミング・チャート、第３
図は本発明の第２の実施例による干渉補償器の構成を示
すブロック図、第４２ ０ 図は干渉モデルと干渉補償の原理を説明する図、第５図
は従来の干渉補償器の構成を示すブロック図、第６図は
第５図に示された干渉補償器の動作を説明するためのタ
イミング・チャートである。 １０・・・緩衝回路．１１．１２・・・フリップ・フロ
ップ、１３〜１５・・・デジタル乗算器、１６・・・デ
ジタル加算器、１８・・・デジタル遅延回路、１９・・
・デジタル加算器、３１〜３３・・・ラッチ回路、２１
．２２・・・アナログ・デジタル変換器。 ２ １
Claims (1)
- 【特許請求の範囲】 １、干渉波側復調器からの第１のアナログ・ベースバン
ド信号と主波側復調器からの第２のアナログ・ベースバ
ンド信号とを受けて、前記第２のアナログ・ベースバン
ド信号から干渉成分が除去されたデジタル出力信号を出
力する干渉補償器に於いて、 前記第１のアナログ・ベースバンド信号を主波側変調速
度の２倍の周波数に等しい第１の標本化周波数で標本・
量子化し、第１のデジタル入力信号を出力する第１のア
ナログ・デジタル変換手段と、 前記第１のデジタル入力信号を前記第１の標本化周波数
の逆数の期間ずつ遅延し、第１乃至第Ｎ（Ｎ≧２）の遅
延されたデジタル信号を出力する第１乃至第Ｎのフリッ
プ・フロップと、 前記第１のデジタル入力信号、前記第１乃至第Ｎの遅延
されたデジタル信号をそれぞれ前記主波側変調速度の逆
数に等しい周期でラッチし、第１乃至第（Ｎ＋１）のラ
ッチされた信号を出力する第１乃至第（Ｎ＋１）のラッ
チ手段と、 前記第１乃至第（Ｎ＋１）のラッチされた信号と第１乃
至第（Ｎ＋１）のタップ係数とをそれぞれ乗算し、第１
乃至第（Ｎ＋１）の乗算結果信号を出力する第１乃至第
（Ｎ＋１）の乗算手段と、前記第１乃至第（Ｎ＋１）の
乗算結果信号を加算し、補償信号を出力する第１の加算
手段と、前記第２のアナログ・ベースバンド信号を前記
主波側変調速度の周波数に等しい第２の標本化周波数で
標本・量子化し、第２のデジタル入力信号を出力する第
２のアナログ・デジタル変換手段と、前記第２のデジタ
ル入力信号を所定の遅延量だけ遅延し、遅延された入力
信号を出力する遅延手段と、 該遅延された入力信号と前記補償信号とを加算し、前記
デジタル出力信号を出力する第２の加算手段と を有することを特徴とする干渉補償器。 ２、前記第１のデジタル入力信号を緩衝し、緩衝された
信号を前記第１のデジタル入力信号の代わりに前記第１
のフリップ・フロップと前記第１のラッチ手段に供給す
る緩衝手段を有する請求項１記載の干渉補償器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011826A JP2536207B2 (ja) | 1990-01-23 | 1990-01-23 | 干渉補償器 |
| EP91100752A EP0443333B1 (en) | 1990-01-23 | 1991-01-22 | Cross-polarization interference canceller |
| CA002034698A CA2034698C (en) | 1990-01-23 | 1991-01-22 | Cross-polarization interference canceller |
| DE69101568T DE69101568T2 (de) | 1990-01-23 | 1991-01-22 | Kreuzpolarisationsinterferenzkompensator. |
| US07/644,963 US5068667A (en) | 1990-01-23 | 1991-01-22 | Cross-polarization interference canceller |
| AU69922/91A AU631338B2 (en) | 1990-01-23 | 1991-01-23 | Cross-polarization interference canceller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011826A JP2536207B2 (ja) | 1990-01-23 | 1990-01-23 | 干渉補償器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03217111A true JPH03217111A (ja) | 1991-09-24 |
| JP2536207B2 JP2536207B2 (ja) | 1996-09-18 |
Family
ID=11788572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011826A Expired - Lifetime JP2536207B2 (ja) | 1990-01-23 | 1990-01-23 | 干渉補償器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5068667A (ja) |
| EP (1) | EP0443333B1 (ja) |
| JP (1) | JP2536207B2 (ja) |
| AU (1) | AU631338B2 (ja) |
| CA (1) | CA2034698C (ja) |
| DE (1) | DE69101568T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2073082C (en) * | 1991-07-08 | 1997-09-09 | Takanori Iwamatsu | Fractionally spaced cross-polarization interference canceller |
| JP3169646B2 (ja) * | 1991-09-25 | 2001-05-28 | 日本電気株式会社 | 交差偏波干渉補償器 |
| WO1993025019A1 (fr) * | 1992-06-01 | 1993-12-09 | Fujitsu Limited | Compensateur d'interferences entre des polarisations croisees et suppresseur d'interferences dues a des polarisations croisees utilisant ledit compensateur |
| JP4581288B2 (ja) * | 2000-05-09 | 2010-11-17 | パナソニック株式会社 | 復調器 |
| US7116730B2 (en) * | 2000-05-09 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Demodulation apparatus |
| US7046753B2 (en) * | 2004-06-29 | 2006-05-16 | Provigent Ltd. | Interference canceller with fast phase adaptation |
| US7761075B2 (en) * | 2005-09-21 | 2010-07-20 | Samsung Electronics Co., Ltd. | Apparatus and method for interference cancellation in wireless mobile stations operating concurrently on two or more air interfaces |
| US7613260B2 (en) * | 2005-11-21 | 2009-11-03 | Provigent Ltd | Modem control using cross-polarization interference estimation |
| US7796708B2 (en) * | 2006-03-29 | 2010-09-14 | Provigent Ltd. | Adaptive receiver loops with weighted decision-directed error |
| US7643512B2 (en) | 2006-06-29 | 2010-01-05 | Provigent Ltd. | Cascaded links with adaptive coding and modulation |
| US7839952B2 (en) | 2006-12-05 | 2010-11-23 | Provigent Ltd | Data rate coordination in protected variable-rate links |
| US7720136B2 (en) | 2006-12-26 | 2010-05-18 | Provigent Ltd | Adaptive coding and modulation based on link performance prediction |
| US8315574B2 (en) | 2007-04-13 | 2012-11-20 | Broadcom Corporation | Management of variable-rate communication links |
| US7821938B2 (en) * | 2007-04-20 | 2010-10-26 | Provigent Ltd. | Adaptive coding and modulation for synchronous connections |
| US8001445B2 (en) * | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
| US8040985B2 (en) * | 2007-10-09 | 2011-10-18 | Provigent Ltd | Decoding of forward error correction codes in the presence of phase noise |
| US9628250B2 (en) | 2009-08-05 | 2017-04-18 | Spatial Digital Systems, Inc. | Advanced beam-forming technology with cross-polarization cancellation schemes |
| US8373309B2 (en) * | 2009-08-19 | 2013-02-12 | Schweitzer Engineering Laboratories Inc | Systems and methods for asynchronous sampling data conversion |
| US20130059549A1 (en) * | 2010-05-07 | 2013-03-07 | Nec Corporation | Transmission apparatus, transmission method and transmission system |
| US11349581B1 (en) * | 2020-01-07 | 2022-05-31 | The Aerospace Corporation | Interference monitoring in radio communication systems |
| US11956027B2 (en) | 2020-08-28 | 2024-04-09 | Isco International, Llc | Method and system for mitigating interference by displacing antenna structures |
| US11502404B1 (en) | 2022-03-31 | 2022-11-15 | Isco International, Llc | Method and system for detecting interference and controlling polarization shifting to mitigate the interference |
| US11476585B1 (en) * | 2022-03-31 | 2022-10-18 | Isco International, Llc | Polarization shifting devices and systems for interference mitigation |
| US11476574B1 (en) | 2022-03-31 | 2022-10-18 | Isco International, Llc | Method and system for driving polarization shifting to mitigate interference |
| US11509071B1 (en) | 2022-05-26 | 2022-11-22 | Isco International, Llc | Multi-band polarization rotation for interference mitigation |
| US11515652B1 (en) | 2022-05-26 | 2022-11-29 | Isco International, Llc | Dual shifter devices and systems for polarization rotation to mitigate interference |
| US11949489B1 (en) | 2022-10-17 | 2024-04-02 | Isco International, Llc | Method and system for improving multiple-input-multiple-output (MIMO) beam isolation via alternating polarization |
| US11985692B2 (en) | 2022-10-17 | 2024-05-14 | Isco International, Llc | Method and system for antenna integrated radio (AIR) downlink and uplink beam polarization adaptation |
| US11990976B2 (en) | 2022-10-17 | 2024-05-21 | Isco International, Llc | Method and system for polarization adaptation to reduce propagation loss for a multiple-input-multiple-output (MIMO) antenna |
| US11956058B1 (en) | 2022-10-17 | 2024-04-09 | Isco International, Llc | Method and system for mobile device signal to interference plus noise ratio (SINR) improvement via polarization adjusting/optimization |
| US12301315B1 (en) | 2023-12-29 | 2025-05-13 | Isco International, Llc | Methods and systems for detecting, measuring, and/or locating passive intermodulation sources via downlink (DL) signal injection |
| US12348285B1 (en) | 2023-12-29 | 2025-07-01 | Isco International, Llc | Methods and systems for detecting, measuring, and/or locating passive intermodulation (PIM) sources via beamforming |
| US12219522B1 (en) | 2023-12-29 | 2025-02-04 | Isco International, Llc | Methods and systems for estimating the shape of an object generating passive intermodulation (PIM) interference |
| US12301298B1 (en) | 2023-12-29 | 2025-05-13 | Isco International, Llc | Methods and systems for locating interference sources via angle of arrival (AoA) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115919A (ja) * | 1981-12-28 | 1983-07-09 | Sony Corp | デジタル処理回路用回路コンポ−ネント |
| JPS60229438A (ja) * | 1984-04-27 | 1985-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 交さ偏波干渉補償装置 |
| JPS63217817A (ja) * | 1987-03-06 | 1988-09-09 | Mitsubishi Electric Corp | デイジタルフイルタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0244779B1 (de) * | 1986-05-06 | 1991-06-26 | Siemens Aktiengesellschaft | Adaptiver Depolarisations-Interferenz-Kompensator |
| NL190886C (nl) * | 1986-05-19 | 1994-10-03 | Nippon Telegraph & Telephone | Digitaal signaaldemodulatiesysteem. |
| CA1338153C (en) * | 1987-11-10 | 1996-03-12 | Yoshihiro Nozue | Interference canceller |
-
1990
- 1990-01-23 JP JP2011826A patent/JP2536207B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-22 DE DE69101568T patent/DE69101568T2/de not_active Expired - Lifetime
- 1991-01-22 US US07/644,963 patent/US5068667A/en not_active Expired - Lifetime
- 1991-01-22 EP EP91100752A patent/EP0443333B1/en not_active Expired - Lifetime
- 1991-01-22 CA CA002034698A patent/CA2034698C/en not_active Expired - Lifetime
- 1991-01-23 AU AU69922/91A patent/AU631338B2/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115919A (ja) * | 1981-12-28 | 1983-07-09 | Sony Corp | デジタル処理回路用回路コンポ−ネント |
| JPS60229438A (ja) * | 1984-04-27 | 1985-11-14 | Nippon Telegr & Teleph Corp <Ntt> | 交さ偏波干渉補償装置 |
| JPS63217817A (ja) * | 1987-03-06 | 1988-09-09 | Mitsubishi Electric Corp | デイジタルフイルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536207B2 (ja) | 1996-09-18 |
| EP0443333A1 (en) | 1991-08-28 |
| EP0443333B1 (en) | 1994-04-06 |
| DE69101568T2 (de) | 1994-10-27 |
| CA2034698C (en) | 1995-01-17 |
| AU631338B2 (en) | 1992-11-19 |
| AU6992291A (en) | 1991-07-25 |
| US5068667A (en) | 1991-11-26 |
| DE69101568D1 (de) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03217111A (ja) | 干渉補償器 | |
| US5402445A (en) | Decision feedback equalizer | |
| US5335251A (en) | Diversity receiver | |
| CA2022050C (en) | Cross-polarization interference cancellation system capable of stably carrying out operation | |
| JPH06104949A (ja) | Ｆｉｒフィルタ | |
| US5005185A (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
| JP3502645B2 (ja) | 送信された信号を処理する装置 | |
| JPH06121286A (ja) | 高精細度テレビジョン受信機 | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
| US6396548B1 (en) | System and method for multimode operation of a digital filter with shared resources | |
| US5418816A (en) | Automatic equalizer | |
| JPH0621762A (ja) | デイジタル形トランスバーサル自動等化器 | |
| KR100241890B1 (ko) | 디지털 통신 시스템에서 간섭 제거 회로 | |
| JPS63109626A (ja) | デジタル通信方式 | |
| JP2858976B2 (ja) | 交差偏波干渉除去器 | |
| JP2795053B2 (ja) | 復調装置 | |
| US6003055A (en) | Digital filter interpolation circuit | |
| US20100208787A1 (en) | Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same | |
| KR100736602B1 (ko) | Ｖｓｂ／ｑａｍ 겸용 채널 등화기 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JPH0629871A (ja) | 自動等化器 | |
| KR100739560B1 (ko) | Ｖｓｂ/ｑａｍ 겸용 다용도 채널 등화기 | |
| JP2565933B2 (ja) | ディジタルフィルタ | |
| US6353631B1 (en) | Quadrature amplitude modulation signal demodulation circuit having improved interference detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |