JPH0322025A - 指数関数演算装置 - Google Patents
指数関数演算装置Info
- Publication number
- JPH0322025A JPH0322025A JP15765489A JP15765489A JPH0322025A JP H0322025 A JPH0322025 A JP H0322025A JP 15765489 A JP15765489 A JP 15765489A JP 15765489 A JP15765489 A JP 15765489A JP H0322025 A JPH0322025 A JP H0322025A
- Authority
- JP
- Japan
- Prior art keywords
- value
- register
- exponential function
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0307—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は計算機に釦ける指数関数の演算装置に関する。
一般に、ｅ＝Ｚ７１８２８・・・を底とする指数関数ｅ
ｘは、数値計算を扱う計算機にでは是非とも備えなけれ
ばならない機能の一つである。この指数関数を計算する
場合、引数の全範囲で向じアルゴリズムを適用すること
は１れで、引数にしかるべき変換を行ない、範囲を限定
して計算を行なうのが普通である。
ｘは、数値計算を扱う計算機にでは是非とも備えなけれ
ばならない機能の一つである。この指数関数を計算する
場合、引数の全範囲で向じアルゴリズムを適用すること
は１れで、引数にしかるべき変換を行ない、範囲を限定
して計算を行なうのが普通である。
たとえば、ｅ を演算する場合、ｉを整数，０≦ｘ＜１
とすると ｔ＝ｉ＋Ｘ ・・・・・・・・
・（１）ｅｔ＝ ｅ’ Ｘ ｅｘ ・・
・・・・・・・（２）となる。ｅＸがオーバフローやア
ンターフローしないｉの範囲は、ＩＥＥＥ７５４規格の
単精度で−８８≦ｉ≦＋８８程度でろＤ、ｅ’のテーブ
ルを用意することも可能である。従って、０≦ｘ＜１の
範囲でｅ を求めればよい。
とすると ｔ＝ｉ＋Ｘ ・・・・・・・・
・（１）ｅｔ＝ ｅ’ Ｘ ｅｘ ・・
・・・・・・・（２）となる。ｅＸがオーバフローやア
ンターフローしないｉの範囲は、ＩＥＥＥ７５４規格の
単精度で−８８≦ｉ≦＋８８程度でろＤ、ｅ’のテーブ
ルを用意することも可能である。従って、０≦ｘ＜１の
範囲でｅ を求めればよい。
従来、指数関数は、次のテイラー多項式近似によって求
めている。
めている。
・・・・・・・・・｛３｝
このとき引数Ｘが１に近いときは多狽式の次数ｍが高く
なるため、この引数変換に似た方法でＸの軛囲を更に狭
める工夫が必要である。筐た多項式近似では、米算と加
算を繰返し実行するため、演算時間が長くなる欠点があ
った。
なるため、この引数変換に似た方法でＸの軛囲を更に狭
める工夫が必要である。筐た多項式近似では、米算と加
算を繰返し実行するため、演算時間が長くなる欠点があ
った。
一方、マイクロプログラム制動の計算機では、指数関数
を８ Ｔ Ｌ （Ｓｅｑｕｅｎｔｉａｌ Ｔａｂｌｅ
Ｌｏｃｋｕｐ）法によって求める場合もある。この８Ｔ
ｌ，法によると、指数関数は、定数ｌｏｇ（１＋２
）のアーブルを用意することにより、以下のように得ら
れる。
を８ Ｔ Ｌ （Ｓｅｑｕｅｎｔｉａｌ Ｔａｂｌｅ
Ｌｏｃｋｕｐ）法によって求める場合もある。この８Ｔ
ｌ，法によると、指数関数は、定数ｌｏｇ（１＋２
）のアーブルを用意することにより、以下のように得ら
れる。
■ Ｘｏ＝ｘ，ｙｏ＝１とする。
■ ｋ＝０．１，２，・・・，Ｎについて■■ｔ−実行
する。
する。
■ ｗ＝ｘｋ−１−ｌｏｇ（１＋２ ） ・・
・・・・・・・｛４｝■ Ｗ≧Ｏならば、”ｋ ” ”
＋ ）’ｋ ＝ Ｙｋ−１ ＋ Ｙｋ−Ｉ Ｘ ２ ’
・・・・・・・・・・・・（５）ｗ＜０ならば、
Ｘｋ ＝ Ｘｋ−１ ， Ｙｋ ＝ ｙｉ＋−ｔ■ ｅ
” ＝ＹＮが得られる。
・・・・・・・｛４｝■ Ｗ≧Ｏならば、”ｋ ” ”
＋ ）’ｋ ＝ Ｙｋ−１ ＋ Ｙｋ−Ｉ Ｘ ２ ’
・・・・・・・・・・・・（５）ｗ＜０ならば、
Ｘｋ ＝ Ｘｋ−１ ， Ｙｋ ＝ ｙｉ＋−ｔ■ ｅ
” ＝ＹＮが得られる。
Ｓ ’１’ Ｌ法では、Ｎ桁の指数関数を和るために、
上記■■の処理をＮ回給・返す必要がある。１た、（５
）式の処理にはｋ桁のシフトが必要なため、バレルシフ
タが必要である。そのためＳＴＬ法には演算時間が長く
なるという欠点があシ、あ筺シ用いられていない。
上記■■の処理をＮ回給・返す必要がある。１た、（５
）式の処理にはｋ桁のシフトが必要なため、バレルシフ
タが必要である。そのためＳＴＬ法には演算時間が長く
なるという欠点があシ、あ筺シ用いられていない。
別の従来例として、テーブルｌ｛ＯＭによる指数関数演
算装置もある。第４図はその構或を示すブロック図であ
る。レジスタ４１は引数Ｘを格納する２０ビットのレジ
スタ、凡ＯＭ４２はＸを入力してｅｘを出力する２０ビ
ット×２ 瞼のメモリ、レジスタ４３は出力ｅｘｔ保持
するレジスタである。第１ステップで、レジスタ４１に
Ｘのイ直が入力されると、第２スデップでは｝１，ＯＭ
４２からｅＸ値がレジスタ４３に出力されるため、１ス
テップごとにＣｘの演算が可能である。しかし、２ｎ桁
の鞘度を得るためには、２ｎビッ｝Ｘ２ ＃＆のＲＯ
Ｍが必要である。２ｎ＝１２ビットならば４９，１５２
ビットのＲＯＭでよいが、２ ｎ ＝ ２ ４ビットな
らば４０２，６５３，１８４ビットの九〇Ｍが必要であ
り、実現困難である、そのため、従来の方式はｎｉ２ｎ
が１２ビット以下の場合しか使用されていない。
算装置もある。第４図はその構或を示すブロック図であ
る。レジスタ４１は引数Ｘを格納する２０ビットのレジ
スタ、凡ＯＭ４２はＸを入力してｅｘを出力する２０ビ
ット×２ 瞼のメモリ、レジスタ４３は出力ｅｘｔ保持
するレジスタである。第１ステップで、レジスタ４１に
Ｘのイ直が入力されると、第２スデップでは｝１，ＯＭ
４２からｅＸ値がレジスタ４３に出力されるため、１ス
テップごとにＣｘの演算が可能である。しかし、２ｎ桁
の鞘度を得るためには、２ｎビッ｝Ｘ２ ＃＆のＲＯ
Ｍが必要である。２ｎ＝１２ビットならば４９，１５２
ビットのＲＯＭでよいが、２ ｎ ＝ ２ ４ビットな
らば４０２，６５３，１８４ビットの九〇Ｍが必要であ
り、実現困難である、そのため、従来の方式はｎｉ２ｎ
が１２ビット以下の場合しか使用されていない。
上述した従来の指数曲数演算装置には、次の間組点があ
る。
る。
（１）洟算時間が長い。
多項式近似の方式では、（３）式を演算するのに、ｍ回
の釆算とｍ回の加算が必豊であシ、０≦Ｘく１／４の範
囲で２４ビットの’ｌｆｉ皮の解を褥るためにはｍ≧６
である必要がある。′）ｉシ、乗薯．６回分と加算６回
分の演算時間がかかる。
の釆算とｍ回の加算が必豊であシ、０≦Ｘく１／４の範
囲で２４ビットの’ｌｆｉ皮の解を褥るためにはｍ≧６
である必要がある。′）ｉシ、乗薯．６回分と加算６回
分の演算時間がかかる。
また、ＳＴＬ法では２４ビットの釉慶の解を伸るにはｋ
＝０ ． １ ，・・・，２３としで（４），（５）式
を演算する必資があり、つまシ最大で２４回のシフト演
算と４８回の加減算を行なう必要がある。もし、バレル
シ７夕を１組，加減算器を２組用意すれば（４） ，
（５）式の演算が１ステップで司能であるかにシフトと
加減算が２４回分の演算時間がかかる。
＝０ ． １ ，・・・，２３としで（４），（５）式
を演算する必資があり、つまシ最大で２４回のシフト演
算と４８回の加減算を行なう必要がある。もし、バレル
シ７夕を１組，加減算器を２組用意すれば（４） ，
（５）式の演算が１ステップで司能であるかにシフトと
加減算が２４回分の演算時間がかかる。
（２）ハードウェアが大規模である。
多項式近似の方式では、２ｎビットの鞘度を祷るために
は、２０ビットの精度で乗算Ｄよび加舞を行なう必要が
める。従って、２０ビットＸ２ｎビットの乗算器と２ｎ
ビットの加舞器訃よび少量の定数Ｒ（ＪＭが必要である
。乗３Ｎ．器が大規模であるため、ＬＳｌ化する上で一
積の増大を１ねく。
は、２０ビットの精度で乗算Ｄよび加舞を行なう必要が
める。従って、２０ビットＸ２ｎビットの乗算器と２ｎ
ビットの加舞器訃よび少量の定数Ｒ（ＪＭが必要である
。乗３Ｎ．器が大規模であるため、ＬＳｌ化する上で一
積の増大を１ねく。
ＳＴＬ法では、ハードウエアとして、２０ヒットのバレ
ルシ７タ，２ｎビットの加減算器および定数｝ＬＯＭに
加えて、シーケンサが必要である。第２図の従来例では
、２０ビットの鞘度を得るために、２ｎヒット×２ 飴
のｉ−Ｌ（ＪＭが必要である。２ｎ＝２４ヒットならば
４０２，６５３，１８４ビットのＲＯＭが必要であシ、
ＬＳｔ化は不可能である。
ルシ７タ，２ｎビットの加減算器および定数｝ＬＯＭに
加えて、シーケンサが必要である。第２図の従来例では
、２０ビットの鞘度を得るために、２ｎヒット×２ 飴
のｉ−Ｌ（ＪＭが必要である。２ｎ＝２４ヒットならば
４０２，６５３，１８４ビットのＲＯＭが必要であシ、
ＬＳｔ化は不可能である。
本発明の目的は、このような欠点を除＠ 、ｅ”のテー
ブルを持ち、テーブル検索を１回１乗算を１回，加算を
１回笑行することにより、高速かつ高釉度に指数関数ｅ
Ｘを矛めることのできる指数間数演算装置を提供する
ことにある。
ブルを持ち、テーブル検索を１回１乗算を１回，加算を
１回笑行することにより、高速かつ高釉度に指数関数ｅ
Ｘを矛めることのできる指数間数演算装置を提供する
ことにある。
本発明の構底は、計算機を用いて指数四数ｅ！を演算す
る指数関数演算装置にかいて、初期値Ｘを上位桁Ｈと下
位桁Ｌ（ｘ＝Ｈ＋１，）に分割するレジスタと、このレ
ジスタから上位桁■を入力し予めｔｉｘａれたｅ の値
を出力する読出し専用メモリと、このメモリの出力と荊
記レジスタの下位桁Ｌの出力について乗箕を右なう乗算
器と、この乗舞器の出力値を前記メモリの値に加算する
加算器とを倫え、前記乗算器で前記メモリのＣ 値と薊
記下位桁Ｌとを乗算し、前記加算器によって前記来興器
出力値をｆｒＩＪ記メモリのｅ４直に加算することによ
り指数演算ｅ″を行うことｔ−％像とする。
る指数関数演算装置にかいて、初期値Ｘを上位桁Ｈと下
位桁Ｌ（ｘ＝Ｈ＋１，）に分割するレジスタと、このレ
ジスタから上位桁■を入力し予めｔｉｘａれたｅ の値
を出力する読出し専用メモリと、このメモリの出力と荊
記レジスタの下位桁Ｌの出力について乗箕を右なう乗算
器と、この乗舞器の出力値を前記メモリの値に加算する
加算器とを倫え、前記乗算器で前記メモリのＣ 値と薊
記下位桁Ｌとを乗算し、前記加算器によって前記来興器
出力値をｆｒＩＪ記メモリのｅ４直に加算することによ
り指数演算ｅ″を行うことｔ−％像とする。
次に図面を用いて本発明を詳細に説明する。
第１図は本発明の一実施例の指数曲数ｅ Ｘを演薯する
装置のブロソク図である。図にかいて、レジスタ１１は
変数Ｘを入力する２０ビットのレジスタ、信号ｌ２はレ
ジスタ１ｌの上位ｎビットであるＨを出力する信号、信
号１３はレジスタｌ１の下位ｎビントである１４−出力
する信号、Ｒ，ＯＭ１４＃ｉｅ の１直を記憶する２
０ビットＸ２”語のＲＯＭ，信号ｌ５はＲＯＭ１４の２
ｎビットの出力侶号、信号１６はＲＯＭ１４の上位ｎビ
ットの出力信号、來算器ｌ７は信号１３と信号１６の積
を演算するｎｘｎビットの乗Ｘ器、信号１８は乗算器ｌ
７の出力２０ビットのうち下位ｎビット、信号１９は乗
舞器１７の出力ｎビットのうち上位ｎヒット、信号２０
はｎビットのセロを出力するイ６号、加算器２１は上位
桁２０および下位桁と信号１５の値を加界する２０ヒッ
トの加算器、レジスタ２２は加算器２１の出力を保持す
る２０ビットのレジスタである。
装置のブロソク図である。図にかいて、レジスタ１１は
変数Ｘを入力する２０ビットのレジスタ、信号ｌ２はレ
ジスタ１ｌの上位ｎビットであるＨを出力する信号、信
号１３はレジスタｌ１の下位ｎビントである１４−出力
する信号、Ｒ，ＯＭ１４＃ｉｅ の１直を記憶する２
０ビットＸ２”語のＲＯＭ，信号ｌ５はＲＯＭ１４の２
ｎビットの出力侶号、信号１６はＲＯＭ１４の上位ｎビ
ットの出力信号、來算器ｌ７は信号１３と信号１６の積
を演算するｎｘｎビットの乗Ｘ器、信号１８は乗算器ｌ
７の出力２０ビットのうち下位ｎビット、信号１９は乗
舞器１７の出力ｎビットのうち上位ｎヒット、信号２０
はｎビットのセロを出力するイ６号、加算器２１は上位
桁２０および下位桁と信号１５の値を加界する２０ヒッ
トの加算器、レジスタ２２は加算器２１の出力を保持す
る２０ビットのレジスタである。
次に、本来励例の指数一数演算原理を説明する。
ここでは、２ｎ桁の２進数で衣現されたｘ（Ｑ≦Ｘ＜ｌ
）から、２ｎ桁のｅ”ｋ求めることを考える。まず、Ｘ
をｎ桁ずつ上位桁Ｈと下位桁Ｌに分害；２する。
）から、２ｎ桁のｅ”ｋ求めることを考える。まず、Ｘ
をｎ桁ずつ上位桁Ｈと下位桁Ｌに分害；２する。
ｘ＝ Ｉ （ ｘｋＸ２−ｋ）＝Ｈ＋Ｌｋ＝＝１
ただし、ｘｈ＝（１ｓＯ）
０≦ｘ＜１
■＝ 老 ｛ ｘｋＸ ２−’ ｝
１．＝１
Ｌ ＝，７．． （ ＸｋＸ ２−’ ）・・・・・・
・・・（６） ・・・・・・・・・（７） ・−・・・・・・・（８） ・・・・・・・・・（９） ここで、加法走理 ｅ”ｂ＝＝ ｅ” Ｘ ｅｂ ・・・・・・・・・（ＩＬ｝ と式（６１によシ、 ｅｘ＝＝ ｅＨＸ ｅ’″ ・・
・・・・・・・αυαυ式の第２項をＬ＝Ｏを中心にテ
イラー展開すると、次式が礼られる。
・・・（６） ・・・・・・・・・（７） ・−・・・・・・・（８） ・・・・・・・・・（９） ここで、加法走理 ｅ”ｂ＝＝ ｅ” Ｘ ｅｂ ・・・・・・・・・（ＩＬ｝ と式（６１によシ、 ｅｘ＝＝ ｅＨＸ ｅ’″ ・・
・・・・・・・αυαυ式の第２項をＬ＝Ｏを中心にテ
イラー展開すると、次式が礼られる。
ここで１１＜ １ ， Ｌ＜ ２−’であるためＬ の
項以降は無視できる。よってαυ式は次式に近似できる
。
項以降は無視できる。よってαυ式は次式に近似できる
。
ｅ” ＝ ｅ” Ｘ （ １＋Ｌ）
＝ｅ”＋ｅＨＸＬ ・・・・・・・・・
・・・０αυ式において、Ｈを入力としｅ のイ直を出
力とするテーブルＲＯＭを用意すると、乗算１回と加算
１回でｅ８が得られる。Ｈ＜１ ，Ｌ＜ ２−ｎなので
、０式の第２項の乗算の精度はｎ桁でよい。従って、ｅ
″に２０桁の精度を得るためには、２ｎ桁×２ｎ語ノｅ
ｘノテーブルＲＯＭ１４と、この１｛ＯＭ１４の上位ｎ
桁とＬのｎ桁を來算する乗勢器１７と、ｅ アープル出
力２ｎ桁に乗算結果の上位ｎ桁を加算する加１＃器２１
とかあｒＬはよい。
・・・０αυ式において、Ｈを入力としｅ のイ直を出
力とするテーブルＲＯＭを用意すると、乗算１回と加算
１回でｅ８が得られる。Ｈ＜１ ，Ｌ＜ ２−ｎなので
、０式の第２項の乗算の精度はｎ桁でよい。従って、ｅ
″に２０桁の精度を得るためには、２ｎ桁×２ｎ語ノｅ
ｘノテーブルＲＯＭ１４と、この１｛ＯＭ１４の上位ｎ
桁とＬのｎ桁を來算する乗勢器１７と、ｅ アープル出
力２ｎ桁に乗算結果の上位ｎ桁を加算する加１＃器２１
とかあｒＬはよい。
次に、実際の数値を用いて本実施例によって指数関数ｅ
Ｘを演算する手順を説明する。ここでｎ＝１２とし、数
姐は１６進数で表現するものとする。
Ｘを演算する手順を説明する。ここでｎ＝１２とし、数
姐は１６進数で表現するものとする。
レジスタ１１に入力される｛ａＸは０≦ｘ＜１であるた
め、小数点がＭＯＢの上位にある２４ビットの固定小数
点数で表現する。筐た、レジスタ２２から出力されるｌ
ｌｅ”は、０≦ｅ”＜ｅである／ζめ、整数部２ビット
と小数点の下位２２ビットの固定小数点数で衆現する。
め、小数点がＭＯＢの上位にある２４ビットの固定小数
点数で表現する。筐た、レジスタ２２から出力されるｌ
ｌｅ”は、０≦ｅ”＜ｅである／ζめ、整数部２ビット
と小数点の下位２２ビットの固定小数点数で衆現する。
まず、レジスタ１１にｘ＝Ｑ．ＡＩＢ３４５を入力する
と、信号１２は｝ｉ，＝ＡＩＢであシ、信号１３はＬ＝
３４５となる。
と、信号１２は｝ｉ，＝ＡＩＢであシ、信号１３はＬ＝
３４５となる。
ｅ”””＝ｌ．Ｅ１６ＦＩＤ８０１−・であるが、小数
点の下位２２ビットで丸めを行ない、ｅ ，１．｝
，１ ６ ｉ” ２ ０とし、ＲＯＭ１４の出力侶号１
５は７８５ＢＣｇとなる。乗算器１７では、信号１３と
佑号１６の米算が行われる。
点の下位２２ビットで丸めを行ない、ｅ ，１．｝
，１ ６ ｉ” ２ ０とし、ＲＯＭ１４の出力侶号１
５は７８５ＢＣｇとなる。乗算器１７では、信号１３と
佑号１６の米算が行われる。
３４５ Ｘ ７８６ ＝ ７８５Ｄ５１この積
のうち下位１２ビット（信号１８）は住用されず、上位
１２ビット（信号１９冫が信号２０と結合されて加算器
２１に出力される。加神器２ｌでは信号１５とイ８号２
０．１９の加算が竹われる。
のうち下位１２ビット（信号１８）は住用されず、上位
１２ビット（信号１９冫が信号２０と結合されて加算器
２１に出力される。加神器２ｌでは信号１５とイ８号２
０．１９の加算が竹われる。
７８５Ｂ（．：８ ＋ ０００７８５ ＝ ７
８５１）５１この和がレジスタ２２に入シ、レジスタ２
２での数イ直衣現は整数部２ビットの固定小数点数であ
るため、これはｅ”＝ｌ，Ｅ１７５４４と等しくなる。
８５１）５１この和がレジスタ２２に入シ、レジスタ２
２での数イ直衣現は整数部２ビットの固定小数点数であ
るため、これはｅ”＝ｌ，Ｅ１７５４４と等しくなる。
真のＩｌｋはｅ” ＝ １．Ｅ １ ７ ５ ４ ３
９Ａ ・・・−・−テ６ルタめ、演算精度は２ｎ＝２４
ビットである。
９Ａ ・・・−・−テ６ルタめ、演算精度は２ｎ＝２４
ビットである。
以上のように、レジスタ１１上のＸから、レジスタ２２
上のｅ Ｘが得られる。この計算に要する時間は、凡Ｏ
Ｍ１４のアクセス時間，乗算器１８の洟算時間シよび加
算器２１の演算時間の総和である。
上のｅ Ｘが得られる。この計算に要する時間は、凡Ｏ
Ｍ１４のアクセス時間，乗算器１８の洟算時間シよび加
算器２１の演算時間の総和である。
２４ビソトのｆ＃＆（ｎ＝１２）でｅ”ｋ求める場合、
ＲＯＭ１４は２４ヒットＸ４０９６１’ｄ１乗算器ｌ８
ほｌ２ビット×１２ピントの乗算器、加算器２ｌは２４
ビットであり、充分ＬＳＩ化できる大きさである。
ＲＯＭ１４は２４ヒットＸ４０９６１’ｄ１乗算器ｌ８
ほｌ２ビット×１２ピントの乗算器、加算器２ｌは２４
ビットであり、充分ＬＳＩ化できる大きさである。
第２図は本発明の第２の実施例の指数関数ｅＸを演算す
るパイプライ／型演算装置である。この演算器は、屓算
方式は第１図と同じであるが、演舞器の要所要所にレジ
スタを挿入してバイグライン演算を可能にしている。
るパイプライ／型演算装置である。この演算器は、屓算
方式は第１図と同じであるが、演舞器の要所要所にレジ
スタを挿入してバイグライン演算を可能にしている。
図にかいて、第１因と異るものは、レジスタ３１がＲＯ
Ｍ１４の出力ｆａをラッチする２０ビントのレジスタ、
レジスタ３２は信号３の値をラッチするレジスタ、信号
３３はレジスタ３１の上位ｎヒットの出力信号、レジス
タ３４は乗算器ｌ７の出力ｎビットのうち下位ｎビット
をラッチするレジスタ、レジスタ３５はレジスタ３１の
１直をラッチするレジスタである。
Ｍ１４の出力ｆａをラッチする２０ビントのレジスタ、
レジスタ３２は信号３の値をラッチするレジスタ、信号
３３はレジスタ３１の上位ｎヒットの出力信号、レジス
タ３４は乗算器ｌ７の出力ｎビットのうち下位ｎビット
をラッチするレジスタ、レジスタ３５はレジスタ３１の
１直をラッチするレジスタである。
次に、第２図の動作について説明する。
第３図は第２図の指数関数演算装置の動作を説明する模
式図である。横４１１は時刻でちゃ、各ステップでレジ
スタ１１，３１，３２，３５，３４．２２の１直が変化
する様子を示している。
式図である。横４１１は時刻でちゃ、各ステップでレジ
スタ１１，３１，３２，３５，３４．２２の１直が変化
する様子を示している。
レジスタ１ｌには、ステップ１１， ｔ２， ｔ３でそ
れぞれｆｌｍｘｌ，ｘ２，ｘ３が入力され、その１ステ
ップ後のステップ１２，１３．１４でレジスタ３１，レ
ジスタ３２にその中間結果が入る。２ステップ後のステ
ップ１３， １４， ｔ５で、レジスタ３５，レジスタ
３４に中間結果が入る。３ステップ後のステップｔ４，
１５， ｔ６でレジスタ２２に演算結果ｅｘ１ｅ
，ｅ が入る。
れぞれｆｌｍｘｌ，ｘ２，ｘ３が入力され、その１ステ
ップ後のステップ１２，１３．１４でレジスタ３１，レ
ジスタ３２にその中間結果が入る。２ステップ後のステ
ップ１３， １４， ｔ５で、レジスタ３５，レジスタ
３４に中間結果が入る。３ステップ後のステップｔ４，
１５， ｔ６でレジスタ２２に演算結果ｅｘ１ｅ
，ｅ が入る。
以上述べたように、本実施例でＦｉ．ｅ”を３ステップ
で演算するが、その＄算結来は１ステップ毎に得られる
。１ステップの時間は、テーブル検索１回，乗＄１回ｋ
よび加箕１回に要する時間の最大値になる。本来施例の
ノ・−ド９ヱア量は、第１の実施例に比べて、レジスタ
３１，３２，３４．３５が増加しただけであり充分ＬＳ
Ｉ化できる大きさである。
で演算するが、その＄算結来は１ステップ毎に得られる
。１ステップの時間は、テーブル検索１回，乗＄１回ｋ
よび加箕１回に要する時間の最大値になる。本来施例の
ノ・−ド９ヱア量は、第１の実施例に比べて、レジスタ
３１，３２，３４．３５が増加しただけであり充分ＬＳ
Ｉ化できる大きさである。
なＤ１乗算器１７を桁上げ保存加算器と桁上げ伝播加算
器で構成する場合は、桁上げ伝播加算器を加算器２１で
代用すると、その演算時間が短くなシ、ハードウェア量
も減少する。ただし、加算５２１は、３ｎビットの幅が
必要になる。
器で構成する場合は、桁上げ伝播加算器を加算器２１で
代用すると、その演算時間が短くなシ、ハードウェア量
も減少する。ただし、加算５２１は、３ｎビットの幅が
必要になる。
以上説明したように、本発明による指数関数演算装置は
、次のような効果を有する。
、次のような効果を有する。
（１）演算時間が短い。
第１の実施例の指数関数演算装置では、１ステップで演
算を行なうことが出来る。このｌステップの処理時間は
、テーブルＲＯＭの読み出し時間，乗算時間，加算時間
の総和となる。また、第２の実施例のでは、３ステップ
で演算を行ない、その１ステップの処理時間は、テーフ
ルＲＯＭの読出し時間，乗算時間，加算時間のうちの最
大値になる。ステップ毎にデータをパイプライン的に入
出力することができるため、大量のデータに対して演舞
を行なう場合の平均計算時間ほ１ステップになる。
算を行なうことが出来る。このｌステップの処理時間は
、テーブルＲＯＭの読み出し時間，乗算時間，加算時間
の総和となる。また、第２の実施例のでは、３ステップ
で演算を行ない、その１ステップの処理時間は、テーフ
ルＲＯＭの読出し時間，乗算時間，加算時間のうちの最
大値になる。ステップ毎にデータをパイプライン的に入
出力することができるため、大量のデータに対して演舞
を行なう場合の平均計算時間ほ１ステップになる。
（２）演討ハードウェアが小邦１，模である。
横葬ハードウエアは、テーブルＲＯＭ，ｉ算器，７ｉＴ
ｉ江算器だけと少い拾成である。
ｉ江算器だけと少い拾成である。
２０ビットの演舞ｆ′１′４艮をもるためには、従来の
ＳＴＬ法による指ａ関数演算装置では、２ｎヒットのバ
レＡシ７夕や２ｎビット加ｍＲ器が必要であり、それら
を制御するシーケンサも必要であった。１た、従来の多
ηノ式近似による演薯袈置では、２ｎＸ２ｎ乗舞器と２
ｎビットの加お器に力｛；えて、シーケンサが必要であ
った。
ＳＴＬ法による指ａ関数演算装置では、２ｎヒットのバ
レＡシ７夕や２ｎビット加ｍＲ器が必要であり、それら
を制御するシーケンサも必要であった。１た、従来の多
ηノ式近似による演薯袈置では、２ｎＸ２ｎ乗舞器と２
ｎビットの加お器に力｛；えて、シーケンサが必要であ
った。
従来例の演算袈置では、２０ビット×２ 語のＲＯＭが
必要であったが本発明の演算装置では、２０ビットｘ２
”ｍのｋＬｔ）Ｍと、ｎＸｎｋ’ットの栄算器と、２ｎ
ビットの加舞器だけでよい。
必要であったが本発明の演算装置では、２０ビットｘ２
”ｍのｋＬｔ）Ｍと、ｎＸｎｋ’ットの栄算器と、２ｎ
ビットの加舞器だけでよい。
Ｌ８１化する場合、ｎＸｎビットの末貢器の′＠積は、
２ ｎ Ｘ ２ ｎビットの乗算器の約１７４テアル。
２ ｎ Ｘ ２ ｎビットの乗算器の約１７４テアル。
ｔｉｔ、２” ＃のＲＯＭＨ、２ ｍＯｆ−ＬＯム▲
に比べてわずかの面積（ｎ＝１２のとき約９万分の１）
ですむ。
に比べてわずかの面積（ｎ＝１２のとき約９万分の１）
ですむ。
第１図，第２幽は本発明Ｏ第１むよび第２の火示すブロ
ック図である。 １１，２２，３１，３２，３４，３５，４１．４３・・
・レジスタ、１４．４２・・・凡０〜１、１７・・・乗
ｎ器、２ｌ・・・加勢器。
ック図である。 １１，２２，３１，３２，３４，３５，４１．４３・・
・レジスタ、１４．４２・・・凡０〜１、１７・・・乗
ｎ器、２ｌ・・・加勢器。
Claims (1)
- 計算機を用いて指数関数ｅ＾ｘを演算する指数関数演算
装置において、初期値ｘを上位桁Ｈと下位桁Ｌ（ｘ＝Ｈ
＋Ｌ）に分割するレジスタと、このレジスタから上位桁
Ｈを入力し予め計算されたｅ＾Ｈの値を出力する読出し
専用メモリと、このメモリの出力と前記レジスタの下位
桁Ｌの出力について乗算を行なう乗算器と、この乗算器
の出力値を前記メモリの値に加算する加算器とを備え、
前記乗算器で前記メモリのｅ＾Ｈ値と前記下位桁Ｌとを
乗算し、前記加算器によって前記乗算器出力値を前記メ
モリのｅ＾Ｈ値に加算することにより指数演算ｅ＾ｘを
行うことを特徴とする指数関数演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15765489A JPH0322025A (ja) | 1989-06-19 | 1989-06-19 | 指数関数演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15765489A JPH0322025A (ja) | 1989-06-19 | 1989-06-19 | 指数関数演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322025A true JPH0322025A (ja) | 1991-01-30 |
Family
ID=15654453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15765489A Pending JPH0322025A (ja) | 1989-06-19 | 1989-06-19 | 指数関数演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184258A (ja) * | 1990-10-22 | 1991-08-12 | Duracell Internatl Inc | 非水性化学電池用カソードの製造方法 |
| JP2023538200A (ja) * | 2020-08-24 | 2023-09-07 | ザイリンクス インコーポレイテッド | 双曲線関数を使用する指数関数の効率的なハードウェア実装形態 |
-
1989
- 1989-06-19 JP JP15765489A patent/JPH0322025A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03184258A (ja) * | 1990-10-22 | 1991-08-12 | Duracell Internatl Inc | 非水性化学電池用カソードの製造方法 |
| JP2023538200A (ja) * | 2020-08-24 | 2023-09-07 | ザイリンクス インコーポレイテッド | 双曲線関数を使用する指数関数の効率的なハードウェア実装形態 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5042001A (en) | Method and apparatus for performing mathematical functions using polynomial approximation and a rectangular aspect ratio multiplier | |
| US5245564A (en) | Apparatus for multiplying operands | |
| JPH08185309A (ja) | ４倍精度演算の実行方法 | |
| JPS6347874A (ja) | 算術演算装置 | |
| CN110515584A (zh) | 浮点计算方法及系统 | |
| JP4274633B2 (ja) | 累乗演算装置 | |
| JP4273071B2 (ja) | 除算・開平演算器 | |
| Teja et al. | FPGA implementation of low-area floating point multiplier using Vedic mathematics | |
| JPH0687218B2 (ja) | 浮動小数点数演算処理装置及び除数倍数生成装置 | |
| US6598065B1 (en) | Method for achieving correctly rounded quotients in algorithms based on fused multiply-accumulate without requiring the intermediate calculation of a correctly rounded reciprocal | |
| JPH0322025A (ja) | 指数関数演算装置 | |
| JPH04218831A (ja) | 除算装置 | |
| JP3660075B2 (ja) | 除算装置 | |
| US20230086090A1 (en) | Methods and Apparatus for Quotient Digit Recoding in a High-Performance Arithmetic Unit | |
| JPS5939774B2 (ja) | 指数関数の演算方式 | |
| Vázquez et al. | Implementation of the exponential function in a floating-point unit | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| JPH06105421B2 (ja) | 逆三角関数演算装置 | |
| Prasanna et al. | An efficient fused floating-point dot product unit using vedic mathematics | |
| KR20010067226A (ko) | 인터폴레이션 방법 및 장치 | |
| US20170199723A1 (en) | Circuitry and method for performing division | |
| JP2580413B2 (ja) | 乗算処理装置 | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JPH04314126A (ja) | 逆数発生装置 |