JPH0322035A - マイクロプロセッサの障害回避方式 - Google Patents
マイクロプロセッサの障害回避方式Info
- Publication number
- JPH0322035A JPH0322035A JP1155625A JP15562589A JPH0322035A JP H0322035 A JPH0322035 A JP H0322035A JP 1155625 A JP1155625 A JP 1155625A JP 15562589 A JP15562589 A JP 15562589A JP H0322035 A JPH0322035 A JP H0322035A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- check
- fault
- micro
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 101000625226 Homo sapiens Melanoregulin Proteins 0.000 description 1
- 102100024976 Melanoregulin Human genes 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はマイクロプロセッサ（ＬＳＩ）の固定障害の回
避方式に関するものであり、特にマイクロプロセッサに
内蔵されたマイクロプログラムの固定障害の回避方式に
関する。
避方式に関するものであり、特にマイクロプロセッサに
内蔵されたマイクロプログラムの固定障害の回避方式に
関する。
［従来の技術］
従来、マイクロプログラムを内蔵したマイクロプロセッ
サにおいては、マイクロプログラムに固定障害が発生し
ても、これを回避する為の手段を持っていなかった。
サにおいては、マイクロプログラムに固定障害が発生し
ても、これを回避する為の手段を持っていなかった。
［発明が解決しようとする課題］
この為に、一度固定障害が発生すると、システム運用中
であれば障害の発生したマイクロプログラムルーチンを
使用しないシステム構造に変更するか、ないしは、シス
テムの運用自体を中止しなくてはならない。また、評価
中に固定障害が発生すると、障害箇所から先のマイクロ
プログラムを動かすことが出来なくなるため、評価を進
めることが困難になってしまう。
であれば障害の発生したマイクロプログラムルーチンを
使用しないシステム構造に変更するか、ないしは、シス
テムの運用自体を中止しなくてはならない。また、評価
中に固定障害が発生すると、障害箇所から先のマイクロ
プログラムを動かすことが出来なくなるため、評価を進
めることが困難になってしまう。
この様に、従来のマイクロプロセッサのマイクロプログ
ラムに固定障害が発生すると、回避手段を持ち得ないた
め、固定障害を取り除くには、マイクロプログラムをリ
ワークするしか手段が無く、これにより長い期間を必要
とするため、システム運用や評価に多大な支障を与える
。
ラムに固定障害が発生すると、回避手段を持ち得ないた
め、固定障害を取り除くには、マイクロプログラムをリ
ワークするしか手段が無く、これにより長い期間を必要
とするため、システム運用や評価に多大な支障を与える
。
［課題を解決するための手段］
本発明によるマイクロプロセッサの障害回避方式は、マ
イクロプログラムを本体に内蔵するマイクロプロセッサ
において、該マイクロプログラムにより書き換えが可能
で、該マイクロプログラムの各エントリステップに対応
したチェックビットを有するチェックレジスタと、マイ
クロアドレスから該チェックレジスタ中の１ビットのチ
ェックビットを選択するチェックセレクタと、該チェッ
クセレクタにより選択されたチェックビットを一定期間
保持するチェックラッチと、前記マイクロプログラムに
より書き換えが可能で、該マイクロプログラムの１ステ
ップと同じビット幅を有する障害マイクロレジスタと、
該障害マイクロレジスタの出力とマイクロプログラムラ
ッチの出力とを人力し、前記チェックラッチの内容が有
効な時は前記障害マイクロレジスタの出力を選択し、無
効の時は前記マイクロプログラムラッチの出力を選択す
る障害マイクロセレクタとを有し、前記マイクロプログ
ラムに固定障害が発生した時に前記チェックレジスタの
該当するチェックビットを有効にし、また前記障害マイ
クロレジスタへ障害回避用マイクロプログラムを設定し
た後、該マイクロプロセッサを動作させ、障害箇所の属
するエントリアドレスのマイクロプログラムを実行する
時に、前記チェックビットを参照することにより、前記
障害マイ゛クロセレクタにて前記障害マイクロレジスタ
を選択し、障害発生したマイクロプログラムに代わって
、前記障害マイクロレジスタの内容を実行することによ
り、障害回避が可能となる様に構成したことを特徴とす
る。
イクロプログラムを本体に内蔵するマイクロプロセッサ
において、該マイクロプログラムにより書き換えが可能
で、該マイクロプログラムの各エントリステップに対応
したチェックビットを有するチェックレジスタと、マイ
クロアドレスから該チェックレジスタ中の１ビットのチ
ェックビットを選択するチェックセレクタと、該チェッ
クセレクタにより選択されたチェックビットを一定期間
保持するチェックラッチと、前記マイクロプログラムに
より書き換えが可能で、該マイクロプログラムの１ステ
ップと同じビット幅を有する障害マイクロレジスタと、
該障害マイクロレジスタの出力とマイクロプログラムラ
ッチの出力とを人力し、前記チェックラッチの内容が有
効な時は前記障害マイクロレジスタの出力を選択し、無
効の時は前記マイクロプログラムラッチの出力を選択す
る障害マイクロセレクタとを有し、前記マイクロプログ
ラムに固定障害が発生した時に前記チェックレジスタの
該当するチェックビットを有効にし、また前記障害マイ
クロレジスタへ障害回避用マイクロプログラムを設定し
た後、該マイクロプロセッサを動作させ、障害箇所の属
するエントリアドレスのマイクロプログラムを実行する
時に、前記チェックビットを参照することにより、前記
障害マイ゛クロセレクタにて前記障害マイクロレジスタ
を選択し、障害発生したマイクロプログラムに代わって
、前記障害マイクロレジスタの内容を実行することによ
り、障害回避が可能となる様に構成したことを特徴とす
る。
［実施例コ
次に、本発明について図面を用いて説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。チェックレジスタ１は、マイクロプログラムＲＯＭ
７のエントリステップ数と等しいビット数を持ったレジ
スタであり、チェックレジスタ１を読み出し書き込みを
行うためのデータパスとして用いるＭＢＵＳ４２のデー
タ長、例えば３２ビット幅であれば、３２ビット長のレ
ジスタＸｎ本で構成される。ここで、エントリステップ
とは、３２ステップ毎の先頭ステップを指し、マイクロ
プログラムの実行開始ステップを指す。チェックレジス
タコントローラ２は、マイクロプログラムから指定され
るディストネーションレジスタを指すＭＤ−ｂｕｓ３９
又はソースレジスタを指ｔ Ｍ Ｓ − ｂ ｕ ｓ
４ ０により指定されたチェックレジスタＣ Ｈ Ｋ
Ｒ Ｏ 〜Ｃ Ｈ Ｋ Ｒ （ ｎ − １ ）に対し
、ＭＢＵＳ４２からの読み出し書き込みを制御するもの
である。チェックレジスタの各ビットは、チェックセレ
クタ３に人力され、マイクロアドレス（ＭＡ）３４のう
ち上位１１ビットにより選択された１ビットがチェック
ラッチ回路４で保持されて、ＦＡＩＬ信号２４として障
害マイクロセレクタ５に入力される。
る。チェックレジスタ１は、マイクロプログラムＲＯＭ
７のエントリステップ数と等しいビット数を持ったレジ
スタであり、チェックレジスタ１を読み出し書き込みを
行うためのデータパスとして用いるＭＢＵＳ４２のデー
タ長、例えば３２ビット幅であれば、３２ビット長のレ
ジスタＸｎ本で構成される。ここで、エントリステップ
とは、３２ステップ毎の先頭ステップを指し、マイクロ
プログラムの実行開始ステップを指す。チェックレジス
タコントローラ２は、マイクロプログラムから指定され
るディストネーションレジスタを指すＭＤ−ｂｕｓ３９
又はソースレジスタを指ｔ Ｍ Ｓ − ｂ ｕ ｓ
４ ０により指定されたチェックレジスタＣ Ｈ Ｋ
Ｒ Ｏ 〜Ｃ Ｈ Ｋ Ｒ （ ｎ − １ ）に対し
、ＭＢＵＳ４２からの読み出し書き込みを制御するもの
である。チェックレジスタの各ビットは、チェックセレ
クタ３に人力され、マイクロアドレス（ＭＡ）３４のう
ち上位１１ビットにより選択された１ビットがチェック
ラッチ回路４で保持されて、ＦＡＩＬ信号２４として障
害マイクロセレクタ５に入力される。
障害マイクロセレクタ５には、この他にマイクロアドレ
ス（ＭＡ）３４に対応したマイクロブロダラムの１ステ
ップをラッチした信号３６と、障害マイクロレジスタ１
２が入力される。障害マイクロセレクタ５は、ＦＡＩＬ
信号２４− ’０’の時、ＭＬＣＨ信号３６をデータラ
イン２７に出力し、ＦＡＩＬ信号２４■“１”の時、Ｆ
ＭＲＥＧの内容をデータライン２７に出力する。
ス（ＭＡ）３４に対応したマイクロブロダラムの１ステ
ップをラッチした信号３６と、障害マイクロレジスタ１
２が入力される。障害マイクロセレクタ５は、ＦＡＩＬ
信号２４− ’０’の時、ＭＬＣＨ信号３６をデータラ
イン２７に出力し、ＦＡＩＬ信号２４■“１”の時、Ｆ
ＭＲＥＧの内容をデータライン２７に出力する。
バッファ（ＢＵＦＦＥＲ）１１は、データライン２７に
出力されたマイクロプログラムを１クロック間保持し、
ＭＤバス２６を通して本マイクロプロセッサの各所へ分
配される。
出力されたマイクロプログラムを１クロック間保持し、
ＭＤバス２６を通して本マイクロプロセッサの各所へ分
配される。
ブリデコーダ（ＰＲＥＤＥＣＯＤＥ）１０は、データラ
イン２７の内容をデコードし、本マイクロプロセッサを
制御する制御信号２５，３７．３８を生成する。
イン２７の内容をデコードし、本マイクロプロセッサを
制御する制御信号２５，３７．３８を生成する。
マイクロアドレスコントローラ（ＭＡＲＣＮＴ）６はマ
イクロプログラムの実行毎に次ぎに実行すべきマイクロ
プログラムのマイクロアドレスを生成し、アドレスライ
ン３４を用いてマイクロプログラムＲＯＭ （ＭＲＯＭ
）７とＲＯＭセレクタ（ＭＳＥＬ）８の入力となり、Ｍ
ＲＯＭ７中の１ステップを選択する。
イクロプログラムの実行毎に次ぎに実行すべきマイクロ
プログラムのマイクロアドレスを生成し、アドレスライ
ン３４を用いてマイクロプログラムＲＯＭ （ＭＲＯＭ
）７とＲＯＭセレクタ（ＭＳＥＬ）８の入力となり、Ｍ
ＲＯＭ７中の１ステップを選択する。
さて、固定障害が無く、正常動作を行う時は、チェック
レジスタ１は全て“０゜となっており、これによってＭ
ＳＴＢ２ｇによりチェックラッチ回路４から出力される
ＦＡＩＬ信号２４は常に“Ｏ゛となる。障害マイクロセ
レクタ５は、結局、マイクロラッチ９からの出力を常に
プリコーダ１０やバッファ１１に送ることにより、ＭＲ
ＯＭ７中のマイクロプログラムを逐次実行して行き、正
常動作を行う。
レジスタ１は全て“０゜となっており、これによってＭ
ＳＴＢ２ｇによりチェックラッチ回路４から出力される
ＦＡＩＬ信号２４は常に“Ｏ゛となる。障害マイクロセ
レクタ５は、結局、マイクロラッチ９からの出力を常に
プリコーダ１０やバッファ１１に送ることにより、ＭＲ
ＯＭ７中のマイクロプログラムを逐次実行して行き、正
常動作を行う。
次ぎに、固定障害が発生した時の動作を示す。
今、マイクロプログラムのａｃｏｓ番地で固定障害が発
生したとする。この時、マイクロプログラムの初期化ル
ーチン又はソフトウェアの初期化ルーチンから、ＭＢＵ
Ｓ４２を経由してチェックレジスタ１のＣＨＫＲ３のビ
ット０に“ｌ“をセットする。また、障害マイクロレジ
スタ１２には、同様の手段によって、ＯＣＯ８番地のエ
ントリアドレスであるＯＣ００番地で実行すべき障害回
避用マイクロプログラムをセットする。
生したとする。この時、マイクロプログラムの初期化ル
ーチン又はソフトウェアの初期化ルーチンから、ＭＢＵ
Ｓ４２を経由してチェックレジスタ１のＣＨＫＲ３のビ
ット０に“ｌ“をセットする。また、障害マイクロレジ
スタ１２には、同様の手段によって、ＯＣＯ８番地のエ
ントリアドレスであるＯＣ００番地で実行すべき障害回
避用マイクロプログラムをセットする。
システムの立上げ後に、マイクロプログラムのｏｃｏｏ
番地を実行しようとするとき、先ず、ＭＡ−ＯＣＯＯと
なりＭＲＯＭ７からＯＣ００番地のマイクロプログラム
が選択される。それと同時に、チェックセレクタ３では
、第２図に示す様に、ＣＨＫＲ３のビットＯが選択され
、現在実行中のマイクロプログラム（例えば、マイクロ
アドレスＦＦ番地）の実行が終了すると、ＭＳＴＢ２８
が働いて、ＭＬＣＨ９とＣＨＫＬＣＨ４にＯＣＯＯ番地
のマイクロプログラムとチェックビットがラッチされる
。ＣＨＫＬＣＨ４にラッチされたチェックビットは“１
”になっているため、障害マイクロセレクタ５はＦＭＲ
ＥＧ１２の内容を選択し、ＦＭＲＥＧ１２にセットされ
ている障害回避用マイクロプログラムをプリデコーダ１
０とバッファ１１に出力する。プリデコーダ１０及びバ
ッファ１１は、この障害回避用マイクロプログラムをあ
たかも正常なマイクロプログラムであるかのように判断
して動作する。
番地を実行しようとするとき、先ず、ＭＡ−ＯＣＯＯと
なりＭＲＯＭ７からＯＣ００番地のマイクロプログラム
が選択される。それと同時に、チェックセレクタ３では
、第２図に示す様に、ＣＨＫＲ３のビットＯが選択され
、現在実行中のマイクロプログラム（例えば、マイクロ
アドレスＦＦ番地）の実行が終了すると、ＭＳＴＢ２８
が働いて、ＭＬＣＨ９とＣＨＫＬＣＨ４にＯＣＯＯ番地
のマイクロプログラムとチェックビットがラッチされる
。ＣＨＫＬＣＨ４にラッチされたチェックビットは“１
”になっているため、障害マイクロセレクタ５はＦＭＲ
ＥＧ１２の内容を選択し、ＦＭＲＥＧ１２にセットされ
ている障害回避用マイクロプログラムをプリデコーダ１
０とバッファ１１に出力する。プリデコーダ１０及びバ
ッファ１１は、この障害回避用マイクロプログラムをあ
たかも正常なマイクロプログラムであるかのように判断
して動作する。
ここで、障害回避用マイクロプログラムとして、障害処
理ルーチンへの分岐命令を指定することにより、プログ
ラムシーケンスを変えることが可能である。
理ルーチンへの分岐命令を指定することにより、プログ
ラムシーケンスを変えることが可能である。
この様にして、固定障害の発生したマイクロプログラム
ステップを障害マイクロレジスタ中のマイクロプログラ
ムステップで差し換えることにより、固定障害の回避処
理を行うことが出来る。
ステップを障害マイクロレジスタ中のマイクロプログラ
ムステップで差し換えることにより、固定障害の回避処
理を行うことが出来る。
［発明の効果］
以上説明したように本発明は、マイクロプログラムの固
定障害が発生すると、このマイクロプログラムステップ
を障害マイクロレジスタ中にセットしたのマイクロプロ
グラムステップで差し換えることにより、マイクロプロ
グラムの固定障害を回避することが出来、本マイクロプ
ロセッサを用いたシステムの運用や本マイクロプロセッ
サの評価を支障なく続行出来るという効果がある。
定障害が発生すると、このマイクロプログラムステップ
を障害マイクロレジスタ中にセットしたのマイクロプロ
グラムステップで差し換えることにより、マイクロプロ
グラムの固定障害を回避することが出来、本マイクロプ
ロセッサを用いたシステムの運用や本マイクロプロセッ
サの評価を支障なく続行出来るという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図はチェックセレクタの動作を示す真理値表である。 １・・・チェックレジスタ、２・・・チェックレジスタ
コントローラ、３・・・チェックセレクタ、４・・・チ
ェックラッチ、５・・・障害マイクロセレクタ、６・・
・マイクロアドレスコントローラ、７・・・マイクロＲ
ＯＭ，８・・・マイクロＲＯＭセレクタ、９・・・マイ
クロＲＯＭラッチ、１０・・・ブリデコーダ、１１・・
・マイクロバッファ、１２・・・障害マイクロレジスタ
。 Ｘ ００６０ ０３ＥＯ ０４００ ｕ−７ヱーＱ−一一 ０８００ ｏｃｏｏ ＯＥＯＯ ＣＨＫＲ３（０） ＣＨＫＲ４（０） １０００
２図はチェックセレクタの動作を示す真理値表である。 １・・・チェックレジスタ、２・・・チェックレジスタ
コントローラ、３・・・チェックセレクタ、４・・・チ
ェックラッチ、５・・・障害マイクロセレクタ、６・・
・マイクロアドレスコントローラ、７・・・マイクロＲ
ＯＭ，８・・・マイクロＲＯＭセレクタ、９・・・マイ
クロＲＯＭラッチ、１０・・・ブリデコーダ、１１・・
・マイクロバッファ、１２・・・障害マイクロレジスタ
。 Ｘ ００６０ ０３ＥＯ ０４００ ｕ−７ヱーＱ−一一 ０８００ ｏｃｏｏ ＯＥＯＯ ＣＨＫＲ３（０） ＣＨＫＲ４（０） １０００
Claims (1)
- 【特許請求の範囲】 １、マイクロプログラムを本体に内蔵するマイクロプロ
セッサにおいて、該マイクロプログラムにより書き換え
が可能で、該マイクロプログラムの各エントリステップ
に対応したチェックビットを有するチェックレジスタと
、マイクロアドレスから該チェックレジスタ中の１ビッ
トのチェックビットを選択するチェックセレクタと、該
チェックセレクタにより選択されたチェックビットを一
定期間保持するチェックラッチと、前記マイクロプログ
ラムにより書き換えが可能で、該マイクロプログラムの
１ステップと同じビット幅を有する障害マイクロレジス
タと、該障害マイクロレジスタの出力とマイクロプログ
ラムラッチの出力とを入力し、前記チェックラッチの内
容が有効な時は前記障害マイクロレジスタの出力を選択
し、無効の時は前記マイクロプログラムラッチの出力を
選択する障害マイクロセレクタとを有し、 前記マイクロプログラムに固定障害が発生した時に前記
チェックレジスタの該当するチェックビットを有効にし
、また前記障害マイクロレジスタへ障害回避用マイクロ
プログラムを設定した後、該マイクロプロセッサを動作
させ、障害箇所の属するエントリアドレスのマイクロプ
ログラムを実行する時に、前記チェックビットを参照す
ることにより、前記障害マイクロセレクタにて前記障害
マイクロレジスタを選択し、障害発生したマイクロプロ
グラムに代わって、前記障害マイクロレジスタの内容を
実行することにより、障害回避が可能となる様に構成し
たことを特徴とするマイクロプロセッサの障害回避方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155625A JPH0322035A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサの障害回避方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155625A JPH0322035A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサの障害回避方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322035A true JPH0322035A (ja) | 1991-01-30 |
Family
ID=15610095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155625A Pending JPH0322035A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサの障害回避方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12005619B2 (en) | 2019-04-11 | 2024-06-11 | Canon Virginia, Inc. | Injection molding system with conveyor devices to insert or eject molds |
-
1989
- 1989-06-20 JP JP1155625A patent/JPH0322035A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12005619B2 (en) | 2019-04-11 | 2024-06-11 | Canon Virginia, Inc. | Injection molding system with conveyor devices to insert or eject molds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002604B1 (ko) | 제어기억장치를 갖는 정보처리장치내의 에러회복 장치 및 방법. | |
| US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
| US5129079A (en) | Computer system having subinstruction surveillance capability | |
| JPH0322035A (ja) | マイクロプロセッサの障害回避方式 | |
| JPH0830971B2 (ja) | プログラマブルコントローラ | |
| JPH05257681A (ja) | マイクロプログラム制御装置群 | |
| JPH0320830A (ja) | マイクロプロセッサの障害回避方式 | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| JPH02178739A (ja) | マイクロプロセッサの障害回避方式 | |
| JPH0298746A (ja) | マイクロプロセッサの障害回避方式 | |
| US6662296B1 (en) | Method and system for testing millicode branch points | |
| JPS6221131B2 (ja) | ||
| JPH04274520A (ja) | マイクロプログラム制御装置 | |
| JPS5878233A (ja) | マイクロプログラム制御装置 | |
| JP2007213415A (ja) | メモリ装置 | |
| JP2729126B2 (ja) | デバッグ・システムのアドレス・トレース回路 | |
| JPH01162944A (ja) | 自己診断方式 | |
| JPS62182929A (ja) | マイクロ命令訂正回路 | |
| WO1993025967A1 (fr) | Systeme d'aide a la suppression des erreurs de programmation dans un microprocesseur a circuit integre | |
| JPH01191948A (ja) | 診断制御装置 | |
| JPS6039243A (ja) | 障害検出方式 | |
| JPS62272327A (ja) | マイクロプログラム制御装置 | |
| JPS61231633A (ja) | マイクロプロセツサ | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH0214729B2 (ja) |