JPH0322060B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、大略、半導体装置用のパツケージの
構成及び製造に関するものである。更に詳細に
は、本発明は、パツケージ内の高周波数信号劣化
を減少させる為に、改良した接地面、向上させた
リード間分離、及び改良したリードインピーダン
スを持つたセラミツク半導体装置パツケージに関
するものである。

従来技術 シリコンバイポーラ装置の設計及び製造におけ
る最近の進歩は、ナノ秒以下のゲート遅延を与
え、ギガヘルツ範囲における動作周波数を発生さ
せている。然し乍ら、この様な高周波数装置のパ
ツケージングは問題があるものと思われる。パツ
ケージングは全体的なチツプ毎の通信システムの
一部のみであるが、パツケージレベルでの信号劣
化は、屡々、全体的なシステムにおける劣化の不
釣合な割合を占めている。

信号劣化は、多様な要因から発生することが可
能である。例えば、(1)信号ラインインピーダンス
における変動があり、それはノイズの主要発生源
である信号反射を発生させる。(2)内部パツケージ
伝送ラインにおける抵抗性損失があり、それは信
号減衰を発生させる。(3)隣接する信号伝送ライン
間の容量性結合があり、それはノイズの別の主要
発生源であるクロストークを発生させる。(4)特に
電源及び接地接続部における誘導性結合があり、
それは種々の信号間の波形劣化及びクロストーク
を発生させる。

上にリストした劣化要因の幾つか又は全てを最
小とさせる半導体パツケージを提供することが所
望される。特に、信号伝送ラインインピーダンス
における変動を最小とし、信号伝送ラインにおけ
る抵抗性損失を最小とし、隣接する信号伝送ライ
ン間の容量性結合を減少させ、且つ電源及び／又
は接地接続部における誘導性結合を減少させるこ
とが望ましい。

Gilbert et al.の米国特許第4551746号は、ビア
即ち貫通導体及びメタライズした鋸歯状部によつ
て、メタライズしたダイ取り付けパツドをメタリ
ゼーシヨン区域へ接続させたセラミツク半導体パ
ツケージを開示している。Schaperの（1981）国
際パツケージングソサエテイの第１回年次会議の
プロシーデイングズ、クリーブランド、オハイ
オ、11月９−10日、pp.38−42、は高周波数半導
体装置において発生することのあるインダクタン
スの問題を記載している（特に、Ｖ節参照）。
本願出願人へ譲渡されている米国特許庁へ係属中
の米国特許出願第557119号は、リードフレームと
分離した接地面上に装着した半導体装置を持つた
低誘導性インピーダンスデユアルインラインパツ
ケージを記載している。該接地面は装置の接地部
へ接続されている。

目 的 本発明は、以上の点に鑑みなされたものであつ
て、上述した如き従来技術の欠点を解消し、シリ
コンエミツタ結合型論理（ECL）及び電流モー
ド論理（CML）装置及びギガヘルツ範囲におけ
る動作周波数を持つた種々のガリウム砒素装置の
如き高周波数装置に使用するのに特に適した改良
型セラミツク半導体装置パツケージを提供するこ
とを目的とする。

構 成 本パツケージは、平行で離隔された接地面を有
しており、それらは高度に連続的で且つ一様な接
地、即ち主要交流帰還経路、を与えている。この
様な接地は誘導性結合を減少させ、且つ、信号伝
送ラインの近傍に適切に位置させた場合には、こ
の様な伝送ラインにおけるインピーダンス変動を
減少させ且つ信号反射から発生するノイズを低下
させる。

本発明の例示的な実施例において、半導体装置
パツケージは、両側の面上に形成した接地面を持
つたベースを有する多層セラミツクパツケージで
ある。該接地面は、通常、該ベースの周辺部の周
りに形成した複数個の導体によつて電気的に相互
接続されている。該半導体装置は、好適には、該
面の一方の中に形成した空洞内に装着され、従つ
て、それは以後内部接地面として言及する接地面
の第１のものによつて囲繞されている。セラミツ
クスペーシング（間隔）層が該内部接地面上に形
成されており、且つ複数個の信号伝送ラインが該
間隔層上に形成されている。該信号伝送ラインの
内側端部は該空洞の周辺部の周りで終端してお
り、一方該ラインの他端は該パツケージの外側周
辺部へ延在している。

特に好適な実施例においては、半導体装置は、
該装置の周辺部の周りに配設した複数個の信号ボ
ンデイングパツドを有している。該ボンデイング
パツドを取り囲んで接地リングが設けられてお
り、且つ該接地リングは、典型的に、隣接するボ
ンデイングパツド間を突出する延長部を有してい
る。該信号伝送ラインの内側端部は、典型的には
ワイヤボンデイング又はテープボンデイングによ
つて、ボンデイングパツドへ接続されており、且
つ該半導体装置上の接地リングから該内部接地面
の露出部分へ接地接続がなされ、該信号接続と接
地接続とは交互に設けられている。この様な構成
は、クロストークを最小とさせる為に、該信号ラ
インの接地シールドを最大とさせている。

その結果得られるパツケージは、従来の態様
で、１つ又はそれ以上の付加的なセラミツク又は
その他の層によつて完成される。該パツケージ
を、典型的にはプリント回路基板である従来の基
板上に装着させ、該ベース上の第２（外部）接地
面を該プリント回路基板上の適宜の接地接続部へ
取付ける。

実施例 以下、添付の図面を参考に、本願発明の具体的
実施の態様に付いて詳細に説明する。

第１図を参照すると、本発明の原理に基づいて
構成された半導体装置パツケージ１０は、セラミ
ツクベース１２と、セラミツクスペーシング（間
隔）層１４と、セラミツク分離層１６とを有して
いる。セラミツクベース１２は、上部面２０のほ
ど中央に形成した空洞１８を有している。内部接
地面２２がセラミツクベース１２の上部表面２０
上に形成されており、且つ、大略、空洞１８の周
辺部からベース１２の外側周辺部へ延在してい
る。好適には、内部接地面２２は、短絡を発生さ
せる可能性のある該接地部の外部への露出を回避
する為に、該周辺部から内側へ離隔されている。
複数個信号伝送ライン２４がセラミツク間隔層１
４上に形成されており、且つ、大略、空洞１８か
らパツケージ１０の外側周辺部へ延在し、そこ
で、図示した如くに、下方へ延在する。伝送ライ
ン２４の外側露出端部２５は、プリント回路基板
又はその他の基板へ接続する為に使用され、一
方、更に詳細に後述する如く、該内側端部は半導
体装置３０上のコンタクトパツドへ接続される。

パツケージ１０の構成は、分離セラミツク層１
６上に形成した封止用セラミツク層３２、及びパ
ツケージ封止を完成する被覆用層３４及び３６で
完成される。

本発明の半導体パツケージ１０は、分離層１６
を除いて、従来のセラミツク製造技術によつて製
造される。典型的にはアルミナであるセラミツク
物質からなるシートを、セラミツク粉末の分散又
はスラリーを適宜の溶媒中でキヤステイングさせ
ることによつて用意し、所望の厚さを持つた薄い
シートとさせる。乾燥させた後に、伝送ライン２
４を、典型的にタングステンインクを使用して、
間隔層の上部上にスクリーン形成させ、且つ該シ
ートを所定の寸法へ切断する。次いで、空洞１８
を画定する孔を刻設する。好適には、ベース１２
は約15乃至25ミルの厚さとし、且つ別々の層１２
ａ及び１２ｂから形成することが可能である。上
部層１２ｂのみを介して孔をパンチングによつて
形成させる。ベース１２ｂの上部上に接地面２２
を形成した後（後述する如く）、該セラミツクシ
ートをプレスラミネート即ち押圧ラミネート化さ
せ、且つその構成体全体を、典型的に1500℃以上
の高温で焼成して、モノリシツクな焼結構成体を
形成することが可能である。

該ラミネート化構成体を焼結させた後に、該伝
送ライン２４の露出端部及び接地面２２の露出表
面はリード取り付けの為の準備をせねばならな
い。典型的に、該メタル表面は、ボンデイング特
性を改善し且つ酸化に対して保護する為に、金で
鍍金されている。

分離層１６は、好適には、低誘電率（ε₁／ε₂）
物質で典型的には約７以下の誘電率を持つてお
り、更に好適には約５以下の誘電率を持つている
物質である。このことは、約9.5という比較的高
い誘電率を持つたセラミツクパツケージング技術
において使用される従来のアルミナセラミツクス
と比較される。適宜のセラミツク物質は、酸化ベ
リリウム及び特別に形成した低誘電率アルミナを
有している。

該誘電性物質の厚さは特に臨界的なものではな
く、所望の分離を与えるべく選択され、通常約５
乃至30ミルの範囲内であり、更に通常には約25ミ
ルである。封止用セラミツク層３２は、典型的
に、約５ミルの厚さであり、一方被覆層３４及び
３６は約２０ミルの厚さである。

第２図を参照すると、伝送ライン２４が、空洞
１８の近接部からパツケージ１０の外側周辺部へ
外側へ延在している。外側端部において、伝送ラ
イン２４が垂直コンタクト部材６０へ合流され
る。コンタクト部材６０はパツケージ１０の側部
に沿つて下方向へ延在し且つ該パツケージの底部
と同一面状の面に沿つて該パツケージから外側へ
突出してコンタクト部材２５を形成する。コンタ
クト部材２５は、前述した如く、プリント回路基
板等の従来の基板へ接続させることが可能であ
る。外部接地面２６がベース１２の底部上に形成
されており、且つそれと内部接地面の両方が、タ
ングステンメタリゼーシヨン等の従来の方法によ
つて形成される。

次に第３図を参照すると、伝送ライン２４及び
内部接地面２２への半導体３０の接続に付いて説
明する。半導体装置３０は、周辺部の周りに形成
した複数個の信号ボンデイングパツド４２を持つ
た活性表面４０を有している。接地リング４４が
ボンデイングパツド４２を取り込んでおり且つ隣
接するボンデイングパツド４２の間に突出する延
長部４６を有している。ボンデイングパツド４２
と伝送ライン２４の内側端部との間に複数個のボ
ンデイング要素４８が形成されている。ボンデイ
ング要素４８は、典型的にワイアボンデイングか
テープボンデイングである任意の従来の技術によ
つて形成することが可能であり、好適にはテープ
ボンデイングを使用する。何故ならば、テープボ
ンデイングでは、抵抗及びインダクタンスを減少
させ、且つ信号損失を低下させる。付加的なボン
デイング要素５０は、内部接地面の露出部分への
接地リング４４の延長部４６から形成されてい
る。該露出部分は、第１図及び第２図に最も良く
示した如く、間隔層１４のセツトバツクから派生
している。上に説明した如くに接地リード及び信
号リードのボンデイングの結果、信号リード４８
は接地リード５０と交互に離隔されて、信号リー
ドのシールデイングを最大とさせて、該リード間
のクロストークを制限する。

第４図及び第５図に最も良く示した如く、内部
接地面２２及び外部接地面２６は、複数個の周辺
導体６２によつて電気的に相互接続されている。
該導体６２は、ベース１２の外側周辺部の周りに
等間隔に離隔された垂直なチヤンネル（鋸歯状形
状）６４内に形成されている。導体６２はチヤン
ネル６４内に付着させたメタル層を有しており、
且つ一端部が内部接地面２２へ接続され且つ他端
部が外部接地面２６へ接続される。通常、該メタ
ルは接地面２２及び２６と同一であり、且つ伝送
ライン２４及び外側コンタクト部材６０と少なく
とも同数の導体６２を設ける。この様に、外側コ
ンタクト部材６０を隣接する周辺導体６２間に位
置させることが可能であり、それは、基準電位に
維持されるので、該コンタクト部材を互いにシー
ルドすべく作用する。更に、複数個の周辺導体６
２が接地面２２及び２６上の全ての点での接地の
一様性を確保することに貢献する。

以上、本発明の具体的実施の態様に付いて詳細
に説明したが、本発明はこれら具体例にのみ限定
されるべきものでは無く、本発明の技術的範囲を
逸脱すること無しに種々の変形が可能であること
は勿論である。

【図面の簡単な説明】

第１図は本発明の原理に基づいて構成されたセ
ラミツク半導体パツケージの一部破断斜視図、第
２図は第１図のパツケージの縦断断面図、第３図
は半導体装置からパツケージ伝送ライン及び接地
面への交互の信号及び接地接続部を示した第１図
のパツケージの一部の詳細を示した拡大斜視図、
第４図は離隔した接地面を接続させる周辺導体を
示した一部詳細断面図、第５図は第４図の５−５
線に沿つて取つた一部破断詳細図、である。 （符号の説明）、１０：パツケージ、１２：ベ
ース、１４：間隔層、１６：分離層、１８：空
洞、２２：内部接地面、２４：信号伝送ライン、
３０：半導体装置。

Claims (1)

1. 【特許請求の範囲】 １ セラミツク半導体パツケージにおいて、平行
   な第１面と第２面及び周辺端部を持つており前記
   第１面が半導体装置を取付ける為の空洞を具備し
   ているセラミツクベース、前記第１面上に形成さ
   れており且つ前記空洞から前記周辺端部へ実質的
   に平面状に延在する内部接地面、前記第２面上に
   形成されており且つ実質的にその全面積を被覆す
   る外部接地面、前記周辺端部上に配設されており
   前記内部接地面と外部接地面とを全周にわたり複
   数個の点で電気的に接続する複数個の周辺導体、
   前記セラミツクベースの前記第１面上の前記内部
   接地面上に形成したセラミツク間隔層、前記セラ
   ミツク間隔層上に形成された複数個の信号伝送ラ
   イン、を有しており、前記半導体装置が実質的に
   前記内部接地面と外部接地面と周辺導体とによつ
   て画定される空間内に位置されることを特徴とす
   るセラミツク半導体パツケージ。 ２ 特許請求の範囲第１項において、前記空洞内
   に配設される半導体装置が被覆層により被覆され
   ることを特徴とするセラミツク半導体パツケー
   ジ。 ３ 特許請求の範囲第１項において、前記セラミ
   ツク間隔層上にセラミツク分離層が形成されてい
   ることを特徴とするセラミツク半導体パツケー
   ジ。 ４ 特許請求の範囲第３項において、前記周辺導
   体は前記平行な面の間に延在するチヤンネル内に
   凹設されていることを特徴とするセラミツク半導
   体パツケージ。 ５ セラミツクベースと、前記ベースに装着した
   半導体装置と、前記半導体装置を包囲する前記ベ
   ース上の複数個のセラミツク層と、隣接するセラ
   ミツク層間において且つ前記半導体装置近傍から
   本パツケージの周辺部へ延在する面内に設けられ
   た複数個の導体とを有するタイプの改良型半導体
   パツケージにおいて、前記導体面と平行な前記ベ
   ースの第１の表面上に形成された内部接地面、前
   記導体面に平行な前記ベースの第２表面上に形成
   した外部接地面、前記ベースの周辺端部上に配設
   されており前記内部接地面と外部接地面とを全周
   にわたり複数個の点で電気的に接続する複数個の
   周辺導体、前記ベースの周辺部又はその近傍にお
   いて前記内部接地面を前記半導体装置上の接地部
   へ電気的に接続させる手段、を有しており、前記
   半導体装置が実質的に前記内部接地面と外部接地
   面と周辺導体とによつて画定される空間内に位置
   されることを特徴とする改良型半導体パツケー
   ジ。 ６ 特許請求の範囲第５項において、前記半導体
   装置はその上部表面の周りに形成された接地リン
   グを有しており、且つ前記接地リングは前記内部
   接地面へ電気的に接続されていることを特徴とす
   る改良型半導体パツケージ。 ７ 特許請求の範囲第６項において、前記半導体
   装置上の前記接地リングは、前記半導体装置の周
   辺部の周りに離隔されている複数個のボンデイン
   グ部材によつて前記パツケージの内部接地面へ接
   続されていることを特徴とする改良型半導体パツ
   ケージ。 ８ 特許請求の範囲第７項において、前記半導体
   装置上の信号接続パツドがボンデイング部材によ
   つて隣接するセラミツク層間の前記導体へ接続さ
   れており、且つ前記信号ボンデイング部材及び接
   地ボンデイング部材が交互にされて接地接続にお
   ける一様性を改善すると共に隣接する信号ボンデ
   イング部材間の結合を減少させていることを特徴
   とする改良型半導体パツケージ。 ９ 特許請求の範囲第８項において、前記ボンデ
   イング部材はワイヤボンデイングであることを特
   徴とする改良型半導体パツケージ。 １０ 特許請求の範囲第８項において、前記ボン
   デイング部材はテープボンドであることを特徴と
   する改良型半導体パツケージ。 １１ 特許請求の範囲第５項において、前記半導
   体装置は前記ベースの前記第１の表面内に形成し
   た空洞内に装着されており、従つて前記半導体装
   置の上部表面は前記ベースの第１の表面と実質的
   に同一の面内に位置されることを特徴とする改良
   型半導体パツケージ。 １２ 特許請求の範囲第５項において、前記半導
   体装置上の信号接続パツドがワイヤボンドによつ
   て隣接するセラミツク層間の導体へ接続されてい
   ることを特徴とする改良型半導体パツケージ。 １３ 特許請求の範囲第５項において、前記半導
   体装置上の信号接続パツドがテープボンドによつ
   て隣接するセラミツク層間の導体へ接続されてい
   ることを特徴とする改良型半導体パツケージ。 １４ 特許請求の範囲第５項において、前記セラ
   ミツクベースの周辺部は前記第１及び第２の面の
   間に延在するチヤンネルを有しており、且つ前記
   周辺導体は前記チヤンネル内に凹設されているこ
   とを特徴とする改良型半導体パツケージ。 １５ 特許請求の範囲第１４項において、前記導
   体が前記ベースの周辺部において終端接続部を有
   していることを特徴とする改良型半導体パツケー
   ジ。 １６ 特許請求の範囲第１５項において、前記終
   端接続部は、隣接する離隔した導体間に位置され
   ていることを特徴とする改良型半導体パツケー
   ジ。