JPH0322112B2

JPH0322112B2 -

Info

Publication number: JPH0322112B2
Application number: JP59235949A
Authority: JP
Inventors: Sakae Ookubo; Naoki Takegawa; Tooru Yasuda; Tooru Amano
Original assignee: Nippon Telegraph and Telephone Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp; NTT Inc
Priority date: 1984-11-10
Filing date: 1984-11-10
Publication date: 1991-03-26
Also published as: JPS61116443A

Description

【発明の詳細な説明】（発明の属する分野）本発明は、“０”，“１”のビツトシーケンスか
らなるデイジタルデータを伝送するデイジタルデ
ータ伝送方式において、入力のビツトシーケンス
に限定が必要な伝送路を用いる場合に、確実かつ
簡易に伝送を行うことのできるデイジタルデータ
伝送用スタツフビツト挿入方式に関するものであ
る。

（従来の技術）従来、“０”，“１”のビツトシーケンスからな
るデイジタルデータを伝送するデイジタル伝送路
においては、伝送するビツトシーケンスの生起列
に全く制限が無く、どのような“０”，“１”シー
ケンスでも伝送できる伝送路（以下、BSIを確保
した伝送路という。：BSIはBit Sequence
Independant）と、或る特定の“０”，“１”のビ
ツトシーケンスについては、正しい伝送を保証し
ない伝送路（以下、BSIが確保されていない伝送
路という）とがある。

BSIが確保されていない伝送路では、伝送する
ビツトシーケンスの中から、データの同期信号な
どを抽出しており、そのため“０”や“１”が長
く連続すると同期を抽出できなくなる。そのた
め、例えば、伝送したいビツトシーケンスに
“０”の連続生起が15個以下、どの24ビツトのシ
ーケンスの中にも３個以上の“１”があることを
条件としている。

このようなBSIの確保されていない伝送路でビ
ツトシーケンスに制限がつけられていないデータ
を伝送する方法にスタツフを行う方法がある。こ
れは、入力ビツトシーケンスを一定の長さのブロ
ツクに区分し、区分したブロツクの中のビツトシ
ーケンスの中に上記の条件、すなわち“０”の連
続を制約する零連制約条件を満足してないシーケ
ンスが生起したとき（以後、「バイオレーシヨン
が生起したとき」という）、入力ビツトシーケン
スの中にｎビツト（ｎは整数）に１ビツトの
“１”を強制的に挿入して伝送し、また、前記シ
ーケンス中に強制的に“１”を挿入したことを示
す符号データ（スタツフフラグ）を同時に伝送
し、受信側ではスタツフフラグがスタツフ符号が
入つていることを示しているブロツクでは、ｎビ
ツト毎に配置されている“１”を除去して入力さ
れたビツトシーケンスを再生するものである。

ここで、ブロツク毎にバイオレーシヨンの生起
を検査しているために、ブロツクの境界における
処理が問題となる。

従来は、ブロツクの先頭のビツトおよび末尾の
複数のビツトを固定的に“１”としてブロツク境
界での“１”の生起を増加させて、ブロツクに跨
るバイオレーシヨンの生起の検査を不要とする簡
易な処理を行つていた。然し乍ら、固定的に
“１”を挿入すると、これを入力デイジタルデー
タの伝送に用いることができないため、伝送効率
が低下してしまう欠点があつた。

（発明の目的）本発明は、このような欠点を除去するため、境
界部でのバイオレーシヨンの検査の条件を強化す
ると同時に、固定的な“１”の挿入を減らすこと
により、効率的かつ確実なデータの伝送を行える
ようにしたデイジタルデータ伝送用スタツフビツ
ト挿入方式を提供しようとするもので、以下、図
面について詳細に説明する。

（発明の構成および作用）第１図は、本発明の構成を示す一実施例のブロ
ツク図であつて、１００はデイジタルデータ送信
装置、２００はデイジタルデータ受信装置、３０
０はデイジタル伝送路、１は入力端子、２は出力
端子である。

デイジタルデータ送信装置１００において、１
０はメモリ、１１はスタツフ制御回路、１２はメ
モリ、１３は選択回路、１４は多重化回路、１５
はパルス発生回路を示す。

入力端子１より供給される信号は、画像・音声
を始めとするデイジタルデータで、そのビツトシ
ーケンスには何の制限も加えられていない信号で
ある。この信号はメモリ１０に書込まれ、スタツ
フ制御回路１１から出力される読出しクロツクに
応じてメモリ１０より出力されて、メモリ１２及
びスタツフ制御回路１１に供給される。

スタツフ制御回路１１は、メモリ１０を介して
入力されたデータから、ビツトシーケンスに含ま
れるバイオレーシヨンの有無を検出するためのも
のである。そのため、まず、パルス発生回路１５
で一定期間のパルスを発生する。そのパルスは、
スタツフの挿入の単位となるブロツク幅のパル
ス、及びバイオレーシヨン検出の観測期間のパル
ス、例えば、“０”の連続の生起が15ビツト以下、
どの24ビツトのシーケンスの中にも３個以上の
“１”がある、という２つの条件を必要とする伝
送路では、15サンプル幅と、24サンプル幅の２つ
のパルス、また、ブロツクの先頭、ブロツクの末
尾では前記パルスより短いパルス、例えば上記条
件では先頭では９サンプル幅、末尾では８サンプ
ル幅のパルスである。

次に、スタツフ制御回路１１では、メモリ１０
を介して入力されるデイジタルデータに対して、
前記パルス発生回路１５で発生したパルス期間に
前記バイオレーシヨンが有るかどうかを検出す
る。即ち、ブロツク先頭の９サンプルでは少なく
とも２個の“１”が有る場合を除きバイオレーシ
ヨンと検出し、ブロツク末尾の８サンプルでは、
少なくとも１個の“１”が有る場合を除きバイオ
レーシヨンと検出する。但し、ここでは、後述の
理由により、ブロツクの先頭のビツトは必ず
“１”を配置した場合について説明する。

また、ブロツクの中間においては、15サンプル
に少なくとも１個の“１”が有り、24サンプルに
少なくとも３個の“１”が有る場合を除きバイオ
レーシヨンと検出する。

ここでブロツクの境界での処理を第５図を用い
てより詳細に説明する。バイオレーシヨンをそれ
ぞれブロツク内に閉じて検出している場合は第５
図ａのように、第Ｍブロツクも第Ｍ＋１ブロツク
も、“０”の連続は15以下、24サンプル中に３個
以上の“１”という条件を満足している。しか
し、伝送路上では両ブロツクは接続されて第５図
ｂのようになり、24サンプル中３個以上の“１”
という条件は満足されていない。したがつて、第
５図ｃにしめすように、バイオレーシヨンをブロ
ツク内に閉じて検出している場合には、ブロツク
末尾でも８サンプル中に１個以上の“１”、かつ、
ブロツクの先頭では９サンプル中に２個以上の
“１”を含む、という条件を加えれば、ビツトシ
ーケンスのいかなる部分でも24サンプル中に３個
以上の“１”という条件を満足することになる。

なお、上記説明ではブロツク先頭ビツトが
“１”と仮定したが、この仮定は本発明に必須の
条件ではない。この仮定がない場合には、ブロツ
ク前端とブロツク後端におけるバイオレーシヨン
の検査条件を一層強化することで本発明を実施で
きる。例えばブロツク前端と後端の各24ビツトに
つき、それぞれ８ビツト×３に区切つて、どの８
ビツトにも“１”が１個以上あることを条件とす
ればよい。

第２図はバイオレーシヨン検出回路の構成例を
示す図であり、24サンプルのうちに少なくとも３
つの“１”が有るか否かを検出する例を示す。

ここで、３０，３１は入力端子、３２はカウン
タ、３３は24サンプル遅延回路、３４は減算器、
３５は比較回路である。

入力端子３０を介してデイジタルデータがカウ
ンタ３２に供給され、また、入力端子３１を介し
てブロツクの期間を示すブロツクパルスがカウン
タ３２のリセツト端子に入力され、各ブロツクの
先頭でカウンタをリセツトする。リセツト以降、
入力端子３０を介して入力されるデイジタルデー
タの“１”の数をカウントする。

カウンタ３２の出力は減算器３４と24サンプル
遅延回路３３に供給され、24サンプル遅延された
カウンタ出力も減算器３４に入力される。このよ
うな構成になつているため、減算器３４から24サ
ンプル中に有る“１”の数が出力される。

減算器３４から出力された“１”の数は、比較
器３５において条件から決められた値３と比較さ
れ、３より大きい場合には、バイオレーシヨンを
検出したものとして出力端子３６を介して検出信
号“１”を出力する。

他の条件の検出も全く同様な構成で行えること
は容易に類推できる。

以上の方法で、或るブロツクにおいてバイオレ
ーシヨンが検出されると、スタツフ制御回路１１
から選択回路１３にスタツフ選択信号が、メモリ
１２に読出し制御信号が送出される。その結果、
メモリ１２から７ビツト期間デイジタルデータが
読出され、選択回路１３を介して多重化回路１４
に供給され、次の１ビツト期間はメモリからの読
出しを禁止すると同時に、選択回路１３はスタツ
フビツト“１”を選択して多重化回路１４に供給
される。従つて、“０”の連続生起が15ビツト以
下、かつ、どの24ビツトのシーケンスの中にも３
個以上の“１”が有るという条件を満足させるこ
とができる。

また、当該ブロツクがスタツフされていること
を示すスタツフフラグ“１”を多重化回路１４に
出力する。また、スタツフが行われることにより
入力データの伝送速度が低下するため、スタツフ
制御回路１１からメモリ１０へ読出し速度制御信
号を出力し、データの速度整合を行う。

多重化回路１４は選択回路１３より出力される
デイジタルデータ、スタツフ制御回路１１から出
力されるスタツフフラグを多重化し、伝送路３０
０に送出する。

次に、デイジタルデータ受信装置２００におい
て、２０は分離回路、２１はスタツフ除去回路で
ある。

伝送路３００を介してデイジタルデータが分離
回路２０に供給されると、分離回路２０は入力さ
れた信号からフレーム同期を確立し、スタツフフ
ラグとその他のデイジタルデータに分離する。

デイジタルデータ及びスタツフフラグはスタツ
フ除去回路２１に入力され、スタツフフラグが
“１”のとき（スタツフが挿入されているとき）
デイジタルデータからスタツフを除去して出力す
る。また、スタツフフラグが“０”のときは、入
力データをそのまま出力する。

次に、フレーム構成の面から見たブロツク境界
処理について述べる。

多重化回路から出力されるデイジタルデータは
フレーム構成がなされている。そして、伝送に必
要な伝送同期パターン、制御情報、などが配置さ
れている。

第３図はフレーム構成の一例を示すもので、こ
こでは、193ビツトで１伝送フレームを構成し、
24伝送フレームで１マルチフレームを構成する。
また、３伝送フレームで前述のスタツフ検出挿入
単位のブロツクを構成する。なお、図中のビツト
番号０はマルチフレーム同期に用いるビツトであ
り、ビツト番号１から192はデータの伝送に用い
るビツトである。

ここで、フレーム先頭のビツトについて着目す
る。

第４図はマルチフレーム構成の各フレーム先頭
番号０のビツトの内容の一例を示すもので、は
フレーム番号、はマルチフレーム同期符号に対
応するビツト、はスタツフ対策用に加えられた
“１”、はその他制御に用いる空きビツトを示
す。

先ず、ブロツク境界でバイオレーシヨンを起こ
りにくくするため、ブロツクの先頭のビツトは強
制的に“１”とする。したがつて、３伝送フレー
ム毎にフレームの先頭のビツトに“１”を挿入す
る（フレーム番号の１，４，７，10……）。また、
マルチフレームの同期を符号を１ビツトずつ４フ
レーム毎に挿入する（フレーム番号の４，８，12
……）。ここで、３伝送フレームと、４伝送フレ
ームの公倍数のビツト（フレーム番号の４，16…
…）では、必ず“１”になるように同期パターン
を決定する。

前述のように、３伝送フレームと、４伝送フレ
ームの公倍数のビツトでは、必ず“１”になるよ
うな同期パターンを配する結果、１伝送フレーム
の１ビツトを用いて、マルチフレーム同期と、ス
タツフ用ブロツクの先頭ビツトの“１”の配置の
２通りの役割を持たせることができる。

なお、上記の実施例では、簡単のためのフレー
ム長、マルチフレーム数、ブロツク数をそれぞれ
193ビツト、24、３にして説明しているが、他の
数値の場合にも適用出来ることは明らかである。

（効果）以上説明したように、本発明は、スタツフを行
う単位であるブロツクの境界において、短い観測
ビツトにより“０”の生起を検出することによ
り、ブロツク毎に独立にスタツフが必要か否かの
検出が行え、また、ブロツクの先頭に強制的に挿
入した“１”をマルチフレーム同期用の一部にも
用いることができる。従つて、比較的簡単に、か
つ確実に、また、情報量の効率の良いスタツフイ
ングが実現できるという利点がある。

【図面の簡単な説明】

第１図は本発明の構成を示す一実施例のブロツ
ク図、第２図はバイオレーシヨン検出回路の構成
例を示す図、第３図はフレーム構成の一例を示す
図、第４図はマルチフレーム構成の一例を示す
図、第５図はブロツク境界での処理を説明する図
である。１００…デイジタルデータ送信装置、２００…
デイジタルデータ受信装置、３００…デイジタル
伝送路、１…入力端子、２…出力端子、１０，１
２…メモリ、１１…スタツフ制御回路、１３…選
択回路、１４…多重化回路、１５…パルス発生回
路、２０…分離回路、２１…スタツフ除去回路、
３０，３１…入力端子、３２…カウンタ、３３…
24サンプル遅延回路、３４…減算器、３５…比較
回路、３６…出力端子。

Claims

【特許請求の範囲】１入力デイジタルデータのビツトシーケンスを
一定期間毎にブロツクに区切り、このブロツク内
で定められたサンプル時間、ビツトシーケンスの
観測を行い、その結果、前記ビツトシーケンスに含まれる同種類のビツ
トの連続が所定数以下であり、かつ同種類のビツ
トの存在密度の割合が一定値以下である、という条件が満たされない場合には、同種類のビ
ツトの連続を切断するよう異なる種類のビツトを
ビツトシーケンスに挿入してデータを変換して送
出する機能を有するデイジタルデータ送信装置
と、伝送路を介して入力された前記デイジタルデー
タ送信装置の変換データから、挿入されたビツト
を除いて、変換前のビツトシーケンスを再生する
機能を有するデイジタルデータ受信装置におい
て、前記デイジタルデータ送信装置は、前記ブロツ
クの前端と後端では観測のサンプル時間範囲を、
その定められた時間より短くしてそこに含まれる
同種類ビツト数の観測を行うことを特徴とするデ
イジタルデータ伝送用スタツフビツト挿入方式。２デイジタルデータ送信装置において、入力デ
イジタルデータのビツトシーケンスを一定期間毎
にブロツクに区切つたブロツクの先頭に強制的に
“１”を配置し、配置された“１”の一部をマル
チフレーム同期パターンの“１”の一部と共有す
ることを特徴とする特許請求の範囲第１項記載の
デイジタルデータ伝送用スタツフビツト挿入方
式。