JPH0322179A - イメージスキャナ装置 - Google Patents
イメージスキャナ装置Info
- Publication number
- JPH0322179A JPH0322179A JP1157439A JP15743989A JPH0322179A JP H0322179 A JPH0322179 A JP H0322179A JP 1157439 A JP1157439 A JP 1157439A JP 15743989 A JP15743989 A JP 15743989A JP H0322179 A JPH0322179 A JP H0322179A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- scanner device
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、イメージスキャナ装置(画像読取り装置)
において、イメージセンサより出力されるイメージデー
タ等のシリアルデータを演算処理する技術に関するもの
である。
において、イメージセンサより出力されるイメージデー
タ等のシリアルデータを演算処理する技術に関するもの
である。
[従来の技術]
第2図(a)及び(b)は従来のイメージスキャナ装置
の回路構成を示すブロック図、及びその各部の信号を示
すタイミングチャート、第3図は第2図(a)のイメー
ジスキャナ装置における間引き回路の一例を示す図であ
る。図において、2lはイメージセンサ、22はセンサ
制御ロッジ回路、23はバッファ回路、24は間引き回
路、25はS/P変換回路である。また、26はセンサ
制御ロッジク回路22よりイメージセンサ21へ出力さ
れる制御信号、27はイメージセンサ2lよりバッファ
回路23へ出力されるセンサ出力信号、29はセンサ出
力信号27を増幅させた安定化センサ信号、28は安定
化センサ信号29の同期信号、30は同期信号28が間
引きされた間引き同期信号であり、間引きされない時は
、同期信号28そのものとなる。3lはS/P変換回路
25によりパラレル変換されたパラレル信号である。
の回路構成を示すブロック図、及びその各部の信号を示
すタイミングチャート、第3図は第2図(a)のイメー
ジスキャナ装置における間引き回路の一例を示す図であ
る。図において、2lはイメージセンサ、22はセンサ
制御ロッジ回路、23はバッファ回路、24は間引き回
路、25はS/P変換回路である。また、26はセンサ
制御ロッジク回路22よりイメージセンサ21へ出力さ
れる制御信号、27はイメージセンサ2lよりバッファ
回路23へ出力されるセンサ出力信号、29はセンサ出
力信号27を増幅させた安定化センサ信号、28は安定
化センサ信号29の同期信号、30は同期信号28が間
引きされた間引き同期信号であり、間引きされない時は
、同期信号28そのものとなる。3lはS/P変換回路
25によりパラレル変換されたパラレル信号である。
次に、上記従来のイメージスキャナ装置の動作について
説明する。イメージセンサ2lはセンサ制御ロジック回
路22の制御のもとに、イメージデータであるセンサ出
力信号27を出力する。このセンサ出力信号27は、通
常は微弱な信号である。バッファ回路23はセンサ出力
信号27を増幅・安定化させ、安定化センサ信号29に
変える。
説明する。イメージセンサ2lはセンサ制御ロジック回
路22の制御のもとに、イメージデータであるセンサ出
力信号27を出力する。このセンサ出力信号27は、通
常は微弱な信号である。バッファ回路23はセンサ出力
信号27を増幅・安定化させ、安定化センサ信号29に
変える。
センサ制御ロジック回路22は安定化センサ信号29の
ラッチ用に、この安定化センサ信号29の同期信号28
を出力しており、通常、S/P変換回路25は同期信号
28を利用し、安定化センサ信号29を量子化してパラ
レルデータであるパラレル信号3lへ整列させる。
ラッチ用に、この安定化センサ信号29の同期信号28
を出力しており、通常、S/P変換回路25は同期信号
28を利用し、安定化センサ信号29を量子化してパラ
レルデータであるパラレル信号3lへ整列させる。
間引き回路24は、同朋信号28を外部指示があった時
に間引きするが、通常、その動作は単純である.第3図
に示すような間引き回路24を用いた場合は、最も単純
な手段を示しており、LS393を用いた間引き回路2
4は同期信号28を1/2分周している.この間引き回
路24を用いてS/P変換回路25がデータを整列する
と、50%縮小したデータとなる.すなわち、仮に当初
200DP Iだったデータが100DP Iのデー夕
となる。
に間引きするが、通常、その動作は単純である.第3図
に示すような間引き回路24を用いた場合は、最も単純
な手段を示しており、LS393を用いた間引き回路2
4は同期信号28を1/2分周している.この間引き回
路24を用いてS/P変換回路25がデータを整列する
と、50%縮小したデータとなる.すなわち、仮に当初
200DP Iだったデータが100DP Iのデー夕
となる。
[発明が解決しようとする課題]
上記従来のイメージスキャナ装置は以上のように構成さ
れているので、DPI変換手段として、間引き回路24
を用いてS/P変換回路25がデータの整列を行う場合
に、おのずからデータの縮小率には制限があり、データ
の縮小率は、たかだか25%刻みあるいは10%刻み程
度の設定しかできないという問題点があった。
れているので、DPI変換手段として、間引き回路24
を用いてS/P変換回路25がデータの整列を行う場合
に、おのずからデータの縮小率には制限があり、データ
の縮小率は、たかだか25%刻みあるいは10%刻み程
度の設定しかできないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、データに対して0%〜50%の範囲内で任意
の縮小率を設定できると共に、各縮小率の設定において
、実際のデータの間引きに際しても、データが片寄らぬ
ように均等に間引きができるイメージスキャナ装置を得
ることを目的とする。
たもので、データに対して0%〜50%の範囲内で任意
の縮小率を設定できると共に、各縮小率の設定において
、実際のデータの間引きに際しても、データが片寄らぬ
ように均等に間引きができるイメージスキャナ装置を得
ることを目的とする。
また、この発明の別の発明は、データに対して50%〜
100%の範囲内で任意の縮小率を設定できると共に、
各縮小率の設定において、実際のデータの間引きに際し
ても、データが片寄らぬように均等に間引きができるイ
メージスキャナ装置を得ることを目的とする。
100%の範囲内で任意の縮小率を設定できると共に、
各縮小率の設定において、実際のデータの間引きに際し
ても、データが片寄らぬように均等に間引きができるイ
メージスキャナ装置を得ることを目的とする。
[課題を解決するための手段]
この発明に係るイメージスキャナ装置は、カウンタ回路
を複数個設け、これらカウンタ回路を各種組み合わせる
ことにより各々を動作させる種々の複雑なタイミングを
設定でき、しかもデータの間引きに際しても、複数個の
手順を設けてデータの縮小率ごとに使い分け、データに
対して0%〜50%の範囲内で任意の縮小率を設定でき
る制御手段を備えたものである。
を複数個設け、これらカウンタ回路を各種組み合わせる
ことにより各々を動作させる種々の複雑なタイミングを
設定でき、しかもデータの間引きに際しても、複数個の
手順を設けてデータの縮小率ごとに使い分け、データに
対して0%〜50%の範囲内で任意の縮小率を設定でき
る制御手段を備えたものである。
また、この発明の別の発明に係るイメージスキャナ装置
は、カウンタ回路を複数個設け、これらカウンタ回路を
各種組み合わせることにより各々を動作させる種々の複
雑なタイミングを設定でき、しかもデータの間引きに際
しても、複数個の手順を設けてデータの縮小率ごとに使
い分け、データに対して50%〜100%の範囲内で任
意の縮小率を設定できる制御手段を備えたものである。
は、カウンタ回路を複数個設け、これらカウンタ回路を
各種組み合わせることにより各々を動作させる種々の複
雑なタイミングを設定でき、しかもデータの間引きに際
しても、複数個の手順を設けてデータの縮小率ごとに使
い分け、データに対して50%〜100%の範囲内で任
意の縮小率を設定できる制御手段を備えたものである。
[作用]
この発明におけるイメージスキャナ装置は、制御手段を
設け、この制御手段の制御によって、複数個のカウンタ
回路は各種組み合わされ、またデータの縮小率ごとに各
カウンタ回路のカウント値が設定され、ざらに各カウン
タ回路は、相互に干渉し合いながら各々が動作する種々
の複雑なタイミングが設定され、これにより、データに
対して0%〜50%の範囲内で任意の縮小率を設定でき
る. また、この発明の別の発明のイメージスキャナ装置は、
制御手段を設け、この制御手段の制御によって、複数個
のカウンタ回路は各種組み合わされ、またデータの縮小
率ごとに各カウンタ回路のカウント値が設定され、ざら
に各カウンタ回路は、相互に干渉し合いながら各々が動
作する種々の複雑なタイミングが設定され、これにより
、データに対して50%〜100%の範囲内で任意の縮
小率を設定できる。
設け、この制御手段の制御によって、複数個のカウンタ
回路は各種組み合わされ、またデータの縮小率ごとに各
カウンタ回路のカウント値が設定され、ざらに各カウン
タ回路は、相互に干渉し合いながら各々が動作する種々
の複雑なタイミングが設定され、これにより、データに
対して0%〜50%の範囲内で任意の縮小率を設定でき
る. また、この発明の別の発明のイメージスキャナ装置は、
制御手段を設け、この制御手段の制御によって、複数個
のカウンタ回路は各種組み合わされ、またデータの縮小
率ごとに各カウンタ回路のカウント値が設定され、ざら
に各カウンタ回路は、相互に干渉し合いながら各々が動
作する種々の複雑なタイミングが設定され、これにより
、データに対して50%〜100%の範囲内で任意の縮
小率を設定できる。
[実施例]
第1図はこの発明の実施例であるイメージスキャナ装置
における要部の回路構成を示すブロック図である。図に
おいて、1,3はデータセレクト回路、2,4はカウン
タ回路、l5は各回路からの信号をもとに各動作指示を
出す制御回路である.また、5,6はデータセレクト回
路lにてセレクトされる2種のデータ、8,9はデータ
セレクト回路3にてセレクトされる2種のデータ、7.
10はそれぞれカウンタ回路2,4ヘセットされる
べきカウント値、11.13は制御回路l5からそれぞ
れカウンタ回路2,4へ出力されるカウントクロック、
12.14はそれぞれカウンタ回路2,4から制御回路
l5へ出力されるカウンタ終了信号、16.17は制御
回路l5からそれぞれデータセレクト回路1. 3に
出力されるセレクト指示信号、l8は外部より制御回路
l5へ与えられる同期信号であり、第2図(a)に示す
同期信号28に相当する。l9は間引きされた間引き同
期信号であり、第2図(a)に示す間引き同期信号30
に相当する. 次に、上記この発明の実施例であるイメージスキャナ装
置を用いて、例えばデータを「21%縮小」する場合の
手法について考える。縮小率が21%であると云うこと
は、l00@の同期信号から均一に21個の同期信号を
採用すれば実現する。
における要部の回路構成を示すブロック図である。図に
おいて、1,3はデータセレクト回路、2,4はカウン
タ回路、l5は各回路からの信号をもとに各動作指示を
出す制御回路である.また、5,6はデータセレクト回
路lにてセレクトされる2種のデータ、8,9はデータ
セレクト回路3にてセレクトされる2種のデータ、7.
10はそれぞれカウンタ回路2,4ヘセットされる
べきカウント値、11.13は制御回路l5からそれぞ
れカウンタ回路2,4へ出力されるカウントクロック、
12.14はそれぞれカウンタ回路2,4から制御回路
l5へ出力されるカウンタ終了信号、16.17は制御
回路l5からそれぞれデータセレクト回路1. 3に
出力されるセレクト指示信号、l8は外部より制御回路
l5へ与えられる同期信号であり、第2図(a)に示す
同期信号28に相当する。l9は間引きされた間引き同
期信号であり、第2図(a)に示す間引き同期信号30
に相当する. 次に、上記この発明の実施例であるイメージスキャナ装
置を用いて、例えばデータを「21%縮小」する場合の
手法について考える。縮小率が21%であると云うこと
は、l00@の同期信号から均一に21個の同期信号を
採用すれば実現する。
今、このような同期信号の採用のタイミングを、以下の
ように決める。
ように決める。
(1)同期信号の採用は、1周を16サイクルの周期を
もって行う。
もって行う。
(2)l〜l2サイクルでは、5個中1個の同期信号を
採用する。
採用する。
(3)13〜l6サイクルでは、4個中1個の同期信号
を採用する。
を採用する。
以上のようにして採用される同期信号は、l周l6サイ
クルの76個(12X5+4X4)中16個であり、す
なわち21.05%(16÷76)である. .ヒ述したようにデータのr21%縮小」は、比較的に
均一な状態で実行される。
クルの76個(12X5+4X4)中16個であり、す
なわち21.05%(16÷76)である. .ヒ述したようにデータのr21%縮小」は、比較的に
均一な状態で実行される。
次に、以上のような手法を第1図に示す回路上で実現す
る場合について説明する。ここで、カウンタ回路2は「
同朋信号」をカウントするカウンタ、カウンタ回路4は
「サイクル」をカウントするカウンタとし、データ5に
は、1〜12サイクルで採用されるカウント値の「5」
が印加され、データ6には、13〜l6サイクルで採用
されるカウント値の「4」が印加され、データ8には、
サイクル数の「l2」が印加され、データ9には、サイ
クル数のr4J (=16−12)が印加されるもの
とする。
る場合について説明する。ここで、カウンタ回路2は「
同朋信号」をカウントするカウンタ、カウンタ回路4は
「サイクル」をカウントするカウンタとし、データ5に
は、1〜12サイクルで採用されるカウント値の「5」
が印加され、データ6には、13〜l6サイクルで採用
されるカウント値の「4」が印加され、データ8には、
サイクル数の「l2」が印加され、データ9には、サイ
クル数のr4J (=16−12)が印加されるもの
とする。
まず、最初はカウント値7として、データセレクト回路
lによりデータ5がセレクトされ、カウント値lOとし
て、データセレクト回路3によりデータ8がセレクトさ
れている。制御回路l5は外部より同期信号18を受け
、カウントクロック11をカウンタ回路2へ出力する。
lによりデータ5がセレクトされ、カウント値lOとし
て、データセレクト回路3によりデータ8がセレクトさ
れている。制御回路l5は外部より同期信号18を受け
、カウントクロック11をカウンタ回路2へ出力する。
カウンタ回路2はカウントクロック11を受けてカウン
トを行い、カウント値70カウントを終了した後に、カ
ウント終了信号l2を制御回路l5へ出力する。
トを行い、カウント値70カウントを終了した後に、カ
ウント終了信号l2を制御回路l5へ出力する。
制御回路l5はカウント終了信号l2を受け、カウント
クロツク13をカウンタ回路4へ出力する。
クロツク13をカウンタ回路4へ出力する。
以上のような動作を12回繰り返して行うと、カウンタ
回路4はカウント値IOのカウントを終了し、カウント
終了信号l4を制御回路l5へ出力する。制御回路15
はカウント終了信号14を受け、セレクト指示信号16
.17を反転する。
回路4はカウント値IOのカウントを終了し、カウント
終了信号l4を制御回路l5へ出力する。制御回路15
はカウント終了信号14を受け、セレクト指示信号16
.17を反転する。
これにより、カウント値7として、データセレクト回路
1によりデータ6がセレクトされ、カウント値10とし
て、データセレクト回路3によりデータ9がセレクトさ
れる。制御回路l5は上述と同様に同期信号18を受け
、カウントクロック1lをカウンタ回路2へ出力する。
1によりデータ6がセレクトされ、カウント値10とし
て、データセレクト回路3によりデータ9がセレクトさ
れる。制御回路l5は上述と同様に同期信号18を受け
、カウントクロック1lをカウンタ回路2へ出力する。
カウンタ回路2はカウントクロック11を受けてカウン
トを行い、カウントイ直7のカウントを終了した後に、
カウント終了信号l2を制御回路15へ出力する。制御
回路l5はカウント終了信号l2を受け、カウントクロ
ック13をカウンタ回路4へ出力する。
トを行い、カウントイ直7のカウントを終了した後に、
カウント終了信号l2を制御回路15へ出力する。制御
回路l5はカウント終了信号l2を受け、カウントクロ
ック13をカウンタ回路4へ出力する。
以上のような動作を4回繰り返して行うと、カウンタ回
路4はカウント値100カウントを終了し、カウント終
了信号l4を制御回路15へ出力する。
路4はカウント値100カウントを終了し、カウント終
了信号l4を制御回路15へ出力する。
上述のような動作により1サイクルが終了し、最初の状
態に戻る。このlサイクルの間、制御回路l5は、カウ
ンタ回路2よりカウント終了信号l2が出力された時の
み、外部より与えられる同期信号l8を間引きされた間
引き同期信号l9として出力する。これにより、同期信
号l8の21%縮小が完了することになる。
態に戻る。このlサイクルの間、制御回路l5は、カウ
ンタ回路2よりカウント終了信号l2が出力された時の
み、外部より与えられる同期信号l8を間引きされた間
引き同期信号l9として出力する。これにより、同期信
号l8の21%縮小が完了することになる。
次に、この発明の別の発明の実施例であるイメージスキ
ャナ装置については、その回路構成が第1図に示すもの
とほぼ同一であるので、その詳細な説明は省略する. 次に、上記この発明の別の発明の実施例であるイメージ
スキャナ装置を用いて、例えばデータを「79%縮小』
する場合の手法について考える。
ャナ装置については、その回路構成が第1図に示すもの
とほぼ同一であるので、その詳細な説明は省略する. 次に、上記この発明の別の発明の実施例であるイメージ
スキャナ装置を用いて、例えばデータを「79%縮小』
する場合の手法について考える。
縮小率が79%であると云うことは、100個の同期信
号から均一に21個の同期信号を間引きすれば実現する
。今、このような同期信号の閏引きのタイミングを、以
下のように決める.(1)同期信号の閏引きは、1周を
16サイクルの周朋を持って行う。
号から均一に21個の同期信号を間引きすれば実現する
。今、このような同期信号の閏引きのタイミングを、以
下のように決める.(1)同期信号の閏引きは、1周を
16サイクルの周朋を持って行う。
(2)1−12サイクルでは、5個中1個の同期信号を
間引きする。
間引きする。
(3)13〜l6サイクルでは、4個中1個の同期信号
を間引きする。
を間引きする。
以上のようにして間引きされる同期信号は、l周l6サ
イクルの76個(1 2X5+4X4)中16個であり
、すなわち21.05%(16÷76)である。
イクルの76個(1 2X5+4X4)中16個であり
、すなわち21.05%(16÷76)である。
上述したようにデータの「79%縮小」は、比較的に均
一な状態で実行される。
一な状態で実行される。
次に、以上のような手法を第1図に示す回路上で実現す
る場合について見るに、上述したと同様な手法をもって
第1図に示す回路上で実現することが可能である。ただ
し、この場合におけるlサイクルの間、制御回路15は
、カウンタ回路2よみ、外部より与えられる同期信号l
8を間引きされた間引き同期信−号l9として出力する
。これにより、同期信号l8の79%縮小が完了するこ
とになる. なお、上記実施例では、1周を16サイクルとして示し
たが、l周中のサイクルはこれ以外に幾つでも良い. また、上記実施例では、カウンタ回路2,4のように2
つのカウンタ回路を備えた場合を示したが、さらに同様
のカウンタ回路を増加して正確な演算を行わせるように
しても良い。
る場合について見るに、上述したと同様な手法をもって
第1図に示す回路上で実現することが可能である。ただ
し、この場合におけるlサイクルの間、制御回路15は
、カウンタ回路2よみ、外部より与えられる同期信号l
8を間引きされた間引き同期信−号l9として出力する
。これにより、同期信号l8の79%縮小が完了するこ
とになる. なお、上記実施例では、1周を16サイクルとして示し
たが、l周中のサイクルはこれ以外に幾つでも良い. また、上記実施例では、カウンタ回路2,4のように2
つのカウンタ回路を備えた場合を示したが、さらに同様
のカウンタ回路を増加して正確な演算を行わせるように
しても良い。
また、七記実施例では、カウント値7,10として、そ
れぞれ2つのセレクト値であるデータ5,6及びデータ
8,9を切り換えてカウンタ回路2,4へ印加した場合
を示したが、3つ以上のセレクト値を使用し、これらを
切り換えるようにしても良い。
れぞれ2つのセレクト値であるデータ5,6及びデータ
8,9を切り換えてカウンタ回路2,4へ印加した場合
を示したが、3つ以上のセレクト値を使用し、これらを
切り換えるようにしても良い。
[発明の効果]
以上のように、この発明のイメージスキャナ装置によれ
ば、カウンタ回路を複数個設け、これらカウンタ回路を
各種絹み合わせることにより各々を動作させる種々の複
雑なタイミングを設定でき、しかもデータの間引きに際
しても、複数個の手順を設けてデータの縮小率ごとに使
い分け、データに対してO%〜50%の範囲内で、ある
いは50%〜100%の範囲内で任意の縮小率を設定で
きる制御手段を備えたので、同期信号の複雑な間引きを
容易に、さらに均等に行うことが可能となり、そのため
、イメージデータの縮小をかなり高精度に、かつ任意の
範囲内で自由に行うことができるという優れた効果を奏
するものである。
ば、カウンタ回路を複数個設け、これらカウンタ回路を
各種絹み合わせることにより各々を動作させる種々の複
雑なタイミングを設定でき、しかもデータの間引きに際
しても、複数個の手順を設けてデータの縮小率ごとに使
い分け、データに対してO%〜50%の範囲内で、ある
いは50%〜100%の範囲内で任意の縮小率を設定で
きる制御手段を備えたので、同期信号の複雑な間引きを
容易に、さらに均等に行うことが可能となり、そのため
、イメージデータの縮小をかなり高精度に、かつ任意の
範囲内で自由に行うことができるという優れた効果を奏
するものである。
第1tmはこの発明又はこの発明の別の発明の実施例で
あるイメージスキャナ装置における要部の回路構成を示
すブロック図、第2図(a)及び(b)は従来のイメー
ジスキャナ装置の回路構成を示すブロック図、及びその
各部の信号を示すタイミングチャート、第3図は第2図
(a)のイメージスキャナ装置における間引き回路の一
例を示す図である。 図において、1. 3・・・データセレクト回路、2
,4・・・カウンタ回路、5, 6, 8. 9
・・・データ、7,10・・・カウント値、11.13
・・・カウントクロック、12.14・・・カウント終
了信号、l5・・・制御回路、16.17・・・セレク
ト指示信号、l8・・・同期信号、l9・・・間引き同
期信号、2l・・・イメージセンサ、22・・・センサ
制御ロッジク回路、23・・・バッファ回路、24・・
・間引き回路、25・・・S/P変換回路、26・・・
制御信号、27・・・センサ出力信号、28・・・同期
信号、29・・・安定化センサ信号、30・・・間引き
同期信号、3l・・・パラレル信号 である。 なお、図中、同一符号は同一 又は相当部分を示す。
あるイメージスキャナ装置における要部の回路構成を示
すブロック図、第2図(a)及び(b)は従来のイメー
ジスキャナ装置の回路構成を示すブロック図、及びその
各部の信号を示すタイミングチャート、第3図は第2図
(a)のイメージスキャナ装置における間引き回路の一
例を示す図である。 図において、1. 3・・・データセレクト回路、2
,4・・・カウンタ回路、5, 6, 8. 9
・・・データ、7,10・・・カウント値、11.13
・・・カウントクロック、12.14・・・カウント終
了信号、l5・・・制御回路、16.17・・・セレク
ト指示信号、l8・・・同期信号、l9・・・間引き同
期信号、2l・・・イメージセンサ、22・・・センサ
制御ロッジク回路、23・・・バッファ回路、24・・
・間引き回路、25・・・S/P変換回路、26・・・
制御信号、27・・・センサ出力信号、28・・・同期
信号、29・・・安定化センサ信号、30・・・間引き
同期信号、3l・・・パラレル信号 である。 なお、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 1、光源と、被写体からの反射光を受けて相応の出力を
するイメージセンサと、その出力を安定化するバッファ
回路と、上記イメージセンサを制御する制御回路とを備
えるイメージスキャナ装置において、上記バッファ回路
より出力される安定化出力及び上記制御回路より出力さ
れる同期信号の、片方もしくは両方を用いて演算し、上
記イメージセンサ本来のDPIを変換し得るDPI変換
手段を設け、このDPI変換手段は、複数個のカウンタ
回路と、この各カウンタ回路を各種組み合わせて各々を
動作させる種々のタイミングを設定し、かつデータに対
して0%〜50%の範囲内で任意の縮小率を設定し得る
制御手段とを具備したことを特徴とするイメージスキャ
ナ装置。 2、光源と、被写体からの反射光を受けて相応の出力を
するイメージセンサと、その出力を安定化するバッファ
回路と、上記イメージセンサを制御する制御回路とを備
えるイメージスキャナ装置において、上記バッファ回路
より出力される安定化出力及び上記制御回路より出力さ
れる同期信号の、片方もしくは両方を用いて演算し、上
記イメージセンサ本来のDPIを変換し得るDPI変換
手段を設け、このDPI変換手段は、複数個のカウンタ
回路と、この各カウンタ回路を各種組み合わせて各々を
動作させる種々のタイミングを設定し、かつデータに対
して50%〜100%の範囲内で任意の縮小率を設定し
得る制御手段とを具備したことを特徴とするイメージス
キャナ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157439A JPH0322179A (ja) | 1989-06-20 | 1989-06-20 | イメージスキャナ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157439A JPH0322179A (ja) | 1989-06-20 | 1989-06-20 | イメージスキャナ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322179A true JPH0322179A (ja) | 1991-01-30 |
Family
ID=15649675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157439A Pending JPH0322179A (ja) | 1989-06-20 | 1989-06-20 | イメージスキャナ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322179A (ja) |
-
1989
- 1989-06-20 JP JP1157439A patent/JPH0322179A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136662A (en) | Image processor for sequential processing of successive regions of an image | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| US5838327A (en) | Controller for converting digital plane image data to virtual three-dimensional image data | |
| JPS58225779A (ja) | 画信号の復号方式 | |
| SU1642488A2 (ru) | Устройство дл считывани изображений | |
| SU1481816A2 (ru) | Устройство дл считывани изображений | |
| SU1552402A1 (ru) | Устройство коррекции ркостной составл ющей телевизионного сигнала | |
| JPS62159174A (ja) | 同期信号処理回路 | |
| SU1083232A1 (ru) | Устройство дл приема импульсов | |
| KR0167893B1 (ko) | 영상압축/복원장치의 스캔변환장치 | |
| JPS5841703B2 (ja) | 走査方式 | |
| JPH1141298A (ja) | シリアル式データ通信回路 | |
| JPH04207218A (ja) | パルス選択回路 | |
| SU1443204A1 (ru) | Устройство формировани сигнала изображени | |
| JPS62184373A (ja) | 試験信号発生回路 | |
| SU1015406A1 (ru) | Устройство дл считывани графической информации | |
| JP3423004B2 (ja) | インタフェース回路 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| KR19990066460A (ko) | 변형된 호프만 방식을 이용한 데이터 송수신 장치 | |
| JPS60136830A (ja) | 演算処理装置 | |
| JPS61157950A (ja) | アドレスデ−タ発生装置 | |
| JPS59103469A (ja) | 画像信号処理装置 | |
| JPH02159177A (ja) | 画像入力装置 | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPH0635851A (ja) | ハンドシェイク型データ処理回路 |