JPH03225484A

JPH03225484A - microcomputer

Info

Publication number: JPH03225484A
Application number: JP2021744A
Authority: JP
Inventors: Hirohiko Inoue; 井上　博彦
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-01-30
Filing date: 1990-01-30
Publication date: 1991-10-04

Abstract

PURPOSE:To reduce a load on software by providing an external interruption circuit which turns off an output signal compulsorily with an external interruption signal. CONSTITUTION:When the OFF state of the output signal is set compulsorily with a signal from the outside, a reset signal E outputs an H level in an ordinary state, therefore, a contact 1 goes to an L level when the external interruption signal F is set at the L level. Also, since the contact 1 is connected to the input of the NAND circuit of a latch circuit 1, a contact 2 goes to the H level, and furthermore, since the contact 2 is connected to the inverter circuit of a latch circuit 2, a contact 3 goes to the L level. Since the contact 3 is connected to the inverter circuit, the input of a tristate ICD goes to the H level, and goes to the OFF state. In such a way, it is possible to set the output signal on a signal line B at the OFF state compulsorily by setting the external interruption signal F at the L level, and to reduce the load on the software.

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、外部割込機能を具備したマイクロコンピュ
ータに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer equipped with an external interrupt function.

[Conventional technology]

第２図は、従来の、ボートに波形を出力するためのマイ
クロコンピュータの出力回路の構成図である０図におい
て、（Ａ）は、トライステートＩＣ（Ｄ）の入力（ａ）
に、そしてＣＢ）は、トライステートＩＣ（Ｄ）の入力
ら）に接続されている信号線。FIG. 2 is a configuration diagram of a conventional output circuit of a microcomputer for outputting a waveform to a boat. In FIG.
and CB) are signal lines connected to the inputs of the tristate IC (D).

また、トライステートＩＣ（Ｄ）の出力（Ｃ）は、ボー
ト（Ｃ）に接続されている。Further, the output (C) of the tristate IC (D) is connected to the boat (C).

次に、従来技術の動作について説明する。Next, the operation of the prior art will be explained.

信号線（Ｂ）をＯＦＦする場合、信号線Ｂからトライス
テー）ＩＣ（Ｄ）の入力（ｂ）に信号が入力される。こ
のとき、信号線（Ａ）からトライステートＩＣＣＤ）の
入力（ａ）に“Ｈ”レベルの信号が入力されると、トラ
イステー）ＩＣ（Ｄ）はＯＦＦ状態となり、ボート（Ｃ
）はハイインピーダンス状態になる。つまり、信号線（
Ｂ）はＯＦＦ状態となる。このように、従来技術では、
上記動作を図示しないソフトウェアによって制御し、信
号線（Ｂ）をＯＦＦ状態となるようにしている。When the signal line (B) is turned off, a signal is input from the signal line B to the input (b) of the tri-stay IC (D). At this time, when an "H" level signal is input from the signal line (A) to the input (a) of the tri-state ICCD), the tri-state ICCD (D) becomes OFF state, and the port (C
) becomes a high impedance state. In other words, the signal line (
B) is in the OFF state. In this way, in the conventional technology,
The above operation is controlled by software (not shown) so that the signal line (B) is turned off.

[Problem to be solved by the invention]

以上のように、従来のマイクロコンピュータでは、信号
線（Ｂ）をＯＦＦにする動作をソフトウェアによって行
っているが、このような動作を頻繁に繰り返すとソフト
ウェアに負荷がかかるという欠点があった。As described above, in conventional microcomputers, the operation of turning off the signal line (B) is performed by software, but there is a drawback that frequent repetition of such an operation places a burden on the software.

本発明は、上記のような欠点を解消するためになされた
もので、ソフトウェアの負荷を減らすことができるマイ
クロコンピュータを得ることを目的とする。The present invention was made to eliminate the above-mentioned drawbacks, and an object of the present invention is to obtain a microcomputer that can reduce the software load.

[Means to solve the problem]

本発明に係るマイクロコンピュータは、外部力ら直接、
出力信号をＯＦＦすることができる外缶割込手段を設け
たものである。The microcomputer according to the present invention is directly affected by an external force.
This is provided with an outer can interrupt means that can turn off the output signal.

[Effect]

本発明によれば、外部割込回路をマイクロコンピュータ
に備えたから、ソフトウェアに頼らず、外部から強制的
に信号線ＣＢ）の出力信号をＯＦＦ状態にすることがで
きる。According to the present invention, since the microcomputer is equipped with an external interrupt circuit, it is possible to forcibly turn off the output signal of the signal line CB from the outside without relying on software.

〔Example〕

以下、この発明の一実施例を図面を用いて説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第１図は、この発明の一実施例によるマイクロコンピュ
ータにおける出力回路の構成図で、外部割込によって信
号線（Ｂ）の出力信号をＯＦＦ状態にするために、従来
のボート出力回路に外部割込回路が追加された構成とな
っている。FIG. 1 is a configuration diagram of an output circuit in a microcomputer according to an embodiment of the present invention. The configuration includes an additional built-in circuit.

図において、リセット信号（Ｅ）と外部割込信号（Ｆ）
はＡＮＤ回路に入力されている。このＡＮＤ回路の出力
は、ラッチ回路１．２を通ってトライステートＩＣ（Ｄ
）の入力（ａ）に入力されている。In the figure, the reset signal (E) and external interrupt signal (F)
is input to the AND circuit. The output of this AND circuit passes through the latch circuit 1.2 to the tristate IC (D
) is input to input (a).

トライステートＩＣ（Ｄ）の入力（ロ）は、信号線（Ｂ
）に接続されている。また、トライステートＩＣ（Ｄ）
の出力（Ｃ）はボート（Ｃ）に接続されている。The input (B) of the tristate IC (D) is connected to the signal line (B
)It is connected to the. Also, tri-state IC (D)
The output (C) of is connected to the boat (C).

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

外部からの信号によって強制的に出力信号をＯＦＦ状態
にする場合、リセット信号（Ｅ）は通常の状態では“Ｈ
”レベルを出力しているので、外部割込信号（Ｆ）が“
Ｌ”レベルのとき接点１は“Ｌ”レベルになる。また接
点１はラッチ回路１（７）ＮＡＮＤＡＮＤ回路に接続さ
れているので、接点２は”Ｈ”レベルになる。さらに接
点２は、ラッチ回路２のインバータ回路に接続されてい
るので、接点３は”Ｌ”レベルになる。そして接点３は
、インバータ回路に接続されているのでトライステート
Ｉ　Ｃ（ｃＱの入力（ａ）はＨ”レベルになるため、Ｏ
ＦＦ状態になる。When the output signal is forcibly turned off by an external signal, the reset signal (E) is normally set to “H”.
” level, so the external interrupt signal (F) is “
Contact 1 becomes "L" level when the level is "L". Also, since contact 1 is connected to latch circuit 1 (7) NANDAND circuit, contact 2 becomes "H" level.Furthermore, contact 2 becomes "L" level. Since contact 3 is connected to the inverter circuit of circuit 2, it becomes "L" level. Since contact 3 is connected to the inverter circuit, the input (a) of tristate IC (cQ) becomes "H" level. To become O
It becomes FF state.

このように本実施例では、外部割込回路をマイクロコン
ピュータに備え、外部割込信号（Ｆ）を“Ｌ”レベルに
することによって強制的に信号線（Ｂ）の出力信号をＯ
ＦＦ状態にすることができこの結果、ソフトウェアの負
担を軽減することができる。As described above, in this embodiment, an external interrupt circuit is provided in the microcomputer, and by setting the external interrupt signal (F) to the "L" level, the output signal of the signal line (B) is forcibly turned off.
The FF state can be set, and as a result, the burden on the software can be reduced.

〔Effect of the invention〕

以上のように本発明によれば、出力信号を外部割込信号
によって、強制的にＯＦＦすることができる外部割込回
路を設けた構成としたので、ソフトウェアの負荷が低減
されたマイクロコンピュータを得ることができるという
効果がある。As described above, according to the present invention, since the configuration includes an external interrupt circuit that can forcibly turn off the output signal by an external interrupt signal, a microcomputer with a reduced software load can be obtained. It has the effect of being able to

[Brief explanation of drawings]

第１図は、本発明に一実施例によるマイクロコンピュー
タの回路構成図、第２図は従来のマイクロコンピュータ
の回路構成図である。図において、（Ａ）はトライステートＩＣＣＤ）への入
力線、（Ｂ）は三相モータ制御信号、（Ｃ）はボート、
（Ｄ）はトライステートＩＣ１（Ｅ）はリセット信号、
（Ｆ）は外部割込信号。なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a circuit diagram of a microcomputer according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional microcomputer. In the figure, (A) is the input line to the tri-state ICCD), (B) is the three-phase motor control signal, (C) is the boat,
(D) is a tri-state IC1 (E) is a reset signal,
(F) is an external interrupt signal. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims

[Claims]

(1) A microcomputer characterized by comprising an external interrupt circuit that can forcibly turn off an output signal externally.