JPH03225830A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03225830A
JPH03225830A JP2132690A JP2132690A JPH03225830A JP H03225830 A JPH03225830 A JP H03225830A JP 2132690 A JP2132690 A JP 2132690A JP 2132690 A JP2132690 A JP 2132690A JP H03225830 A JPH03225830 A JP H03225830A
Authority
JP
Japan
Prior art keywords
gas
wirings
photoresist
alloy
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132690A
Other languages
English (en)
Inventor
Yasuyuki Ono
康行 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2132690A priority Critical patent/JPH03225830A/ja
Publication of JPH03225830A publication Critical patent/JPH03225830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に半導体基
板上の配線を微細加工する方法に関する。
〔従来の技術〕
近年、半導体集積回路の高集積化に伴い、アルミニウム
の配線技術においては、各種のマイグレーションの発生
が確認され、その抑制効果として微量の銅(例えば0.
1〜5%)をアルミニウムに添加する技術が知られてお
り、すでに量産に導入されている。しかし、アルミニウ
ムに微量の銅を添加した合金は微細加工する上で数多く
の問題をかかえており、その最も大きなものとして、銅
添加による配線の腐食(以下アフターコロ−ジョンと称
す)が報告されているが腐食の発生機構に関しては、依
然不明な点が多い。例えば重量比0.5%の銅入りアル
ミニウム合金(以下Aρ0.5%Cuと称す)を半導体
集積回路の配線材料に用いた従来の配線技術を、第3図
に示す工程概略縦断面図を用いて説明する。
まず、第3図(a>に示すように、所定の拡散層、絶縁
膜等が形成された半導体基板1の表面にAρ−0,5%
Cu合金2をスパッタ法により膜付けを行ない、その上
にフォトリソグラフィー工程によりフォトレジストパタ
ン3を形成する。ここで、このtieのフォトレジスト
パタン3の耐ドライエツチ性を増す為に紫外光(UV光
)を照射する。次に第3図(b)に示すように、フォト
レジストパタン3をマスクにしてA、!e−0,5%C
u合金2を反応性イオンエツチング(RIE)法により
ドライエツチングを行ない、Aρ−0,5%Cu配!!
4を形成する。
ここで用いられるドライエツチングガスとしては、三塩
化ホウ素(BCη3)と塩素(C,&2)にアルミニウ
ム配線のサイドエッチを防止する為にフロン系ガス(例
えばCF4.CHF、など)を少量添加したガスが一般
に用いられる。この場合は、エツチング時にAρ−0,
5%Cu配線4及びフォトレジストパタン3の側壁にデ
ボ膜5が付着し、そのデボ膜内部には反応生成物である
塩化アルミニウム(AρCf3)やガスそのものである
塩素(Cρ)が含まれた状態となっている。
次に第3図(c)に示すように、半導体基板1を酸素プ
ラズマ雰囲気にさらしてレジストパタンのアッシングを
行なう。しかしながら、レジストやアルミニウム合金配
線の側壁に付着したデポ膜5は完全に除去されずに塩化
アルミニウム(AfflC,R5)や塩素(C−&2)
を含んだままの状態で残存している。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の製造方法は、アルミニウム
合金配線形成後にマスクであるフォトレジストの除去を
行なっても、アルミニウム合金配線の側壁に塩化アルミ
ニウム(AβC!23)や塩素<Cl2)を含んだデポ
膜が残存しているので、大気中の水分と反応し塩化水素
(HCl)を形成し、アルミニウム(A1)と銅(Cu
)の電池効果によって、アルミニウム合金配線にアフタ
ーコロ−ジョンが発生する欠点がある。アフターコロ−
ジョンは配線断線へとつながり、製品の信頼性の面から
も大きな問題となる。
本発明の目的は、アルミニウム合金配線のアフターコロ
−ジョンの発生を防ぐと共に、配線の耐蝕性をよりよく
することがてき、微細配線を用いる製品の信頼性を高め
ることができる半導体装置の製造方法を提供することに
ある。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、アルミニウム合金配
線を形成する工程において、前記合金のドライエツチン
グ後に塩素ガス単独のプラズマ処理を行ない、次に酸素
系ガスプラズマによるフォトレジストアッシングを行な
う工程を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例の工程順概略縦断面図である。
はじめに、第1図(a)に示すように、所定の拡散層、
絶縁膜等が形成された半導体基板1の表面にA!2−0
.5%Cu合金をスパッタ法により約1.0μm膜付け
する。その上にフォトリソグラフィー工程により微細な
フォトレジストパタン3を形成する。ここで、この後の
フォトレジストパタンの耐ドライエツチ性の向上を目的
として、紫外光(UV光)を照射する。
次に、第1図(b)に示すように、フォトレジストパタ
ン3をマスクとして、AJ!−0,5%Cu合金2を反
応性イオンエツチング(RIE)法によりドライエツチ
ングを行ないAffl−0,5%Cu配線4を形成する
。この時、フ才トレシストとAJ−0,5%Cuの側壁
にはデボ膜5が付着している。前記ドライエツチングは
、バッチ式RIE装置を用い、ガスはBCl13 :1
1005CC,Cf2 : 50SCCM、CHF3 
:1105CCの混合ガスを用いた。エツチング時の圧
力は20〜40mTorrとし、RFパワーは1kWと
した。
次に第1図(c)に示す様に、ドライエツチング終了後
、前記RIE装置を用いてCff12ガスによるプラズ
マ処理にてデボ膜の除去を行なう。この時の条件は、C
12: 20 S CCM 、圧カニ100mTorr
、RFパワー:300wで1分間の処理時間とした。
次に、第1図(d)に示すように、酸素系ガスによるア
ッシングを行ないフォトレジストを除去すると共に、A
J−0,5%Cu配線4のまわりに不動態の膜である酸
化アルミニウム膜6を形成しな。用いた装置はバレル型
のプラズマアッシング装置て、02  : 200 S
 CCM 、圧カニ600m T o r r 、常温
で100分間の処理を行なった。
第2図は本発明実施後の半導体基板を大気中に放置し、
アフターコロ−ジョンが発生する迄の時間を示すグラフ
である。従来例では36時間以内にアフターコロ−ジョ
ンが発生するが、本発明の実施例では120時間後でも
、アフターコロ−ジョンの発生は全く見られなかった。
本発明の第2の実施例を第1の実施例で用いた第1図を
用いて説明する。ここでも、本発明の第1の実施例を示
す第1図(a)〜(d)までと全く同じ工程で、AJ−
0,5%Cu合金の微細加工を行なう。第2の実施例で
は、AJ−0,5%Cu合金のドライエツチングと塩素
ガスによるプラズマ処理と、その後の酸素系プラズマに
よるフォトレジストのアッシングをインラインタイプと
して接続された別々のチャンバーで行ない、各処理間の
搬送は全て真空中で行なう。この実施例では、各処理室
が全て独立している為に残留している反応生成物(A、
RCJ13等の)の半導体基板への再付着を極力排除で
き、更に各処理室間の搬送を全て真空中で行なう為に水
分の吸着も極力なくすことかできる。従って、より良い
防腐効果が得られる利点がある。
〔発明の効果〕
以上説明したように本発明は、アルミニウム合金配線を
形成する工程において、前記合金のドライエツチング後
に、塩素(CuI2)ガス単独のプラズマ処理を施し、
更に酸素系ガスプラズマによるフォトレジストのアッシ
ングを行なうことにより、アフターコロ−ジョンを発生
させる原因となる塩化アルミニウム(AJCρ、)や塩
素(C()を含んだデボ膜を完全に除去し、酸素プラズ
マによってアルミニウム合金の表面に不動態の酸化アル
ミニウム膜を形成し、配線の腐食を防止できる効果があ
る。従って、微細配線を用いる製品の信頼性を高めるの
に、多大なる効果がある。
【図面の簡単な説明】 第1図(a)〜(d)は、本発明の一実施例を示す工程
順概略縦断面図、第2図は本発明を実施したA、R−0
,5%Cu配線の形成された半導体基板を大気中に放置
した場合に、アフターコロ−ジョンか発生する迄の時間
を従来と比較して示したグラフ、第3図(a)〜(c)
は従来の技術を示す工程概略縦断面図である。 1・・・拡散層又は絶縁膜等が形成された半導体基板、
2・・・AJ−0,5%Cu合金、3・・・フォトレジ
ストバタン、4・ Af−0,5%Cu配線、75・・
・デボ膜、6・・・酸化アルミニウム膜。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上にアルミニウム合金配線を形成する工
    程において、半導体基板上に形成された合金をフォトレ
    ジストをマスクとしてドライエッチングを行ない、配線
    を形成した後に、塩素(Cl_2)ガスによるプラズマ
    処理を行ない、次に酸素(O_2)系ガスによりフォト
    レジストのアッシング処理を行なうことを特徴とする半
    導体装置の製造方法。 2、前記アルミニウム合金はバリアメタルとの積層膜で
    あることを特徴とする請求項1記載の半導体装置の製造
    方法。 3、前記フォトレジストのアッシング処理に用いるガス
    は酸素(O_2)ガスとフロンガス(例えばCF_4又
    はCHF_3)の混合ガスであることを特徴とする請求
    項1記載の半導体装置の製造方法。 4、前記アルミニウム合金のドライエッチングと塩素ガ
    スプラズマ処理と酸素系ガスプラズマによるアッシング
    間の搬送は全て真空中にて搬送することを特徴とする請
    求項1記載の半導体装置の製造方法。
JP2132690A 1990-01-30 1990-01-30 半導体装置の製造方法 Pending JPH03225830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132690A JPH03225830A (ja) 1990-01-30 1990-01-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132690A JPH03225830A (ja) 1990-01-30 1990-01-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03225830A true JPH03225830A (ja) 1991-10-04

Family

ID=12052020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132690A Pending JPH03225830A (ja) 1990-01-30 1990-01-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03225830A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316126A (ja) * 1989-03-10 1991-01-24 Hitachi Ltd 試料処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316126A (ja) * 1989-03-10 1991-01-24 Hitachi Ltd 試料処理方法

Similar Documents

Publication Publication Date Title
US4094732A (en) Silicon etching process
US5792672A (en) Photoresist strip method
EP0122776A2 (en) Dry etching aluminum or aluminum alloy layer
JPS5812343B2 (ja) プラズマエツチングしたアルミニウム膜のエツチング処理後の侵食を防止するプラズマパツシベ−シヨン技術
US5462892A (en) Semiconductor processing method for preventing corrosion of metal film connections
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
JPH01214074A (ja) 超伝導性酸化物材料薄膜の製造方法
US6271115B1 (en) Post metal etch photoresist strip method
JP3348454B2 (ja) 酸化防止方法
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
JP3282314B2 (ja) アルミニウム系金属パターンの形成方法
JPH09298199A (ja) 半導体装置及びその製造方法
JPS61185928A (ja) パタ−ン形成法
JPH0341728A (ja) 半導体装置の製造方法
JPH03225830A (ja) 半導体装置の製造方法
JP3082396B2 (ja) 半導体装置の製造方法
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JPH06232093A (ja) 半導体装置の製造方法
US5418397A (en) Semiconductor device having an interconnection pattern
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
JP2661355B2 (ja) 半導体装置の製造方法
JPH03159127A (ja) 半導体装置の製造方法
JPH03180040A (ja) 半導体装置の製造方法
KR0141172B1 (ko) 금속배선 형성방법
JPH04256319A (ja) 半導体装置の製造方法