JPH03226120A - Ｄ／ａ変換器の試験方法及び試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＤ／Ａ変換器の試験方法及び試験装置に係り、
特に動的な特性の試験に好適なり／Ａ変換器の試験方法
及び試験装置に関する。

〔従来の技術〕

近年に高分解能ビデオデイスプレィやＯＡ種機器どの分
野において、ディジタル信号を変換してアナログ信号を
発生するための高速Ｄ／Ａ変換器の需要が急速に高まっ
ている。このような状況に伴ないＤ／Ａ変換器の最高動
作速度における変換特性を試験するための動特性の試験
方法および装置が重要となってきた。従来のこの種のＤ
／Ａ変換器の試験方法については、アイ、イー、イーイ
ー、テストコンファレンス１９８６年の第６５２頁から
第６５９頁（Ｉ　Ｅ　Ｅ　Ｅ　　Ｔｅ５ｔ　Ｃｏｎｆｅ
ｒｅｎｃｅ　１９８８　ｐｐ６５２〜６５９）において
論じられている。

第８図は従来の上記文献で論じられているＤ／Ａ変換器
の動特性試験方法及び装置の一例を示すブロック図で、
第９図はその動作を説明するタイムチャートである。第
８ｒｉ！Ｉにおいて、ｌは被試験Ｄ／Ａ変換器、２はパ
ターン発生器、７０は計算機、２１、２２は周波数シン
セサイザ、３１．３２はタイミング発生器、　４１．４
２はサンプリングヘッド、５１．５２はＡ／Ｄ変換器、
６１．６２はメモリである。パターン発生器２は被試験
Ｄ／Ａ変換器ｌに供給する試験パターンを第９図のよう
に発生する。試験パターンのタイミングは周波数シンセ
サイザ（１）２１に同期したタイミング発生器（１）３
１によって決る。

被試験Ｄ／Ａ変換器１から出力された高速アナログ信号
はサンプリングヘッド（１）４１によって第９図のよう
に等優待間サンプリングされ、入力波形と相似の低速波
形に変換される。この等優待間サンプリングを行う際の
サンプリングクロックは周波数シンセサイザ（２）　２
２の発生周波数に同期したタイミング発生器（２）３２
によって第９図のように発生する。低速波形に変換され
たサンプリングヘッド（１）４１の出力波形はＡ／Ｄ変
換器（１）５１によってディジタル化され、メモリ（１
）６１に記憶した後に計算機７０によって波形解析され
る。同様にサンプリングヘッド（２）４２と、Ａ／Ｄ変
換器（２）５２と、メモリ（２）６２とから構成される
別のサンプリング系統によって、被試験Ｄ／Ａ変換器１
に供給する試験パターンの波形を計測する。以上のよう
に２つのサンプリング系統によって、被試験Ｄ／Ａ変換
器１に供給する試験パターン波形と出力される高速アナ
ログ信号波形とを計測することにより、セトリング時間
などの動特性の試験が可能である。

Ｃ発明が解決しようとする課題〕 上記従来技術は、被試験Ｄ／Ａ変換器１から複数周期に
わたって繰り返して発生される高速アナログ信号波形を
第９図のように少しづつずれたタイミングで等優待間サ
ンプリングして低速の相似波形に変換するため、低速波
形が入力波形に対して忠実に相似変換されるためには、
繰り返して発生される高速アナログ信号波形の波形形状
が全く同一でなければならない、これに対して実際のＤ
／Ａ変換器では内部の複数個の電流スイッチの動作タイ
ミングとラッチ回路のラッチタイミングとが不足した場
合には、タイミングエツジのゆらぎによって複数周期間
に入力した期待値パターンから偶発的に外れた出力を生
ずる場合があり、出力にこのような偶発エラーを生ずる
Ｄ／Ａ変換器をビデオデイスプレィに使用すると発生頻
度が高い場合には管面上にちらつきや色飛びを生じる。

しかしＤ／Ａ変換器の試験においては、このような偶発
的に生じるエラーの有無を試験する必要があるが、上記
従来技術ではこのような繰り返しを持たない現象を計測
することはできない１問題があった・ 本発明の目的は、上記従来技術において困難であった最
高動作速度条件におけるＤ／Ａ変換器の偶発エラーの検
出に適応したＤ／Ａ変換器の試験方法及び試験装置を提
供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のＤ／Ａ変換器の試
験方法及び装置は被試験Ｄ／Ａ変換器の出力波形と上記
被試験Ｄ／Ａ変換器の出力波形と逆位相の出力波形を発
生する基準Ｄ／Ａ変換器の出力波形との電力を合成する
ことによって両者の波形の差分を高精度に検出する波形
合成手段と、波形合成手段の出力に生じた差分波形に含
まれる偶発エラーを検出するための誤差検出手段と、検
出された偶発エラーの発生確率を計数するための計数手
段とを設けて構成したものである。

〔作用〕

上記Ｄ／Ａ変換器の試験方法及び装置は、被試験Ｄ／Ａ
変換器の正常な出力波形を打消すように基準Ｄ／Ａ変換
器の出力波形を発生すると、この両者の出力波形は互い
の出力信号間の干渉をなくしてかつインピーダンス整合
のとれた電力合成器等の波形合成手段を用いることによ
って高精度の波形合成が可能であり、このため波形合成
手段の出力には被試験Ｄ／Ａ変換器に生じた偶発エラー
分だけに相当するパルス波形が得られるから、従って波
形合成手段の出力にウィンド形電圧比較器等の誤差検出
手段を備えることにより偶発エラーの発生の有無を知る
ことができ、このようにしても被試験Ｄ／Ａ変換器の全
ての出力レベルに対して生じた偶発エラーを被試験Ｄ／
Ａ変換器の最高変換周波数での実時間で検出することが
可能となるため、この誤差検出手段によって検出された
偶発エラーの発生頻度を計数手段によって計数すること
により、偶発エラーの発生確率を知ることができる。

〔実施例〕

以下に本発明の実施例を第１図から第７図により説明す
る。

第１図は本発明のＤ／Ａ変換器の試験方法及び装置の第
１の実施例を示すブロック図である。第１図において、
１は被試験Ｄ／Ａ変換器、２はパターン発生器、３はサ
ンプル／ホールド増幅器、４はディジタル比較器、５は
ヒストグラムメモリ。

６はアドレス発生器、３１はタイミング発生器、５１は
Ａ／Ｄ変換器である。

この構成で、タイミング発生器３１は被試験Ｄ／Ａ変換
器１の変換周波数を規定する変換クロックを発生する。

パターン発生器２は変換クロックに同期した任意の試験
パターンを繰り返して発生することが可能であり、被試
験Ｄ／Ａ変換器１の分解能に対応したビット幅を持つ。

サンプル／ホールド増幅器３は被試験Ｄ／Ａ変換器１の
出力波形を整定したタイミングでサンプリングすること
によって被試験Ｄ／Ａ変換器１の出力波形のグリッチや
セトリング特性の影響を除去した波形を得ることができ
る。このようにして被試験Ｄ／Ａ変換器１の出力レベル
を変換クロック毎に抽出した波形をＡ／Ｄ変換器５１に
よってＡ／Ｄ変換する。ここでＡ／Ｄ変換器５１は偶発
エラーの発生がなく。

かつ被試験Ｄ／Ａ変換器１の評価に十分な分解能を持っ
た微分非直線性及び積分非直線性の良好なものを用いる
必要がある０以上のようにディジタル化したデータをデ
ィジタル比較器４によって期待値であるパターン発生器
２の試験パターンと比較することにより、被試験Ｄ／Ａ
変換器１の変換特性を検知することができる。このディ
ジタル比較器４によって検出した特定レベル以上の偶発
エラーの発生頻度を被試験Ｄ／Ａ変換器１に入力した試
験パターンに対応したヒストグラムに変換することによ
って特定の試験パターンを入力した際に発生する偶発エ
ラーの発生確率を得ることができる。ヒストグラムメモ
リ５はこのためのヒストグラムを生成するメモリであり
、アドレス発生器６によって発生したメモリアドレスに
対応した偶発エラーを変換クロック毎に計数してヒスト
グラムを生成するとともに、図示しないＣＰＵへ出力で
きる。

第２図は第１図ヒストグラムメモリ５の説明図である。

第２図において、波形はヒストグラムメモリ５のメモリ
アドレスに対応して被試験Ｄ／Ａ変換器１に正弦波を出
力させた場合の波形例を示し、ｂはこのメモリアドレス
に対応して発生した偶発エラーの発生頻度を示すヒスト
グラムメモリ５のヒストグラムである。第２図のｂに示
すように被試験Ｄ／Ａ変換器１の出力する全ての出力レ
ベルが出力するような試験パターンを用いることによっ
て、複数周期の試験パターンに対して発生した偶発エラ
ーの回数を得ることができる。このため偶発エラーの発
生の有無だけでなくて特定のアドレスあたりの発生回数
が予め定めた不良品レベルに達した被試験Ｄ／Ａ変換器
１を不良と判定することもできる。なお第２図の波形の
試験パターンは説明を容易にするために正弦波を使用し
ているが、擬似ランダムパターンを使用することにより
被試験Ｄ／Ａ変換器１の全ての出力レベルを効率良く試
験できる。

第３図は本発明の第２の実施例を示すブロック図である
。第３図において、第１図の第１の実施例と異なる構成
要素について、７は逆位相パターン発生器、８は基準Ｄ
／Ａ変換器、９はサンプル／ホールド増幅器、１０は電
力合成器、１１は比較器である。

この構成で、タイミング発生器３１及びパターン発生器
２は第１図の第１の実施例と同様に被試験Ｄ／Ａ変換器
１に供給する試験パターンを発生する。一方の逆位相パ
ターン発生器７はパターン発生器２の発生した試験パタ
ーンを被試験Ｄ／Ａ変換器１のアナログ出力波形に対し
て完全に逆位相となるようなパターンに変換する。この
変換された逆位相パターンを基準Ｄ／Ａ変換器８に与え
ることによって、基準Ｄ／Ａ変換器のアナログ出力には
完全に逆位相の波形が得られる。ここで基準Ｄ／Ａ変換
器８には偶発エラーの発生がなく、がつ微分および積分
非直線性の良好なものを用いるようにする。さらに基準
Ｄ／Ａ変換器８のアナログ出力波形に含まれるグリッチ
やセトリング特性の影響を除去するためにサンプル／ホ
ールド増幅器９を用いる。このようにして得られた逆位
相波形は電力合成器１０によって被試験Ｄ／Ａ変換器１
の出力波形と波形合成される。ここで例えば分解能８ビ
ツトで変換周波数１００ＭＨｚクラスのＤ／Ａ変換器の
立上り時間はｉｎｓ程度であり、この波形を精度０．５
％程度で合成するためにはＩＧＨｚ以上の帯域幅と、互
いのＤ／Ａ変換器の出力インピーダンスの不整合によっ
て生ずるリターンロスを一４６ｄＢ以下に低減すること
とが必要である。また、他方のＤ／Ａ変換器の出力の流
入によって生ずる誤動作を防止するために両者の出力間
のアイソレーションを高める必要がある。

第４図は第３図の上記波形合成に適応した電力合成器１
０の構成側図である。第４図において、１０１、１０２
は広帯域増幅器、２０１．２０２．２０３は固定減衰器
、３００は電力合成器である。入力端子■、■より各々
入力した被試験Ｄ／Ａ変換器１と基準Ｄ／Ａ変換器８の
サンプルホールド増幅器９との出力波形の合成波形が出
力端子■に得られる。この波形の合成精度は主として広
帯域増幅器１０１．１０２の出力インピーダンスＺＯと
電力合成器３００の特性インピーダンスとの不整合によ
って生ずるリターンロスによって決まる。これに更にリ
ターンロスの良好な固定減衰器２０１．２０２．２０３
を挿入することにより、−４ＯｄＢ以下の極めて良好な
リターンロス特性を得ることができる。このように、広
帯域増幅器１０１．１０２の出力から見たリターンロス
を大幅に改善できるために、出力波形の反射のない高精
度の波形合成が可能である。また広帯域増幅器１０１、
１０２の利得を、固定減衰器２０１．２０２．２０３及
び電力合成器３００の減衰量を補正するように設定する
ことにより、入出力端子間の信号の減衰を防げると同時
に、広帯域増幅器１０１．１０２の出力と入力間のしゃ
断時性によってＤ／Ａ変換器の相互の出力信号が入力端
子■、■に生ずる量を低減できる。これによって入力端
子■、■に入力した信号波形は相互に高いアイソレーシ
ョン比が実現されると同時にインピーダンス不整合によ
る波形反射のない極めて高精度の波形合成が可能なため
に、変換周波数が数１０ＭＨｚがら１００ＭＨｚ以上の
高速Ｄ／Ａ変換器の出力波形の合成に適応できる。

このようにして第３図において上記の電力合成器１０の
出力には被試験Ｄ／Ａ変換器１に生じた誤差波形が得ら
れる。この波形には被試験Ｄ／Ａ変換ｍ１の出力波形に
生ずるグリッチが含まれる。

このためサンプル／ホールド増幅器３によってこれを除
去し、被試験Ｄ／Ａ変換器１に生じた偶発エラーを含む
誤差波形のみを得ることができる。

この誤差波形の中から特定のレベル以上の誤差をウィン
ド比較器等による比較器１１によって検出することによ
り誤差の発生の有無を検知することが可能となり、これ
を第１の実施例で説明したヒストグラムメモリ５を用い
てヒストグラム化する。

このようにして第１図の第１の実施例と同様に特定の試
験パターンが入力された際に発生する偶発エラーの発生
確率を得ることができる。

第５図は第３図の動作説明図である。次に上記の第２の
実施例の動作を第５図を用いて更に詳細に説明する。第
５図において波形ａは被試験Ｄ／Ａ変換器１の出力波形
であり、説明を簡単にするために正弦波の試験パターン
の例を示す。この例では３ケ所に偶発エラーが発生して
いる。波形すはサンプル／ホールド増幅器９の出力に得
られた逆位相の基準波形を示す。波形Ｃはサンプル／ホ
ールド増幅器３の出力に得られた波形ａと波形すとの合
成波形を示し、波形ａのうちの偶発エラーのみが出力さ
れていることを示す。波形ｄは比較器１１において比較
電圧ＶＨｙ　ｖＬ以上のレベルの偶発エラーを検出する
例を示す。波形ｅは偶発エラーの発生箇所に対応した比
較器１１の検出出力を示す。

上記のように本発明の第２の実施例を用いることによっ
て、第１図のＡ／Ｄ変換器５１を用いることなく、被試
験Ｄ／Ａ変換！１１で発生した偶発エラーの発生確率を
得ることができる。また第１の実施例では高速のＤ／Ａ
変換器１の試験を行なう際に、高速の出力波形を評価す
るために極めて高性能のＡ／Ｄ変換器５１が必要である
のに対し、この第２の実施例ではこれが不要であって特
に高速のＤ／Ａ変換器１の試験に好適である。また、試
験パターンは第１の実施例と同様に任意で良いことは言
うまでも無い。

第６図は本発明の第３の実施例を示すブロック図である
。第６図において、第３図の第２の実施例と異なる構成
要素について、１２は周波数シンセサイザ（１）、１３
は周波数シンセサイザ（２）、１４は低域通過フィルタ
である。

この構成で、第６図では第３図の基準Ｄ／Ａ変換器８に
対して逆位相の正弦波を用いている点が異なる。周波数
シンセサイザ（２）１３は第３図の第２の実施例と同様
に試験パターンの繰り返し周波数を規定する。これに対
して周波数シンセサイザ（１）１２では被試験Ｄ／Ａ変
換器１から出力される正弦波に対して逆位相の正弦波を
発生する。次の低域通過フィルタ１４は周波数シンセサ
イザ（１）１２の出力信号の歪率とＳＮ比を改善するた
めのものである。ここで周波数シンセサイザ（１）１２
と周波数シンセサイザ（２）１３は単一の基準周波数発
生器によって発生した基準周波数を供給することで相対
的な周波数変動をなくしている。電力合成器１０の以後
の動作は第３図の第２の実施例と同様である。

第７図は第６図の動作説明図である。次に第７図を用い
て第２の実施例の動作を更に詳細に説明する。第７図に
おいて、波形ａは被試験Ｄ／Ａ変換器１の出力波形を示
し、３箇所に偶発エラーが発生した場合の例を示す。波
形すは低域通過フィルタ１４の出力に得られた逆位相の
正弦波を示す。

波形Ｃはサンプル／ホールド増幅器３に得られた波形ａ
と波形すとの合成波形を示し、偶発エラーのみが出力さ
れている。波形ｄは比較器１１において比較電圧ＶＨ＋
　ｖＬ以上のレベルの偶発エラーを検出する例を示す。

波形ｅは偶発エラーの発生箇所に対応した比較器１１の
検出出力を示す。

上記のように、第３図の第２の実施例では被試験Ｄ／Ａ
変換器１の出力波形の逆位相波形を得るために基ｉ１！
Ｄ／Ａ変換！ＩＩ８を使用したが、しかし変換クロック
の向上に伴ない基準Ｄ／Ａ変換器８の実効的な精度が低
下するため高精度の逆位相波形を得るのが困難となる。

これに対して第６図の第３の実施例では高精度の波形が
容易に得られる正弦波を用いるために高精度の試験が可
能である。

なお本発明はＤ／Ａ変換器を含むアナログ・ディジタル
混在回路網の試験に適用できる。

〔発明の効果〕

本発明によれば、Ｄ／Ａ変換器の出方に発生する偶発エ
ラーを変換クロック毎に検出できるため。

短時間で大量の試験パターンに対して効率の良い試験が
可能である。特に変換周波数が数１０ＭＨｚ以上のＤ／
Ａ変換器の場合に最高変換周波数において発生する偶発
エラーの発生頻度による発生確率を計数できるため、従
来の単なる変換誤差の有無の検出だけでなくて統計的な
良否判定基準を与えることができる。すなわち本試験方
法を用いることにより、Ｄ／Ａ変換器を介在したアナロ
グ信号とディジタル信号間における通信品質を左右する
ビット誤り率の計測が可能である。また上記のような本
発明による試験方法によって試験を行なうことにより、
従来の試験方法によるＤ／Ａ変換器に比べて高い品質を
保障できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図のヒストグラムメモリの説明図、第３図は第
２の実施例を示すブロック図、第４図は第３図の電力合
成器の構成何回、第５図は第３図の動作説明図、第６図
は第３の実施例を示すブロック図、第７図は第３の実施
例を示すブロック図、第８図は従来例を示すブロック図
、第９図は第８図の動作説明図である。 １・・・被試験Ｄ／Ａ変換器、２・・・パターン発生器
、３・・・サンプル／ホールド増幅器、４・・・ディジ
タル比較器、５・・・ヒストグラムメモリ、６・・・ア
ドレス発生器、７・・・逆位相パターン発生器、８・・
・基準Ｄ／Ａ変換器、９・・・サンプル／ホールド増幅
器、１゜・・・電力合成器、１１・・・比較器、１２．
１３・・・周波数シンセサイザ、１４・・・低域通過フ
ィルタ、３１・・・タイミング発生器、５１・・・Ａ／
Ｄ変換器、１０１．１０２・・・広帯域増幅器、　２０
１．２０２．２０３・・・固定減衰器、３００・・・電
力合成器。

Claims (1)

1. 【特許請求の範囲】 １、Ｄ／Ａ変換器の試験方法において、試験対象のＤ／
   Ａ変換器の出力に偶発的に発生したエラーを検出して計
   数することを特徴とするＤ／Ａ変換器の試験方法。 ２、Ｄ／Ａ変換器の試験装置において、試験対象のＤ／
   Ａ変換器の出力に偶発的に発生したエラーを検出して計
   数する手段を備えたことを特徴とするＤ／Ａ変換器の試
   験装置。 ３、Ｄ／Ａ変換器を含むアナログ・ディジタル混在回路
   網の試験方法において、Ｄ／Ａ変換器の偶発的に発生し
   たエラーを検出して誤り率を計数することを特徴とする
   Ｄ／Ａ変換器の試験方法。 ４、Ｄ／Ａ変換器を含むアナログ・ディジタル混在回路
   網の試験装置において、Ｄ／Ａ変換器の偶発的に発生し
   たエラーを検出して誤り率を計数する手段を備えたこと
   を特徴とするＤ／Ａ変換器の試験装置。 ５、Ｄ／Ａ変換器の誤り率の計数のための試験データに
   乱数データを用いることを特徴とする請求項３記載のＤ
   ／Ａ変換器の試験方法。 ６、Ｄ／Ａ変換器の誤り率の計数のための試験データに
   乱数データを用いることを特徴とする請求項４記載のＤ
   ／Ａ変換器の試験装置。 ７、偶発的に発生したエラーの計数出力から偶発的に発
   生したエラーの発生頻度を計数することを特徴とする請
   求項１記載のＤ／Ａ変換器の試験方法。 ８、偶発的に発生したエラーの計数手段の出力から偶発
   的に発生したエラーの発生頻度を計数する手段を設けた
   ことを特徴とする請求項２記載のＤ／Ａ変換器の試験装
   置。 ９、偶発的に発生したエラーの発生頻度の計数手段にヒ
   ストグラムを用いることを特徴とする請求項８記載のＤ
   ／Ａ変換器の試験装置。 １０、偶発的に発生したエラーの発生頻度による発生確
   率が一定値以下のＤ／Ａ変換器を良品と判定することを
   特徴とする請求項７記載のＤ／Ａ変換器の試験方法。 １１、試験対象のＤ／Ａ変換器と、上記Ｄ／Ａ変換器の
   出力波形をＡ／Ｄ変換するＡ／Ｄ変換手段と、上記Ａ／
   Ｄ変換手段の出力データと上記試験対象のＤ／Ａ変換器
   に入力した試験データとを比較することによりＤ／Ａ変
   換器の出力に偶発的に発生したエラーを検出する手段と
   を備えたことを特徴とするＤ／Ａ変換器の試験装置。 １２、試験対象のＤ／Ａ変換器と、上記試験対象のＤ／
   Ａ変換器の出力波形と逆位相の波形を発生する逆位相波
   形発生手段と、上記試験対象のＤ／Ａ変換器の出力波形
   と上記逆位相波形発生手段の発生した逆位相波形との電
   力等を合成する電力合成手段等の波形合成手段と、上記
   電力合成手段の出力によりＤ／Ａ変換器の出力に発生し
   た偶発的なエラーを検出する手段と、必要に応じて設け
   られる検出エラーの計数手段とを備えたことを特徴とす
   るＤ／Ａ変換器の試験装置。 １３、上記逆位相波形発生手段に逆位相データ発生器と
   Ｄ／Ａ変換器を用いることを特徴とする請求項１２記載
   のＤ／Ａ変換器の試験装置。 １４、上記逆位相波形発生手段に試験データと対応して
   逆位相正弦波発生器を用いることを特徴とする請求項１
   ２記載のＤ／Ａ変換器の試験装置。 １５、上記電力合成手段に特性インピーダンスの整合の
   とれた電力合成器を用いることを特徴とする請求項１２
   記載のＤ／Ａ変換器の試験装置。