JPH0322692B2 - - Google Patents
Info
- Publication number
- JPH0322692B2 JPH0322692B2 JP58250530A JP25053083A JPH0322692B2 JP H0322692 B2 JPH0322692 B2 JP H0322692B2 JP 58250530 A JP58250530 A JP 58250530A JP 25053083 A JP25053083 A JP 25053083A JP H0322692 B2 JPH0322692 B2 JP H0322692B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- etching
- nitride film
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路の製作にあたり、近
年多用されている窒化珪素膜、特に、水分を含む
雰囲気中で熱処理を受けた後の窒化珪素膜を除去
するエツチング方法に関する。
年多用されている窒化珪素膜、特に、水分を含む
雰囲気中で熱処理を受けた後の窒化珪素膜を除去
するエツチング方法に関する。
従来例の構成とその問題点
窒化珪素膜は、半導体集積回路の製作に際して
多用されるに至つている選択酸化のためのマス
ク、あるいは、不揮発性メモリ素子のゲート絶縁
膜などとして用いられている。この窒化珪素膜の
使用にあたつては、パターン形成のためのエツチ
ングあるいは、半導体基板上から除去するための
エツチングが不可欠となる。
多用されるに至つている選択酸化のためのマス
ク、あるいは、不揮発性メモリ素子のゲート絶縁
膜などとして用いられている。この窒化珪素膜の
使用にあたつては、パターン形成のためのエツチ
ングあるいは、半導体基板上から除去するための
エツチングが不可欠となる。
ところで、エツチングに先行して水分を含む雰
囲気中での熱処理が窒化珪素膜に施されると、窒
化珪素膜を溶解除去するエツチング液では除去す
ることができない副生物が生成され、エツチング
後に残渣として半導体基板上に残り、この後、さ
らに実施される酸化処理の工程において酸化を妨
げる原因となる。この副生物は、窒化珪素膜が水
により分解して生じるアンモニアが、窒化珪素膜
のピンホール、窒化珪素膜と下地との界面などか
ら侵入することにより生成されたSiXNyOZで示さ
れる物質で、ホワイトリボンあるいはホワイトス
ポツトと称されるものである。この副成物による
影響は、たとえば、薄いゲート酸化膜を形成する
ことが要求されるMOS形ダイナミツクメモリな
どにおいて無視できなくなる。
囲気中での熱処理が窒化珪素膜に施されると、窒
化珪素膜を溶解除去するエツチング液では除去す
ることができない副生物が生成され、エツチング
後に残渣として半導体基板上に残り、この後、さ
らに実施される酸化処理の工程において酸化を妨
げる原因となる。この副生物は、窒化珪素膜が水
により分解して生じるアンモニアが、窒化珪素膜
のピンホール、窒化珪素膜と下地との界面などか
ら侵入することにより生成されたSiXNyOZで示さ
れる物質で、ホワイトリボンあるいはホワイトス
ポツトと称されるものである。この副成物による
影響は、たとえば、薄いゲート酸化膜を形成する
ことが要求されるMOS形ダイナミツクメモリな
どにおいて無視できなくなる。
MOS形ダイナミツクメモリの分野では、大容
量化、高集積化のための取り組みが活発に進めら
れている。このためには、メモリセル容量のゲー
ト酸化膜の厚さを薄くして容量の増加をはかり、
メモリセルのサイズを縮少する必要がある。実際
には、ゲート酸化膜として、20nｍ程度の極めて
薄い二酸化珪素膜を形成することが要求される。
また、この二酸化珪素膜は、高耐圧で、しかも、
高い信頼性を有するものでなければならない。こ
のような二酸化珪素膜の形成に先だつて、窒化珪
素膜をマスクとした選択酸化処理を施した場合、
酸化のための雰囲気が水蒸気を含むものである
と、上記の副生物が生成されるところとなり、し
かも、窒化珪素膜の除去後もこれが残渣として半
導体基板上に残るため、ゲート酸化膜となる薄い
二酸化珪素膜の形成時にこの残渣より酸化が妨げ
られる。したがつて、ゲート酸化膜の耐圧ならび
に信頼性に低下をきたす。また、選択酸化処理の
後に窒化珪素膜はリン酸で除去されるが、溶解速
度が遅いため、作業能率が低い問題を生じる。
量化、高集積化のための取り組みが活発に進めら
れている。このためには、メモリセル容量のゲー
ト酸化膜の厚さを薄くして容量の増加をはかり、
メモリセルのサイズを縮少する必要がある。実際
には、ゲート酸化膜として、20nｍ程度の極めて
薄い二酸化珪素膜を形成することが要求される。
また、この二酸化珪素膜は、高耐圧で、しかも、
高い信頼性を有するものでなければならない。こ
のような二酸化珪素膜の形成に先だつて、窒化珪
素膜をマスクとした選択酸化処理を施した場合、
酸化のための雰囲気が水蒸気を含むものである
と、上記の副生物が生成されるところとなり、し
かも、窒化珪素膜の除去後もこれが残渣として半
導体基板上に残るため、ゲート酸化膜となる薄い
二酸化珪素膜の形成時にこの残渣より酸化が妨げ
られる。したがつて、ゲート酸化膜の耐圧ならび
に信頼性に低下をきたす。また、選択酸化処理の
後に窒化珪素膜はリン酸で除去されるが、溶解速
度が遅いため、作業能率が低い問題を生じる。
第１図は、従来の方法によりMOS形メモリセ
ルを製造する過程を説明するための部分拡大断面
図である。先ず、第１図ａで示すように、ｐ形シ
リコン基板１の上に二酸化珪素膜２と窒素珪素膜
３が積層配置された出発材料を準備し、続いて、
第１図ｂで示すように、フオトレジスト層４を用
いる周知の写真食刻法で窒化珪素膜３に食刻処理
を施し、さらに二酸化窒素膜２を通してボロンイ
オンをイオン注入することにより、チヤネルスト
ツパ領域形成用のイオン注入層５を形成する。次
いで、フオトレジスト層４をすべて除去し、引き
続いて、高温の水蒸気雰囲気中で酸化処理を施す
ことにより、窒化珪素膜３で被覆されていないシ
リコン基板部が選択的に酸化され、素子分離用の
二酸化珪素膜６が形成されるとともに、イオン注
入層５の中のボロンイオンの活性化がはかられ、
チヤネルストツパ領域５１が形成される。また、
窒化珪素膜３の表面上にも薄い二酸化珪素膜７が
形成される〔第１図ｃ〕。ところで、この選択酸
化工程で、窒化珪素膜３の直下のシリコン基板表
面上に副生物８が生成される。なお、この選択酸
化工程で窒化珪素膜３が酸化されてできる二酸化
珪素膜７の厚みは極めて薄く、1000℃の水蒸気雰
囲気中で酸化処理を施し、1μｍの厚さの二酸化
珪素膜６を形成した場合、約10nｍの厚さであ
る。こののち、フツ酸およびリン酸を用いて二酸
化珪素膜７，２および窒化珪素膜３を除去する。
この工程で、150℃〜160℃に加熱した熱リン酸を
用いたときの窒化珪素膜のエツチング速度は、
1.5nｍ／分程度と極めて遅く作業性が低い。ま
た、熱リン酸では、リン酸濃度の経時変化が大き
く、エツチングのむらも発生する。一方、二酸化
珪素膜７と２はフツ酸により容易に除去される。
しかしながら、副生物８は、上記のエツチング液
のいずれでもエツチングされず、したがつて、第
１図ｄで示すように、ｐ形シリコン基板１の表面
上に残渣として残る。第１図ｅは、こののち、ゲ
ート酸化膜となる二酸化珪素膜９を形成し、さら
にこの上に、n+形多結晶シリコン電極１０を形
成したのちの状態を示す図であるが、副生物８の
部分では酸化が妨げられて副生物８がそのまま二
酸化珪素膜９の中に残り、ピンホールの発生ある
いは耐圧の低下が引き起こされところとなる。こ
の問題の発生は、ゲート酸化膜厚が小さくなるに
したがつて顕著になる。
ルを製造する過程を説明するための部分拡大断面
図である。先ず、第１図ａで示すように、ｐ形シ
リコン基板１の上に二酸化珪素膜２と窒素珪素膜
３が積層配置された出発材料を準備し、続いて、
第１図ｂで示すように、フオトレジスト層４を用
いる周知の写真食刻法で窒化珪素膜３に食刻処理
を施し、さらに二酸化窒素膜２を通してボロンイ
オンをイオン注入することにより、チヤネルスト
ツパ領域形成用のイオン注入層５を形成する。次
いで、フオトレジスト層４をすべて除去し、引き
続いて、高温の水蒸気雰囲気中で酸化処理を施す
ことにより、窒化珪素膜３で被覆されていないシ
リコン基板部が選択的に酸化され、素子分離用の
二酸化珪素膜６が形成されるとともに、イオン注
入層５の中のボロンイオンの活性化がはかられ、
チヤネルストツパ領域５１が形成される。また、
窒化珪素膜３の表面上にも薄い二酸化珪素膜７が
形成される〔第１図ｃ〕。ところで、この選択酸
化工程で、窒化珪素膜３の直下のシリコン基板表
面上に副生物８が生成される。なお、この選択酸
化工程で窒化珪素膜３が酸化されてできる二酸化
珪素膜７の厚みは極めて薄く、1000℃の水蒸気雰
囲気中で酸化処理を施し、1μｍの厚さの二酸化
珪素膜６を形成した場合、約10nｍの厚さであ
る。こののち、フツ酸およびリン酸を用いて二酸
化珪素膜７，２および窒化珪素膜３を除去する。
この工程で、150℃〜160℃に加熱した熱リン酸を
用いたときの窒化珪素膜のエツチング速度は、
1.5nｍ／分程度と極めて遅く作業性が低い。ま
た、熱リン酸では、リン酸濃度の経時変化が大き
く、エツチングのむらも発生する。一方、二酸化
珪素膜７と２はフツ酸により容易に除去される。
しかしながら、副生物８は、上記のエツチング液
のいずれでもエツチングされず、したがつて、第
１図ｄで示すように、ｐ形シリコン基板１の表面
上に残渣として残る。第１図ｅは、こののち、ゲ
ート酸化膜となる二酸化珪素膜９を形成し、さら
にこの上に、n+形多結晶シリコン電極１０を形
成したのちの状態を示す図であるが、副生物８の
部分では酸化が妨げられて副生物８がそのまま二
酸化珪素膜９の中に残り、ピンホールの発生ある
いは耐圧の低下が引き起こされところとなる。こ
の問題の発生は、ゲート酸化膜厚が小さくなるに
したがつて顕著になる。
この問題を排除するため、副生物を酸化させて
取り除く方法も試みられてはいるが、副生物を完
全に除去するには不十分である。
取り除く方法も試みられてはいるが、副生物を完
全に除去するには不十分である。
以上説明したように、従来の方法では、窒化珪
素膜を能率的に、しかも、確実に除去することが
できず、窒化珪素膜の除去に長い時間を要するこ
と、集積度の向上をはかるために必要とされる薄
い二酸化珪素膜の形成が困難となることなどの不
都合をきたしていた。
素膜を能率的に、しかも、確実に除去することが
できず、窒化珪素膜の除去に長い時間を要するこ
と、集積度の向上をはかるために必要とされる薄
い二酸化珪素膜の形成が困難となることなどの不
都合をきたしていた。
発明の目的
本発明の目的は、半導体基板上に形成され、さ
らに、水分を含む雰囲気中で熱処理が施されたの
ちの窒化珪素膜を短時間で除去できるとともに、
水分を含む雰囲気中の熱処理で生成される副生物
も完全に溶解除去することができる窒化珪素膜の
エツチング方法を提供することにある。
らに、水分を含む雰囲気中で熱処理が施されたの
ちの窒化珪素膜を短時間で除去できるとともに、
水分を含む雰囲気中の熱処理で生成される副生物
も完全に溶解除去することができる窒化珪素膜の
エツチング方法を提供することにある。
発明の構成
本発明の窒化珪素膜のエツチング方法は、所定
の領域上に窒化珪素膜が形成され、さらに、水分
を含む雰囲気中で熱処理が施された半導体基板
に、フツ素イオンを含むリン酸溶液を用いたエツ
チング処理を施し、前記窒化珪素膜を除去する方
法である。このエツチング方法によれば、窒化珪
素膜、この上に形成される二酸化珪素膜ならびに
水分を含む雰囲気中での熱処理で生成される副生
物を同一の溶液で短時間に除去することができ、
副生物が残渣として残ることに起因する不都合を
排除することが可能になる。
の領域上に窒化珪素膜が形成され、さらに、水分
を含む雰囲気中で熱処理が施された半導体基板
に、フツ素イオンを含むリン酸溶液を用いたエツ
チング処理を施し、前記窒化珪素膜を除去する方
法である。このエツチング方法によれば、窒化珪
素膜、この上に形成される二酸化珪素膜ならびに
水分を含む雰囲気中での熱処理で生成される副生
物を同一の溶液で短時間に除去することができ、
副生物が残渣として残ることに起因する不都合を
排除することが可能になる。
実施例の説明
以下に、本発明の窒化珪素膜のエツチング方法
を、実施例を示して詳しく説明する。
を、実施例を示して詳しく説明する。
実施例 １
半導体基板に、選択酸化のマスクとして窒化珪
素膜を用いた選択酸化処理を施し、第１図ｃで示
した構造と等価な構造を得たのち、リン酸（80％
濃度）にフツ化アンモニウム（46％濃度）を容積
化で１％添加したエツチング液を準備し、このエ
ツチング液の液温と１分間あたりのエツチング速
度の関係を確認した。
素膜を用いた選択酸化処理を施し、第１図ｃで示
した構造と等価な構造を得たのち、リン酸（80％
濃度）にフツ化アンモニウム（46％濃度）を容積
化で１％添加したエツチング液を準備し、このエ
ツチング液の液温と１分間あたりのエツチング速
度の関係を確認した。
第２図は、この関係をあらわすグラフであり、
曲線Ａは二酸化珪素膜のエツチング速度と液温の
関係を、曲線Ｂは窒化珪素膜のエツチング速度と
液温の関係を示す。図示するように、本発明のエ
ツチング方法によると、同一のエツチング液によ
り、二酸化珪素膜と窒化珪素膜の双方をエツチン
グすることができ、たとえば、液温を120℃に設
定したとき、前者のエツチング速度は2.0nｍ／
分、後者のエツチング速度は6.0nｍ／分である。
したがつて、たとえば、120nｍの厚さの窒化珪
素膜上に10nｍの厚さの二酸化珪素膜が形成され
た半導体基板に対して液温が120℃とされたエツ
チング液によるエツチング処理を施すならば、二
酸化珪素膜の除去に５分、窒化珪素膜の除去に20
分の時間を費いやすこにより窒化珪素膜を完全に
除去することができる。また、こののち、引き続
いて10分間程度のエツチング処理を施すならば、
副生物も確実に除去されることが確認された。
曲線Ａは二酸化珪素膜のエツチング速度と液温の
関係を、曲線Ｂは窒化珪素膜のエツチング速度と
液温の関係を示す。図示するように、本発明のエ
ツチング方法によると、同一のエツチング液によ
り、二酸化珪素膜と窒化珪素膜の双方をエツチン
グすることができ、たとえば、液温を120℃に設
定したとき、前者のエツチング速度は2.0nｍ／
分、後者のエツチング速度は6.0nｍ／分である。
したがつて、たとえば、120nｍの厚さの窒化珪
素膜上に10nｍの厚さの二酸化珪素膜が形成され
た半導体基板に対して液温が120℃とされたエツ
チング液によるエツチング処理を施すならば、二
酸化珪素膜の除去に５分、窒化珪素膜の除去に20
分の時間を費いやすこにより窒化珪素膜を完全に
除去することができる。また、こののち、引き続
いて10分間程度のエツチング処理を施すならば、
副生物も確実に除去されることが確認された。
従来の方法では、周知のバツフアエツチにより
二酸化珪素膜を簡単に除去できるものの、リン酸
による窒化珪素膜のエツチング速度が、リン酸の
加熱温度が約155℃の下でも1.5nｍ／分と極めて
遅いため、窒化珪素膜の除去には多大な時間が必
要であつたが、本発明によれば、約３分の１の時
間で窒化珪素膜を除去することが可能である。な
お、エツチング液へのフツ化アンモニウムの添加
量であるが、容量比で0.5％に満たないときには
上記の効果が小さくなる。したがつて、フツ化ア
ンモニウムの添加量は0.5％を越える量とするこ
とがのぞましい。
二酸化珪素膜を簡単に除去できるものの、リン酸
による窒化珪素膜のエツチング速度が、リン酸の
加熱温度が約155℃の下でも1.5nｍ／分と極めて
遅いため、窒化珪素膜の除去には多大な時間が必
要であつたが、本発明によれば、約３分の１の時
間で窒化珪素膜を除去することが可能である。な
お、エツチング液へのフツ化アンモニウムの添加
量であるが、容量比で0.5％に満たないときには
上記の効果が小さくなる。したがつて、フツ化ア
ンモニウムの添加量は0.5％を越える量とするこ
とがのぞましい。
実施例 ２
実施例１で示したエツチング液の使用により、
二酸化珪素膜、窒化珪素膜および副生物の全てを
除去したのち、この部分に、厚さが20nｍの二酸
化珪素膜（ゲート酸化膜）を形成し、さらに、こ
の上にN+形の多結晶シリコン電極を形成するこ
とにより、第１図ｅで示した構造と等価な構造を
得、ゲート酸化膜の絶縁破壊電圧分布を従来法に
よるものと比較した。
二酸化珪素膜、窒化珪素膜および副生物の全てを
除去したのち、この部分に、厚さが20nｍの二酸
化珪素膜（ゲート酸化膜）を形成し、さらに、こ
の上にN+形の多結晶シリコン電極を形成するこ
とにより、第１図ｅで示した構造と等価な構造を
得、ゲート酸化膜の絶縁破壊電圧分布を従来法に
よるものと比較した。
第３図は、絶縁破壊強度と累積破壊率の関係を
あらわすグラフであり、曲線Ｃは本発明のエツチ
ング方法でエツチングがなされたものの関係を、
曲線Ｄは従来のリン酸エツチング処理で窒化珪素
膜のエツチングがなされたものの関係を示す。図
示すように、従来の方法によるものでは、電界強
度が約4MV／cmで累積破壊率は100％となつた
が、本発明のエツチング方法を適用して形成した
ものでは、累積破壊率が100％に達する電界強度
は約10MV／cmであり、著るしい耐圧分布の向上
がみられる。
あらわすグラフであり、曲線Ｃは本発明のエツチ
ング方法でエツチングがなされたものの関係を、
曲線Ｄは従来のリン酸エツチング処理で窒化珪素
膜のエツチングがなされたものの関係を示す。図
示すように、従来の方法によるものでは、電界強
度が約4MV／cmで累積破壊率は100％となつた
が、本発明のエツチング方法を適用して形成した
ものでは、累積破壊率が100％に達する電界強度
は約10MV／cmであり、著るしい耐圧分布の向上
がみられる。
以上、本発明を、MOS形メモリセルの選択酸
化マスクとなる窒化珪素膜の除去を例示して説明
したのであるが、本発明は窒化珪素膜をゲート絶
縁膜として用いる不揮発性メモリ素子などの製造
にも適用することができる。さらに、窒化珪素膜
のエツチングも上述した全面エツチングに限られ
るものではなく、選択エツチングであつてもよい
こと勿論である。
化マスクとなる窒化珪素膜の除去を例示して説明
したのであるが、本発明は窒化珪素膜をゲート絶
縁膜として用いる不揮発性メモリ素子などの製造
にも適用することができる。さらに、窒化珪素膜
のエツチングも上述した全面エツチングに限られ
るものではなく、選択エツチングであつてもよい
こと勿論である。
発明の効果
本発明の窒化珪素のエツチング方法によれば、
窒化珪素膜のエツチングは勿論のこと、二酸化珪
素膜ならびにSiXNyOZで示され、従来法の下では
残渣として半導体基板上に残されていた窒化物を
も同一のエツチング液でエツチングすることがで
き、また、これらのエツチングを、従来の方法よ
りも短時間で行なうことが可能となる。このた
め、窒化珪素膜のエツチング作業の能率を高める
ことができること、副成物が残渣として残ること
のない面状態が得られるため、高い信頼性を有す
る薄い熱酸化膜を窒化珪素の除去された面に形成
することができ、たとえば、MOS形ダイナミツ
クメモリの大容量化、高集積化をはかることがで
きることなどの効果が奏される。
窒化珪素膜のエツチングは勿論のこと、二酸化珪
素膜ならびにSiXNyOZで示され、従来法の下では
残渣として半導体基板上に残されていた窒化物を
も同一のエツチング液でエツチングすることがで
き、また、これらのエツチングを、従来の方法よ
りも短時間で行なうことが可能となる。このた
め、窒化珪素膜のエツチング作業の能率を高める
ことができること、副成物が残渣として残ること
のない面状態が得られるため、高い信頼性を有す
る薄い熱酸化膜を窒化珪素の除去された面に形成
することができ、たとえば、MOS形ダイナミツ
クメモリの大容量化、高集積化をはかることがで
きることなどの効果が奏される。
第１図ａ〜ｅは、従来の方法によりMOS形メ
モリセルを製造する過程を説明するための部分拡
大断面図、第２図は本発明のエツチング方法で用
いるエツチング液の酸化珪素膜および窒化珪素膜
に対するエツチング速度の液温依存性を示すグラ
フ、第３図は本発明のエツチング方法と従来のエ
ツチング方法で窒化珪素膜を除去し、この部分に
ゲートを形成した場合のゲート酸化膜の絶縁破壊
電圧分布を比較して示したグラフである。 １……ｐ形シリコン基板、２，７……二酸化珪
素膜、３……窒化珪素膜、４……フオトレジスト
層、５……イオン注入層、６……絶縁分離用の二
酸化珪素膜、５１……チヤネルストツパ領域、８
……副成物、９……ゲート酸化膜となる二酸化珪
素膜、１０……n+形多結晶シリコン電極。
モリセルを製造する過程を説明するための部分拡
大断面図、第２図は本発明のエツチング方法で用
いるエツチング液の酸化珪素膜および窒化珪素膜
に対するエツチング速度の液温依存性を示すグラ
フ、第３図は本発明のエツチング方法と従来のエ
ツチング方法で窒化珪素膜を除去し、この部分に
ゲートを形成した場合のゲート酸化膜の絶縁破壊
電圧分布を比較して示したグラフである。 １……ｐ形シリコン基板、２，７……二酸化珪
素膜、３……窒化珪素膜、４……フオトレジスト
層、５……イオン注入層、６……絶縁分離用の二
酸化珪素膜、５１……チヤネルストツパ領域、８
……副成物、９……ゲート酸化膜となる二酸化珪
素膜、１０……n+形多結晶シリコン電極。
Claims (1)
- 【特許請求の範囲】 １ 所定の領域上に窒化珪素膜が形成され、さら
に、水分を含む雰囲気中で熱処理が施された半導
体基板に、フツ素イオンを含むリン酸溶液を作用
させ、前記窒化珪素膜をエツチングすることを特
徴とする窒化珪素膜のエツチング方法。 ２ 窒化珪素膜が選択酸化用のマスクであること
を特徴とする特許請求の範囲第１項に記載の窒化
珪素膜のエツチング方法。 ３ リン酸にフツ化アンモニウムを添加してフツ
素イオンを含むリン酸溶液が形成されていること
を特徴とする特許請求の範囲第１項に記載の窒化
珪素膜のエツチング方法。 ４ リン酸へのフツ化アンモニウムの添加量が、
0.5容量パーセント以上に選定されていることを
特徴とする特許請求の範囲第１項に記載の窒化珪
素膜のエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250530A JPS60137024A (ja) | 1983-12-26 | 1983-12-26 | 窒化珪素膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58250530A JPS60137024A (ja) | 1983-12-26 | 1983-12-26 | 窒化珪素膜のエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137024A JPS60137024A (ja) | 1985-07-20 |
| JPH0322692B2 true JPH0322692B2 (ja) | 1991-03-27 |
Family
ID=17209262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58250530A Granted JPS60137024A (ja) | 1983-12-26 | 1983-12-26 | 窒化珪素膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137024A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890003218B1 (ko) * | 1987-03-07 | 1989-08-26 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| JPH09275091A (ja) * | 1996-04-03 | 1997-10-21 | Mitsubishi Electric Corp | 半導体窒化膜エッチング装置 |
| US5981401A (en) * | 1998-03-13 | 1999-11-09 | Micron Technology, Inc. | Method for selective etching of anitreflective coatings |
| US6162370A (en) * | 1998-08-28 | 2000-12-19 | Ashland Inc. | Composition and method for selectively etching a silicon nitride film |
| KR100505401B1 (ko) * | 1999-06-21 | 2005-08-04 | 주식회사 하이닉스반도체 | 반도체 소자의 표면처리방법 |
| KR100327342B1 (ko) * | 1999-10-27 | 2002-03-06 | 윤종용 | 반도체소자 제조용 식각조성물 및 이 식각조성물을 이용한 식각방법 |
| JP2005268605A (ja) * | 2004-03-19 | 2005-09-29 | Daikin Ind Ltd | ＳｉＮ膜の選択エッチング液及びエッチング方法 |
| WO2006018974A1 (ja) * | 2004-08-17 | 2006-02-23 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| JP7656569B2 (ja) * | 2022-05-17 | 2025-04-03 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728947B2 (ja) * | 1973-04-13 | 1982-06-19 | ||
| JPS5492595A (en) * | 1977-12-28 | 1979-07-21 | Seiko Epson Corp | Photoetching method for sio2 film |
-
1983
- 1983-12-26 JP JP58250530A patent/JPS60137024A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60137024A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605594B2 (ja) | 半導体装置の製造方法 | |
| JP2001035841A (ja) | ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液 | |
| US5328867A (en) | Peroxide clean before buried contact polysilicon deposition | |
| JPH0322692B2 (ja) | ||
| US4356041A (en) | Method of fabricating a mis-type device by using a gate electrode and selectively implanted nitride layer | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| KR960006344B1 (ko) | 표면적이 극대화된 전하저장전극 도전층 형성방법 | |
| JPH10233392A (ja) | 半導体装置の製造方法 | |
| KR100615121B1 (ko) | 반도체 장치 제조 방법 | |
| JPS58121682A (ja) | 二重ゲ−ト半導体素子の製造方法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| KR100196516B1 (ko) | 강유전체 램 제조방법 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
| KR100448859B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JP2000040808A (ja) | 半導体不揮発性記憶素子 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JP3196373B2 (ja) | 半導体装置の製造方法 | |
| JP2002124578A (ja) | 半導体装置の製造方法 | |
| JPS60163466A (ja) | 半導体装置の製造方法 |