JPH03227529A - ＧａＡｓを用いた半導体デバイス構造 - Google Patents
ＧａＡｓを用いた半導体デバイス構造Info
- Publication number
- JPH03227529A JPH03227529A JP2024112A JP2411290A JPH03227529A JP H03227529 A JPH03227529 A JP H03227529A JP 2024112 A JP2024112 A JP 2024112A JP 2411290 A JP2411290 A JP 2411290A JP H03227529 A JPH03227529 A JP H03227529A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- barrier
- type
- amorphous
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＧａＡｓを材料に用いた半導体デバイスの構
造、更に詳しくはショットキ障壁の構造に関する。
造、更に詳しくはショットキ障壁の構造に関する。
（従来の技術）
ＧａＡｓを材料に用いたＭＥＳＦＥＴ（金属・半導体接
合電界トランジスタ）は、従来、（１００）基板上に作
成されてきたが、（ｉｏｏ）基板にはトランジスタ特性
がゲート方向によって変わってしまうという難点がある
。基板方位として（１００）の代わりに（１１１）を用
いることによりこの問題が解消されうろことは、すでに
指摘されている（Ｋ、 Ｕｅｎｏ （上野）他、アイ・
イ町ディーーエム予稿集（Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ ｏｆ ＩＥＤＭ） １９８８（Ｓａｎ Ｆｒａ
ｎｃｉｓｃｏ）８４６）、この異方性の解消はＭＥＳＦ
ＥＴの集積化において大きな利点となる。
合電界トランジスタ）は、従来、（１００）基板上に作
成されてきたが、（ｉｏｏ）基板にはトランジスタ特性
がゲート方向によって変わってしまうという難点がある
。基板方位として（１００）の代わりに（１１１）を用
いることによりこの問題が解消されうろことは、すでに
指摘されている（Ｋ、 Ｕｅｎｏ （上野）他、アイ・
イ町ディーーエム予稿集（Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ ｏｆ ＩＥＤＭ） １９８８（Ｓａｎ Ｆｒａ
ｎｃｉｓｃｏ）８４６）、この異方性の解消はＭＥＳＦ
ＥＴの集積化において大きな利点となる。
（発明が解決しようとする課題）
一方、ＭＥＳＦＥＴ製作においては、ショットキ障壁を
高くすることが望まれる。しかし、ＧａＡｓ（１１１）
面と金属との界面に形成されるショットキ障壁に関する
知見は少ない。
高くすることが望まれる。しかし、ＧａＡｓ（１１１）
面と金属との界面に形成されるショットキ障壁に関する
知見は少ない。
本発明の目的は、ＧａＡｓ（１１１）基板上に高い障壁
高（バリアハイド）を持つショットキ障壁を形成するた
めの半導体デバイス構造を提供することである。
高（バリアハイド）を持つショットキ障壁を形成するた
めの半導体デバイス構造を提供することである。
（課題を解決するための手段）
本発明では、高い障壁高を持つショットキ障壁を形成す
るため、ｎ型ＧａＡｓ（１１１）Ａ面上にｐ型アモルフ
ァスＳｉ薄層を堆積した構造を作製する。ｐ型ドーパン
トとしてはＢ、 ＡＩ、 Ｇａなどが考えられる。
るため、ｎ型ＧａＡｓ（１１１）Ａ面上にｐ型アモルフ
ァスＳｉ薄層を堆積した構造を作製する。ｐ型ドーパン
トとしてはＢ、 ＡＩ、 Ｇａなどが考えられる。
ＧａＡｓを構成する元素であるＧａをドープすると耐熱
性が向上する。
性が向上する。
（作用）
２種の（１１１）面のうちＡ面（Ｇａ）を用いることに
より、界面過剰Ａｓの生成を抑制する。ｎ型ＧａＡｓ表
面のショットキ障壁の形成に関して、確定的な機構の理
解はなされていないが、界面過剰Ａｓは高い障壁を実現
する上で障害となると考えられる。本発明では、さらに
、（１１１）Ａ面上にアモルファスＳｉ薄層を形成する
。アモルファスＳｉ薄層の形成により、過剰Ａｓの生成
はさらに抑制され、ショットキ障壁の耐熱性を高めるこ
とが可能になる。Ｓｌは、結晶性にした場合には障壁の
耐熱性が劣るのでアモルファスとした。アモルファスＳ
ｉ薄層をｐ型とすることによりショットキ障壁が高くな
ることは、本発明者の実験により見出された事実である
。この機構としては、界面でのｐｎ接合形成、アモルフ
ァスＳｉ中のアクセプター準位によるＧａＡｓ表面ポテ
ンシャルのピンニング等が考えられる。また、ＱａＡｓ
上に直接電極金属を堆積するのではないため、電極金属
堆積によるＧａＡｓ表面の欠陥生成が抑制されることも
、本発明の有効性につながっていると考えられる。
より、界面過剰Ａｓの生成を抑制する。ｎ型ＧａＡｓ表
面のショットキ障壁の形成に関して、確定的な機構の理
解はなされていないが、界面過剰Ａｓは高い障壁を実現
する上で障害となると考えられる。本発明では、さらに
、（１１１）Ａ面上にアモルファスＳｉ薄層を形成する
。アモルファスＳｉ薄層の形成により、過剰Ａｓの生成
はさらに抑制され、ショットキ障壁の耐熱性を高めるこ
とが可能になる。Ｓｌは、結晶性にした場合には障壁の
耐熱性が劣るのでアモルファスとした。アモルファスＳ
ｉ薄層をｐ型とすることによりショットキ障壁が高くな
ることは、本発明者の実験により見出された事実である
。この機構としては、界面でのｐｎ接合形成、アモルフ
ァスＳｉ中のアクセプター準位によるＧａＡｓ表面ポテ
ンシャルのピンニング等が考えられる。また、ＱａＡｓ
上に直接電極金属を堆積するのではないため、電極金属
堆積によるＧａＡｓ表面の欠陥生成が抑制されることも
、本発明の有効性につながっていると考えられる。
また、アモルファスＳｉ薄層にＧａをドープすると、Ｇ
ａＡｓからのＧａ拡散、積層構造の界面の熱的劣化が抑
制されて耐熱性が向上すると考えられる。
ａＡｓからのＧａ拡散、積層構造の界面の熱的劣化が抑
制されて耐熱性が向上すると考えられる。
（実施例）
本実施例においては、ＬＰＥ（液相エピタキシャル成長
）法によりｎ＋基板上に成長した（１１１）Ａｎ型Ｇａ
Ａｓ層（キャリア濃度ｎ＝２Ｘ１０１７ｃｍ−３）を用
いた。洗浄、化学的エツチング後、ＧａＡｓ基板をＣＶ
Ｄ（化学気相成長）反応管に導入した。ＣＶＤ装置はＨ
２圧０．１気圧で運転され、基板温度制御はカーボンサ
セプタの誘導加熱によって行われた。Ｈ２中で基板を５
００°Ｃに昇温し、５ｉ２Ｈ６（ジシラン）およびＢ２
Ｈ６（ジボラン）を供給してｐ型アモルファスＳｉ層（
不純物濃度３ Ｘ １０１９１０ｌ９を２ｎｍ形成した
。
）法によりｎ＋基板上に成長した（１１１）Ａｎ型Ｇａ
Ａｓ層（キャリア濃度ｎ＝２Ｘ１０１７ｃｍ−３）を用
いた。洗浄、化学的エツチング後、ＧａＡｓ基板をＣＶ
Ｄ（化学気相成長）反応管に導入した。ＣＶＤ装置はＨ
２圧０．１気圧で運転され、基板温度制御はカーボンサ
セプタの誘導加熱によって行われた。Ｈ２中で基板を５
００°Ｃに昇温し、５ｉ２Ｈ６（ジシラン）およびＢ２
Ｈ６（ジボラン）を供給してｐ型アモルファスＳｉ層（
不純物濃度３ Ｘ １０１９１０ｌ９を２ｎｍ形成した
。
アモルファスＳｉ層を堆積した基板に、ＷＳｉｘ（けい
化タングステン）を１１００ｎ厚スパッタ蒸着し、イオ
ンエツチングにより４００ｐｍ径の円形電極を形成した
。裏面にＡｕＧｅを蒸着し４５０°Ｃで基板をアニール
して、オーミック接触を形成した。ショットキダイオー
ドの電流−電圧特性から求めた接合の障壁高は０．９６
ｅＶであり、ｐ型アモルファスＳｉ層を含まない場合（
０，８７ｅＶ）に対し向上が認められた。
化タングステン）を１１００ｎ厚スパッタ蒸着し、イオ
ンエツチングにより４００ｐｍ径の円形電極を形成した
。裏面にＡｕＧｅを蒸着し４５０°Ｃで基板をアニール
して、オーミック接触を形成した。ショットキダイオー
ドの電流−電圧特性から求めた接合の障壁高は０．９６
ｅＶであり、ｐ型アモルファスＳｉ層を含まない場合（
０，８７ｅＶ）に対し向上が認められた。
ドーパントとしてＡ１を用いる場合は上述のＢ２Ｈ６の
代ワリにＴＭＡ（）リメチルアルミニウム）を用いて同
様にｐ型アモルファスＳｉ層（不純物濃度Ｉ Ｘ １０
’ｃｍ−３） ｔ ２ｎｍ形成する。Ｂをドープした場
合と同様にして接合を形成して障壁高さを測定したとこ
ろ、Ｂの場合と同じ＜ ０．９６ｅＶであり向上が認め
。
代ワリにＴＭＡ（）リメチルアルミニウム）を用いて同
様にｐ型アモルファスＳｉ層（不純物濃度Ｉ Ｘ １０
’ｃｍ−３） ｔ ２ｎｍ形成する。Ｂをドープした場
合と同様にして接合を形成して障壁高さを測定したとこ
ろ、Ｂの場合と同じ＜ ０．９６ｅＶであり向上が認め
。
られな。
またドーパントとしてＧａを用いる場合は上述のＢ２Ｈ
５の代わりにＴＭＧ（）リメチルガリウム）を用いて同
様にｐ型アモルファスＳｉ層（不純物濃度２刈０１９ｃ
ｍ−３）を２ｎｍ形成する。Ｂをドープした場合と同様
にして接合を形成して障壁高さを測定したところ０．９
７ｅＶであり向上が認められた。耐熱性評価のため、Ｎ
２Ｈ４（ヒドラジン）・ＴＭＡ（トリメチルアルミニウ
ム）を原料とするＣＶＤ法によりＡＩＮ（窒化アルミニ
ウム）表面保護膜を３５０°Ｃで１１００ｎ堆積し、Ｈ
２中５００°Ｃから８５０°Ｃにおいて２０分間熱処理
を行った。熱処理後ＡＩＮ膜をＨＦ（弗酸）で除去し、
ショットキダイオードの電流−電圧特性を測定した。シ
ョットキ障壁高の劣化は７００°Ｃまでは認められず、
７５０’Ｃにおいて０．８０ｅＶとなった。この障壁高
が０．８０ｅＶまで劣化する温度は、アモルファスＭへ
のドープ原子種をＡＩ（アルミニウム）、Ｂ（はう素）
等にした他の場合にくらべ５０’Ｃ以上高くなった。
５の代わりにＴＭＧ（）リメチルガリウム）を用いて同
様にｐ型アモルファスＳｉ層（不純物濃度２刈０１９ｃ
ｍ−３）を２ｎｍ形成する。Ｂをドープした場合と同様
にして接合を形成して障壁高さを測定したところ０．９
７ｅＶであり向上が認められた。耐熱性評価のため、Ｎ
２Ｈ４（ヒドラジン）・ＴＭＡ（トリメチルアルミニウ
ム）を原料とするＣＶＤ法によりＡＩＮ（窒化アルミニ
ウム）表面保護膜を３５０°Ｃで１１００ｎ堆積し、Ｈ
２中５００°Ｃから８５０°Ｃにおいて２０分間熱処理
を行った。熱処理後ＡＩＮ膜をＨＦ（弗酸）で除去し、
ショットキダイオードの電流−電圧特性を測定した。シ
ョットキ障壁高の劣化は７００°Ｃまでは認められず、
７５０’Ｃにおいて０．８０ｅＶとなった。この障壁高
が０．８０ｅＶまで劣化する温度は、アモルファスＭへ
のドープ原子種をＡＩ（アルミニウム）、Ｂ（はう素）
等にした他の場合にくらべ５０’Ｃ以上高くなった。
上記３つの実施例では、高融点金属でありＭＥＳＦＥＴ
の自己整合形成のため一般に用いられているという理由
でＷＳｉｘを用いたが、ｐ型アモルファスＳｉ層形成に
よるショットキ障壁高の改善は、ＷＮ−（ｍ化タングス
テン）、Ａ１等の電極金属に対しても認められた。これ
により、本発明が電極金属種に依らないことは明らかで
ある。
の自己整合形成のため一般に用いられているという理由
でＷＳｉｘを用いたが、ｐ型アモルファスＳｉ層形成に
よるショットキ障壁高の改善は、ＷＮ−（ｍ化タングス
テン）、Ａ１等の電極金属に対しても認められた。これ
により、本発明が電極金属種に依らないことは明らかで
ある。
（発明の効果）
本発明により、高い障壁高を持つショットキ障壁をＧａ
Ａｓ（１１１）基板上に形成することができ、例えばＧ
ａＡｓ（１１１）基板上のＭＥＳＦＥＴの動作向上が可
能になる。
Ａｓ（１１１）基板上に形成することができ、例えばＧ
ａＡｓ（１１１）基板上のＭＥＳＦＥＴの動作向上が可
能になる。
Claims (1)
- ｎ型ＧａＡｓ（１１１）＿Ａ面上にｐ型アモルファスＳ
ｉ薄層を形成した半導体デバイス構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024112A JPH03227529A (ja) | 1990-02-01 | 1990-02-01 | ＧａＡｓを用いた半導体デバイス構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024112A JPH03227529A (ja) | 1990-02-01 | 1990-02-01 | ＧａＡｓを用いた半導体デバイス構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03227529A true JPH03227529A (ja) | 1991-10-08 |
Family
ID=12129247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024112A Pending JPH03227529A (ja) | 1990-02-01 | 1990-02-01 | ＧａＡｓを用いた半導体デバイス構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03227529A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182574A (ja) * | 1983-04-01 | 1984-10-17 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JPS61129878A (ja) * | 1984-11-29 | 1986-06-17 | Fujitsu Ltd | 半導体装置 |
-
1990
- 1990-02-01 JP JP2024112A patent/JPH03227529A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182574A (ja) * | 1983-04-01 | 1984-10-17 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JPS61129878A (ja) * | 1984-11-29 | 1986-06-17 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12266695B2 (en) | Structures with doped semiconductor layers and methods and systems for forming same | |
| US20230026413A1 (en) | Methods for selective deposition using a sacrificial capping layer | |
| US10236177B1 (en) | Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures | |
| US11018002B2 (en) | Method for selectively depositing a Group IV semiconductor and related semiconductor device structures | |
| US6426265B1 (en) | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology | |
| US7919791B2 (en) | Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same | |
| US5296258A (en) | Method of forming silicon carbide | |
| US20040119063A1 (en) | Gallium nitride-based devices and manufacturing process | |
| US6660393B2 (en) | SiGeC semiconductor crystals and the method producing the same | |
| KR102163383B1 (ko) | 실리사이드 형성을 위한 방법들 | |
| US8502347B1 (en) | Bipolar junction transistor with epitaxial contacts | |
| EP1393352A2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| US7253015B2 (en) | Low doped layer for nitride-based semiconductor device | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| US5668402A (en) | Semiconductor device | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2023037838A1 (ja) | 窒化物半導体基板の製造方法 | |
| KR100698088B1 (ko) | 반도체 소자의 제조방법 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JPH11268996A (ja) | 化合物半導体混晶の成長方法 | |
| JP2936617B2 (ja) | 化合物半導体結晶の気相成長法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH0513447A (ja) | 電界効果トランジスター及びその製造方法 | |
| Paisley | 7287. Growth of boron nitride films by gas molecular-beam epitaxy | |
| JPH08153683A (ja) | シリコン基板上化合物半導体装置及びその製造方法 |