JPH03228165A - 優先順位判定装置 - Google Patents

優先順位判定装置

Info

Publication number
JPH03228165A
JPH03228165A JP2308490A JP2308490A JPH03228165A JP H03228165 A JPH03228165 A JP H03228165A JP 2308490 A JP2308490 A JP 2308490A JP 2308490 A JP2308490 A JP 2308490A JP H03228165 A JPH03228165 A JP H03228165A
Authority
JP
Japan
Prior art keywords
card
signal
circuit
service
adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2308490A
Other languages
English (en)
Inventor
Katsutoshi Nakamura
勝俊 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2308490A priority Critical patent/JPH03228165A/ja
Publication of JPH03228165A publication Critical patent/JPH03228165A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデータ処理システム、特に、同時にサービスを
受けようとするカードを制御する手段、同一の識別子を
持つカードの判別手段を包含する多層多重システムに関
するものである。
[従来の技術] コンピュータシステムで割り込み処理サービスを行なう
時に複数のカードからの要求に際し優先順位をつける手
法は以前から知られており最も代表的なものがカードの
位置により優先順位を決定する直列連鎖走査方式「デイ
ジー・チェーン」である。
又、コンピュータシステムに新しい機能を追加するには
、コンピュータシステムの使用可能なスロットに新たに
インターフェイス回路カードか、メモリカード等、以降
アダプタカードと呼ぶを挿入する必要がある。その増設
部の変更を識別する際にアドレスの割振りの問題は以前
から知られていて、その−手法としてやはり前述の直列
連鎖走査方式「デイジー・チェーン」がある。
第3図にその原理を示す。リード303上のデイジー・
チェーン信号はアダプタカード301にサービスを行い
、もしアダプタカード301がそのサービス不用とする
なら、アダプタカー1・′301はその後優先権を次の
アダプタカードao2e与えることができ、以降同様に
進む。これにより最も上流、すなわち中央制御装置30
0に近いアダプタカードよりサービスを受ける権利を有
する。
また、アダプタカード301と302が同時にサービス
を要求しているときても、中央側1alI装置300は
まずアダプタカード301に対してサービスを行い、そ
の後にアダプタカード302ヘサービスを移すことがで
きる。
直列連鎖デイジー・チェーンはその構成の都合上、中央
制御部より連続したスロットに隙間なくアダプタカード
が挿入されていることが前提となる。ところで、増設カ
ードの形状は通常lスロットを原則に構成されているが
登載される部品の形状によっては2スロツトあるいはそ
れ以上を占有する事があり、その時には隙間なく連続に
カードを挿入する事ができない、その時デイジー・チェ
ーンは途中で切断されてしまう。又、本来サービスを必
要としないカード、割り込み処理サービス時におけるメ
モリカードなとも切断をしないように考慮されなくては
ならない。
そこで、従来技術ではコネクタ部に特殊なジャンパ一端
子を設は増設時にはユーザがジャンパー端子のセツティ
ングを毎回行なっていた。しかし、この手法ではコネク
タ部分の開放機構を必要とするなとの物理的制約と同時
に一般ユーザへの負担が重く増設時やアダプタカードの
移動時の問題となっている。
前述の手法以外にも、ボードの増設の汎用性を高めるた
めに中央制御装置から複数の許可信号を各アダプタカー
ド単位毎に接続する方式がある。
第4図はこの方式の具体例である。中央制御部400は
各アダプタカード401から402、以下続く数だけ許
可信号410を用意する。中央制御部は許可信号410
を使って別のテーブルに書き込まれた優先順位に基づき
アダプタカードの位置に関係なくサービスを供給するこ
とができる。これは新規カードの識別方式として広く用
いられる手法であるが中央制御部の信号線数がアダプタ
ーカードの数に比例して増加し小規模のシステム以外で
は実用性に乏しい、また、優先順位や、空きスロットを
管理するために中央制御部は別途特別な管理テーブルを
用意する必要性がある。
[発明が解決しようとする課題] アダプタカーFの優先順位決定方式としてデイジー・チ
エインは最も有効な手段として知られてきた。しかし、
カード挿入位置の連続性を確保しなくてはならなかった
り、増設の都度バックパネルのジャンパーの変更を余技
なくされる為、扱いやすい物ではなく、特別な技術者が
その都度サービスを提供できる中規模以上のシステムに
しか採用されていなかった。本発明は、これらの問題を
解決し、より一般大衆向けの小規模システムにも応用が
可能であり、中規模以上のシステムにあっても増設等に
伴う作業を省略することができることを目的とする。
[課題を解決するための手段] 本発明は、各々のカードを受け入れることのできる複数
のカード・スロットを有する装置にあって、前記カード
間の優先順位を決定する装置において、 前記カードのために設けられた各々のコネクタ間にその
コネクタに挿入されるカードのための許可信号と前記カ
ードが発生する信号との論理積回路があり、 前記論理積回路のカード側の信号にカードの挿入が無い
場合に論理積回路が作動するように終端処理がされ、 前記論理積回路の出力信号を次の優先順位を持つコネク
タに挿入されるカードの許可信号として利用し、 空きスロットの有真に関係なく優先順位を判定できる事
を特徴とする特 [実施例] 第1図は本発明の実施例である。
アダプタカード101.102.103は共通バス15
0に各々接続されていて、各々サービスの開始時に電位
にしてローレヘル「L」からハイレヘルrHJになる人
力信号111.112.113と、サービスを要求する
ときに「L」にする出力信号121.122.123に
接続されているいるものと仮定する。中央制御耳部10
0はサービス開始信号】11とアダプタカードからのサ
ービス要求を知るための人力信号110に接続されてい
るものとする。アダプタカードからの出力信号121.
122.123はプルアップ抵抗131.132.13
3にて終端処理がなされ、さらに論理積回路141.1
42.143に接続されていて、その出力が次のアダプ
タカードと論理積回路の入力信号112.113、中央
制御部100の入力信号110となっている。
本実施例で示す各ボードの出力信号の初期状態はすべて
「H」とし、論理積回路の出力も双方の人力が「H」で
あるため「H」となっているものとする。
いま、7ダブタカード103が中央制御部100にサー
ビスを要求するために信号123を「L」にすると、そ
れにつながる論理積回路143は出力信号110を「L
」して中央制御部に伝達することができる。中央制御部
100はサービスの開始を翔らせるために信号111を
一度rL」にする。当然以降の論理積回路の出力は「L
」となる。
そして再び中央制御部100は信号111を「H」にし
てサービスを開始する。この時、各アダプタカードの入
力線111〜113は論理積回路の遅延時間を除きほぼ
同時に「L」からrHJに変化する。しかしながら、サ
ービスを要求しているアダプタカーF’ 103のみが
その変化エツジを拾うことができる。このエツジを入力
した時点でサービスを受けることができるものとする。
この時のサービスは別途中央制御部100から共通バス
150を介して行なわれる。そして、サービスの終了後
、アダプタカード103はサービス要求信号123を「
H」にもとし、中央制御部100は110が「H」に戻
ることによりサービスの完了を認識することができる。
以上はアダプタカード103からのサービス要求の場合
を示したがアダプタカード101.102からの場合で
も同様である。
次に、アダプタカード101と103がほぼ同時にサー
ビス要求信号111と113を「L」にした場合は論理
積回¥1J143の出力110が同様に「L」となり、
中央制御部100はサービス信号111を同様に一旦「
L」にして再度rH」にする。論理積回路141はアダ
プタカード101の出力信号121が「L」である為た
とえ110がrHJになっても出力信号112は「L」
のままで以降に中央i!i’1ia11部100の出力
信号111の変(ヒは伝達されない、唯一アダプタカー
ド1o1がそれを知ることが可能である。アダプタカー
ド101はサービスが終了した後、信号121を「H」
に戻す、すると論理積回路141は論理がそろい出力1
12を「H」に腰又、論理回路142も同様に出力11
3を「H」にしてアダプタカード103がサービスを受
けることになる。
以上の例は直列連鎖走査方式「デイジ−チエイン」が持
つ利点と同じてあり、同様の動作が可能であることがわ
かる。
ところで、アダプタカード102が挿入されていないも
のと仮定すると、本来アダプタカードによって定義され
る信号122はオーブン端子になっている為、プルアッ
プ抵抗132が働き、 「H」に1呆たれることになる
。これにより、論理積回路142は信号122に左右さ
れることがなくなり事実上信号111をそのまま論理積
の結果として信号113に伝達する。すなわち、アダプ
タカード]02が未実装の時には信号112と113は
同一の物であるように動作し、中央制御部からのサービ
ス許可信号と各アダプタボードのサービス要求信号が構
成する帰還回路は何等の影響がなく伝達することが可能
となる。前述の例において、アダプタカード101と1
03が同時にサービスを要求する場合に照らし合わせて
も、アダプタカー):’102の有無は関係が無いこと
が明白である。
本実施例ではサービス要求線として最終のアダプタカー
ドの許可信号113と出力123の論理積を中央制御部
100へのサービス要求信号とし・で帰還させ、従来の
デイジ−チエインシステムでは必要となる3本の信号す
なわち、通常は共通バス150に含まれるワイヤード・
オアのサービス要求信号と2本のデイジ−チエイン信号
(切断されることがあり帰還させることができない)を
2本の信号で代用することができた。特に、ワイヤード
・オア信号をドライブする素子に比へ、一連の帰遷回路
を構成する出力素子はドライブする相手が各々1ないし
2何である為、小規模なものて十分てあり、アダプタカ
ードのスロット数に左右されることがない。
第2図は第1図の実施例に利用されるアダプターボート
の回路例である。フリップ・フロップ201はフリップ
・フロップ202がONすなわち外部にサービス要求を
ドライバー203を介して出力しているときにのみ、信
号204の「L」から「H」のエツジに反応してONと
なる。フリップ・フロップ201の出力結果により共通
バス205からのサービスを受け付け、そのサービスの
終了をやはり共通バス205からのなんらかの指示、本
例では回路206が判別するものにより、ふたつのフリ
ップ・フロップ201と202をOFFにする。このア
ダプタボードは通常のデイジ−チエインを持つシステム
に使われるものと特別な差はなく。本発明の手法では従
来のデイジ−チエイン用アダプタカー1・も使用可能で
ある。但し、出力素子の論理や前述のワイヤード・オア
線を残すなとの制約はある。
[発明の効果コ 本発明により、複数スロットを持つシステムでアダプタ
カー1・の増設変更に伴う煩雑なバックパネルの設定等
を省略することができ、優先順位はスロット位置のみに
よって決まり、複雑な管理テーブル等の書換えが不用に
なる。
本発明により、従来より利用されているデイジ−チエイ
ン用アダプタカードを大きく変更する必要が無く、又は
そのまま流用することができる。
本発明ではスロットの数が多いシステムでも中央制御部
の管理する信号は数本で一定であり、増えることが無い
あるアダプタカードのサイズが2スロット以上となって
、空きスロットがあってもよい。たとえば、試作用に使
われるワイヤー・ラッピング基板等の挿入時にも余分な
作業や制約がない。熱の発生が問題となりカード間の隙
間を多くとらなくてはならない時などにも同様である。
本発明は以上のように扱いが簡単で、汎用性が高く、小
規模システムから大規模システムをカバーし、従来製品
との互換性を保つことのできるものである。
【図面の簡単な説明】
第1図は本発明による制御図。 第2図は本発明のアダプタカードの構成図。 第3図は従来のディジチェーン方式を示す図。 第4図は従来の中央制御型判定装置の図。 100    :中央制御部。 101〜103:アダプタカード。 110    :中央制御部へのサービス要求信号。 111〜113:サービス許可信号。 121〜123:サービス要求信号兼伝達信号。 131へI33ニブルアップ抵抗。 141〜143:論理積回路。 150    :共通バス。 以   上

Claims (1)

  1. 【特許請求の範囲】 各々のカードを受け入れることのできる複数のカード・
    スロットを有する装置にあって、前記カード間の優先順
    位を決定する装置において、前記カードのために設けら
    れた各々のコネクタ間にそのコネクタに挿入されるカー
    ドのための許可信号と前記カードが発生する信号との論
    理積回路があり、 前記論理積回路のカード側の信号にカードの挿入が無い
    場合に論理積回路が作動するように終端処理がされ、 前記論理積回路の出力信号を次の優先順位を持つコネク
    タに挿入されるカードの許可信号として利用し、 空きスロットの有無に関係なく優先順位を判定できる事
    を特徴とする優先順位判定装置。
JP2308490A 1990-02-01 1990-02-01 優先順位判定装置 Pending JPH03228165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2308490A JPH03228165A (ja) 1990-02-01 1990-02-01 優先順位判定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308490A JPH03228165A (ja) 1990-02-01 1990-02-01 優先順位判定装置

Publications (1)

Publication Number Publication Date
JPH03228165A true JPH03228165A (ja) 1991-10-09

Family

ID=12100555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308490A Pending JPH03228165A (ja) 1990-02-01 1990-02-01 優先順位判定装置

Country Status (1)

Country Link
JP (1) JPH03228165A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002059595A (ja) * 2000-08-21 2002-02-26 Olympus Optical Co Ltd 携帯用プリンタ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002059595A (ja) * 2000-08-21 2002-02-26 Olympus Optical Co Ltd 携帯用プリンタ装置

Similar Documents

Publication Publication Date Title
US6173349B1 (en) Shared bus system with transaction and destination ID
US5327121A (en) Three line communications method and apparatus
EP0404414A2 (en) Apparatus and method for assigning addresses to SCSI supported peripheral devices
JPS5837585B2 (ja) ケイサンキソウチ
US5502824A (en) Peripheral component interconnect "always on" protocol
US5507002A (en) Peripheral component interconnect special cycle protocol using soft message IDS
EP0329776A1 (en) Method and apparatus for interconnecting busses in a multibus computer system
US4528626A (en) Microcomputer system with bus control means for peripheral processing devices
GB2075310A (en) Bus extender circuitry for data transmission
GB2147719A (en) Improved system for interrupt arbitration
EP0814409A1 (en) Self-contained high speed repeater/lun converter
US5649209A (en) Bus coupling information processing system for multiple access to system bus
JPH06209348A (ja) 多重ステーション通信バス・システム
US7058740B2 (en) Effective bus utilization using multiple buses and multiple bus controllers
JPS6048791B2 (ja) アクセス制御装置
EP0265575B1 (en) Data processing system having automatic address allocation arrangements for addressing interface cards
TWI245222B (en) Accessing configuration registers by automatically changing an index
JPH03228165A (ja) 優先順位判定装置
JPS63175962A (ja) 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法
US5446847A (en) Programmable system bus priority network
JPS5839331B2 (ja) 要求選択方式
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JP2002032326A (ja) 拡張スロットホットプラグ制御装置
KR950006830Y1 (ko) 멀티 마스터의 조정장치
JPS59177629A (ja) デ−タ転送システム