JPH03228412A

JPH03228412A - 対数増幅回路

Info

Publication number: JPH03228412A
Application number: JP2024074A
Authority: JP
Inventors: Katsuharu Kimura; 克治木村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-02-01
Filing date: 1990-02-01
Publication date: 1991-10-09
Anticipated expiration: 2012-08-20
Also published as: US5057717A; JP2643516B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は対数増幅回路に関し、特に無線装置の中間周波
増幅器やビデオ増幅器に用いられる対数増幅回路に関す
る。

〔従来の技術〕

従来、この種の対数増幅回路は、へイボーラ策積回路に
より実現したものが、たとえば、米国特許／１６８０５
５３号に示されている。また、Ｍ　Ｏ８隼槓回路により
実現したものか、たとえば、特開昭６２−２９２０１０
号公報に示されている。

前者は基本的には、周知の連続検波方式の対数増幅回路
である。バイポーラトランジスタで構成された差動増幅
器からなる単位増幅器をｒ’１段（ｎ〉１〉縦続接続し
て中間周波増幅器を構成する。

それぞれの単位増幅器の入力および最終段の出力側に、
したがって、ｎ　＋−１個の同じくバイポーラトランジ
スタの差動対からなる両波整流器（検波器）が接続され
る。それぞれの両波整流器の出力はほぼ双曲線関数であ
り、それらが加算されるよう接続され対数出力となるも
のであった。

この対数出力は、人力信号レヘルのダイナミックレンジ
を圧縮することになるので、たとえは、通常の電圧計の
ような小ダイナミックレンジク）計器でも容鴇に信号強
度を表示できるというものであった。

ここで、対数特性の精度を向上するため、前述の両波整
流器を構成する差動対のそれぞれのバイボー　ラトラン
ジスタのエミッタに抵抗を挿入して、人力に対するダイ
ナミックレンジを改善する［、法も示されていた。

後者に示されている対数増幅回路は、前者と同様、周知
の連続検波方Ｊ（の対数増幅回路に基すいている。

ここでは、ＭＯＳトランジスタを構成素子としており、
縦続接続されたｎ段のＭＯ８形差動増幅器を中間周波増
幅器とする。その人力および最終段の出力には、それぞ
れＭＯＳトランジスタのゲート幅Ｗとゲート長しの比Ｗ
／Ｌが、１、／ｋ（ｋ　＞　１　）の２対の差動対が互
いに出力が逆であり、かつ、トランジスタのＷ　／’　
Ｌが等しいトランジスタのドレインがそれぞれ共通に接
続されて両波整流器を構成している。ｎ　＋　１個のこ
れら全部の２対の差動対の同相出力が共通接続されて対
数出力となるものであった。

〔発明が解決しようとする課題〕

上述した従来の対数増幅回路は、対数特性の精度を向上
するため、以下のような工夫をしているが、それにとも
なう問題点があった。

まず、バイポーラ＆積回路の場きは、たとえば、前述の
米国特許４６８０５５３号に示されているように、整流
器を構成する差動対に、エミッタ抵抗を挿入して整流器
の利得を減少することと引換に入力ダイナミックレンジ
を拡張することによって高精度の対数特性を得ているの
で、これらのエミッタ抵抗によって生じる電圧降下分を
補償するよう、電源電圧を高くする必要があるという欠
点があった。

またＭＯＳ集積回路の場合は、高精度の対数特性を得る
ため、単位増幅器である差動増幅器の１段当りの利ｆｊ
ｉを小さくして多段化する必要があり、回路規模が大が
かりになるとともに消費電流が増大するという欠点があ
った。

〔課題を解決するための手段〕

本発明の対数増幅回路は、従続接続されたｎ段（ｎ　＞
　１　）の差動増幅器と、前記差動増幅器の各段の入力
および最終段の出力にそれぞれ接続された（　ｒＩ±１
）個の整流回路とを有する対数増幅回路において、面層整流回路の各々は、エミッタサイズが１：ｊ（、ｉ
＞１）の比であるバイポーラトランジスタの差動対と、ＭＯＳトランジスタのゲート幅Ｗとゲート長しとの比Ｗ
、／Ｌが１／ｋ（ｋ＞１）のＭＯＳトランジスタの差動
対とを有し、前記バイポーラトランジスタの差動対のエミッタサイズ
か大きい方のバイポーラトランジスタのコレクタと、前
記ＭＯＳトランジスタの差動対のＷ／Ｌか大きい方のＭ
ＯＳトランジスタのドレインとが共通接続され、前記バ
イポーラトランジスタの差動対のエミッタサイズが小さ
い方のハイボラトランジスタのコレクタと、前記ＭＯＳ
トランジスタの差動対のＷ、／Ｌが小さい方のＭＯＳト
ランジスタのドレインとが共通接続されて出力対を構成
し、前記出力対の各々に流れる電流の差を出力する減算回路
を備え、全ての前記整流回路の前記減算回路の出力を加
算する加算回路を存するものである。

〔実施例〕

次に、本発明について図面を参照して３（２明する。

第１図は本発明の一実施例を示す回路図である。

第１図において、対数増幅回路は、ｎ段の差動増幅器Ａ
ｌ、・・・、Ａｎを縦続接続して構成された増幅部１と
、各段の差動増幅器の人力信号または出力信号を受け、
対数変換を行なうｎ＋１段の疑似対数両波整流器ＢＯ，
Ｂｌ、・・・、Ｂｒ１からなる対数部２から構成される
。

疑似対数両波整流器ＢＯ，・・・、Ｂｎは、それぞれエ
ミッタサイズ比が１：３のバイポーラトランジスタから
なる差動対（以下バイポーラ差動対という）か２対と、
ゲート幅Ｗとゲート長りの比Ｗ／′シ、が１：にのＭＯ
Ｓトランジスタからなる差動対（以下ＭＯＳ差動対とい
う）が２対と、これら４対の差動対の負荷電流差を出力
するための２つのカレントミラー回路から構成される。

次に、本実施例の動作について説明する。

まず、疑似対数両波整流器ＢＯ，・・・、Ｂｎの、Ｂ　
Ｏを例に説明する。

２対のバイポーラ差動対Ｑ４．Ｑ３とＱ２．Ｑ５はそれ
ぞれエミッタサイズ比が１：３であり、また、定電流源
Ｉ、をエミッタ側に有している。

ここで、バイポーラトランジスタの直流増幅率をほば１
とすると、バイポーラ差動対のトランジスタＱ２．・・
・、Ｑ５のそれぞれのコレクタ電流■Ｃ２＋・・・、Ｉ
Ｃ％は次式のように表される。

Ｉ　ｃ２−Ｉ　＋／　（１＋３ｅｘＰ（ＶｔＮ／Ｖｔ）
ｌ　　　　　　　（１）Ｉ　ｃ−４＝　Ｉ　＋／　（１
＋Ｉ／３ｅｘｌｌ（Ｖ＋Ｎ／Ｖｎ）　　　　　　　（２
）Ｉ　　ｃａ　＝　Ｉ　　＋／　　（１＋３ｅｘｐ（Ｖ
ＩＮ／ＶＴ）　　　）　　　　　　　　　　　　　（３
）Ｉ　Ｃ５＝　Ｉ　＋／　（１＋Ｉ／３ｅｘＰ（−Ｖｔ
Ｎ／Ｖｔ）　ｌ　　　　　（４＞ここで、ＶＩＮは入力
信号電圧、ＶＴ＝ＫＴ八、たたし、Ｘはボルツマン定数
、Ｔは絶対温度、ｑは単位電子電荷である。

次に、これら差動対のコレクタ側のバイポーラトランジ
スタＱ６．Ｑ７の対と、Ｑ８．Ｑ９の対はそれぞれ周知
力カレントミラー回路である。また、Ｑ９のコレクタ電
流１ｃｑはこの疑似対数両波整流器ＢＯの出力電流とな
る。

ここで、バイポーラ差動対による出力電流をＩＲＯＢ　
、Ｍ　ＯＳ差動対による出力電流をＩ　ＢＯ工とると、
ＢＯの出力電流ＩＣＱは次式で表される。

Ｉ　＜：ｑ＝　Ｉ　ＲＯＲ−＋−Ｉ　ＲＯＭ　　　　　
　　　　　　　（５）（＋）〜（４）式よりＩ　Ｒｏｌ
ｌは次式で示されるような双曲線関数となる。

１＋ｔｏＲ＝（Ｉｃｑ＋Ｉｃｑ）　　　（ＩＣＪ＋ＩＣ
２）１６１＋／ｌｌＯ＋３　（ｅｘＰ（ＶｔＮ／Ｖｔ）
＋ｅｘＰ（−Ｖｔｓ／Ｖｔ）ｌ　　）（６）ぞれのドレ
イン電流１ｄ２　、・・・、　Ｉｄ５は、ゲート幅Ｗと
ゲート長しの比をそれぞれ、Ｗ２／Ｌ２　、・・・、　
Ｗ５／Ｌ５とすると次式で表される。

１＋１２＝μｎ（Ｃｏｘ／２）（ｗ２／Ｌ２）（Ｖｇｓ
２−Ｖｔ）２（７）Ｉｄ３＝μｎ（Ｃｏｘ／２）（Ｗ３
／Ｌ３）（Ｖｇｓ３−Ｖｔ）２（８）ｌｄ４・Ｂｎ（Ｃ
ｏｘ／２＞（Ｗ４／Ｌ４）（Ｖｇｓ４−Ｖｔ）’　　　
　　　（９）Ｉｄ５＝μｎ（Ｃｏｘ／２）（Ｗ５／Ｌ５
）（Ｖｇｓ５−ＶＬ）２（１０）二こで、Ｉｄ２＋Ｉｄ３・Ｉｄ４＋Ｉｄ５・１２　　　　　　　
　　　　　　（１１）Ｖ＋Ｎ＝Ｖｇｓ２−Ｖｇｓ３・Ｖ
ｇｓ５−Ｖｇｓ４　　　　　　　　　　（１２）ただし
、ノ１　ｎはＭＯＳトランジスタの移動度、ＣＯＸはゲ
ート酸化膜容量、Ｖｔはしきい値電圧である。

ここで、ａ　＝　ｉｔ　ｎ（Ｃｏｘ／２＞（Ｗ２／Ｌ２）　　　
　　　　　　　　（１３）とおくと、ＭＯＳ差動対によ
る出力電流Ｉ　ＲＯＭは次式で表されるように入力信号
ＶＩＮの二乗両波整流特性となっている。

ｌＲＯＭ □２（１−１／ｋ）　　（（１＋Ｉ／ｋＮ２−２　ａ　
ＶＩＮ’ｌ　／（ＩＮ／ｋ）２（１４）ここで、（Ｗ３／Ｌ３）／（１２／Ｌ２）＝（Ｗ５／Ｌ５）／（
Ｗ４／Ｌ４）＝ｋ（＞１）　　（１５）以上の計算結果
として、第２図にバイポーラ差動対による出力電流Ｉ　
ＲＯＲを、第３図にＭＯＳ差動対による出力電流Ｉ　Ｒ
ＯＭをそれぞれ示す。

また、疑似対数両波整流器ＢＯの出力電流ＩＣＩＩは、
第２図と第３図を加算して両型流の相として第４図に示
され、疑似対数特性を有することが理解できる。

同様に、疑似対数両波整流器Ｂｌ、・・・　、Ｂｎにつ
いても、それぞれの出力電流ＩＣＩＱ＋・・・、Ｉ　Ｃ
ｎＱが得られる。

ここで、縦続接続された差動増幅器Ａｌ、・・・Ａｎの
各段の利得をｇｌ、・・・＋ｇｒ＋、出力信号レベルを
Ｖｌ、　・・−、Ｖｎ　（＝Ｖｏｕｔ）とすると、これ
は、すなわち、疑似対数両波整流器Ｂｌ、・・・　Ｂｎ
の入力信号レベルであり、ｇｌＶ＋Ｎ、・・・、ｇ１ｇ
２・・・ｇｎｖ、Ｎとなり、ＶＩＮが増大してくると、
Ｖ　ＯＵＴから順次■１まで飽和していく。

各疑似対数両波整流器の出力電流を加算した、対数増幅
回路の出力電流ＩＯは次式で示される。

１ｏ　＝　Ｉｃｑ＋Ｉ　Ｃｏｇ　＋−＋Ｉ　ｃｎｑ　　
　　　　　　（１６）したかって、対数増幅回路の出力
電圧■。はＶｏ　＝　Ｒ（ｌ　Ｉ　ｏ　　　　　　　　
　　　　　　（１７）となる。ここでＲＯは対数増幅回
路の負荷抵抗である。第５図に、上式で求めた１０ある
いは、ＶＯ特性を示す。

第１図において、バイポーラトランジスタのベスエミッ
タ間電圧を０．７Ｖ、ＭＯＳトランジスタのピンチオフ
電圧Ｖｔを０．７Ｖとすれば、電源電圧■ｃｏは約２■
から動作可能となり、低電圧動作か実現できる。

また、疑似対数両波整流器の入力信号レベルＶＩＮは、
±０．６Ｖ程度まで飽和することなく動作可能であり、
高いダイナミックレンジの対数特性を高精度で容易に実
現できる。

なお、以上の説明は、たとえば、第１図の回路図におけ
るカレントミラー回路のＱ６．・・・、Ｑ９〜Ｑｎ６．
・・・、Ｑｎ９はバイポーラトランジスタとしたが、Ｍ
ＯＳトランジスタでも同一の動作をすることは言うまで
もない。

また、上記の疑似対数両波整流器Ｂ　Ｏのトランジスタ
Ｑ　６　、・・・、Ｑ９からなるカレントミラー回路を
、後続の各疑似対数両波整流器Ｂｌ、・・・、Ｂｎと共
通に用いることにより、トランジスタの所要数を減少す
ることも可能である。

その他種々の変形が考えられるが、本発明の主旨を逸脱
しない限り適用できることは勿論である。

〔発明の効果〕

以上説明したように本発明は、エミッタサイズが異なる
バイポーラトランジスタを用いた差動対による双曲線特
性と、ゲート幅Ｗとゲート長しとの比Ｗ／Ｌが１／ｋ（
ｋ＞１）のＭＯＳトランジスタの差動対による二乗両波
整流特性とを組合せて構成する疑似対数両波整流器の出
力を加算することにより、低電圧から動作し、広いダイ
ナミックレンジを有する高精度の対数増幅回路を実現で
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図〜第５
図は第１図で示した回路の動作特性を説明する図である
。１・・・増幅部、２・・・対数部、Ａ１〜Ａｎ・・・差
動増幅器、ＢＯ〜Ｂｎ・・・疑似対数両波整流器。

Claims

【特許請求の範囲】１、従続接続されたｎ段（ｎ＞１）の差動増幅器と、前
記差動増幅器の各段の入力および最終段の出力にそれぞ
れ接続された（ｎ＋１）個の整流回路とを有する対数増
幅回路において、前記整流回路の各々は、エミッタサイズが１：ｊ（ｊ＞
１）の比であるバイポーラトランジスタの差動対と、ＭＯＳトランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ
／Ｌが１／ｋ（ｋ＞１）のＭＯＳトランジスタの差動対
とを有し、前記バイポーラトランジスタの差動対のエミッタサイズ
が大きい方のバイポーラトランジスタのコレクタと、前
記ＭＯＳトランジスタの差動対のＷ／Ｌが大きい方のＭ
ＯＳトランジスタのドレインとが共通接続され、前記バ
イポーラトランジスタの差動対のエミッタサイズが小さ
い方のバイポーラトランジスタのコレクタと、前記ＭＯ
Ｓトランジスタの差動対のＷ／Ｌが小さい方のＭＯＳト
ランジスタのドレインとが共通接続されて出力対を構成
し、前記出力対の各々に流れる電流の差を出力する減算回路
を備え、全ての前記整流回路の前記減算回路の出力を加
算する加算回路を有することを特徴とする対数増幅回路
。２、前記バイポーラトランジスタの差動対は２対であつ
て、互いに出力が逆であり、かつ、エミッタサイズが等
しいバイポーラトランジスタのコレクタがそれぞれ共通
に接続されており、前記ＭＯＳトランジスタの差動対は
２対であって、互いに出力が逆であり、かつ、ＭＯＳト
ランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌが等
しいＭＯＳトランジスタのドレインがそれぞれ共通に接
続されていることを特徴とする請求項１記載の対数増幅
回路。３、前記バイポーラトランジスタの差動対のエミッタサ
イズの比が１：３であることを特徴とする請求項１また
は２記載の対数増幅回路。