JPH03229164A - 再生コントロール信号のデューティ比判別回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオテープレコーダのＶＨＳインデックスサ
ーチシステム及びＶＨＳアドレスサーチシステムにおけ
る再生コントロール信号のデユーティ比判別回路に関し
、特にテープのコントロールトラックに記憶された再生
コントロール信号のデユーティを判別するデユーティ比
判別回路に関する。

〔従来の技術〕

従来、この種の再生コントロール信号のデユーティ比判
別回路は再生コントロール信号から正パルスおよび負パ
ルスを分離し、これらパルスによりフリップ７０ツブや
トリガ発生回路を駆動して再生コントロール信号のデユ
ーティ比を判別している。

第４図はかかる従来の一例を示す再生コントロール信号
のデユーティ比判別回路図である。

第４図に示すように、かかるデユーティ比判別回路は再
生コントロール信号入力端子１からの再生コントロ、−
ル信号から正パルスＯｐと負パルスＯＭを判別するパル
分離回路４と、このパルス分離回路４の出力を保持する
ＲＳラッチ５と、このＲＳラッチ５の出力をＤ入力し且
つクロック入力端子３からクロックをインバータ７で反
転させた反転クロックをＣＫ大入力するフリップフロッ
プ６と、パルス分離回路４の正パルスＯＰによりトリガ
パルスを出力するトリガ発生回路８と、フリップフロッ
プ６の出力とトリガ発生回路８の出力およびクロック入
力端子３からのクロックに基づきパルスをカウントする
カウンタ９Ａと、カウンタ９Ａの出力を入力し且つパル
ス分離回路４の正パルスＯｐをＣＫ大入力して保持デー
タをデユーデイ比出力端子１１に接続されたＱ端子に出
力するフリップフロップ１０とから構成されている。

第５図は第４図における回路の動作を説明するための各
種信号波形図である。

以下、第４図および第５図を参照して説明する。

まず、パルス分離回路４は、第５図に示す（１）の再生
コントロール信号を入力し、正パルスＯｐと負パルスＯ
Ｎを判別し、第５図に示す（２）。

（３）の正パルスおよび負パルスを分離した信号を出力
する。また、ＲＳラッチ５は分離した正パルスと負パル
スをそれぞれ入力し、正パルス入力から負パルス入力ま
でを“Ｈｏ“レベルに且つ負パルスから次の正パルスま
でをＬ”レベルになる信号を出力する。このＲＳラッチ
５の出力信号はデータフリッププロップ（ＤＦＦ）６に
データ入力され、また、第５図に示す（４）の基準クロ
ックの反転クロックをクロック入力することにより、基
準クロックの立ち下がりに同期した信号（６）が得られ
る。一方、トリガ発生回路８は再生コントロール信号か
ら分離した正パルス（第５図に示す（２））と（４）の
基準クロックを入力しトリガパルスを発生するので、カ
ウンタ９Ａでカウントし、カウンタ９Ａのカウント結果
をＤＦＦｌｏに保持したのち、カウンタ９Ａをリセット
するためのリセット信号（第５図に示す（５））を出力
している。そのため、かかるリセット信号は正パルス信
号の立ち上がりよりも基準クロックの半周期以上遅延さ
せている。更にカウンタ９Ａはアップ・ダウンカウンタ
であり、再生コントロール信号の正パルス信号より発生
したリセット信号（Ｒ）によりクリアされる。このカウ
ンタ９Ａは正パスルから負パルスまでをカウントアツプ
し、負パルスから次の正パルスまでをカウントダウンす
るように、第５図に示す（６）の信号を入力し、基準ク
ロック（４）をカウントする。カウンタ９Ａのカウント
結果は、第５図に示す（８）のように、再生コントロー
ル信号の正パルスから負パルスの時間Ｔ１と負パルスか
ら次の正パルスまでの時間Ｔ２とが変ることにより、カ
ウント値が正、負となる。

すなわち、Ｔｓ＞Ｔｚならばカウント値は正であり、Ｔ
Ｉ＜７２ならばカウント値は負になり、再生コントロー
ル信号のデユーデイ比判別が行なわれる。このデユーテ
ィ比判別結果を次の判別結果が得られるまで保持するた
め、ＤＦＦｌｏは判別結果を入力し且つ再生コントロー
ル信号の正パルスの立ち上がりで前回のデユーティ比判
別結果を読み込むようにクロック入力されている。

ここで、ＶＨＳインデックスサーチシステム（ＶＩＳＳ
）およびＶＨＳアドレスサーチシステム（ＶＡＳＳ）に
よって記憶される再生コントロール信号のデユーティ比
は、 データ“０”のとき、 Ｔｌ　：Ｔ２＝６０：４０ データ“１”のとき、 Ｔｌ　：Ｔ２＝２７．５　：　７２．５である。

〔発明が解決しようとする課題〕

上述した従来の再生コントロール信号のデユーティ比判
別回路は、テープの送り速度が変化し且つ再生コントロ
ール信号の周期がＮＴＳＣ仕様ならば１／３０秒〜６３
／３０秒まで変化しても安定にデユーティ比を判別でき
るようにするため、基準クロックの周波数を高くする必
要がある。しかしながら、基準クロックの周波数を高く
すればするほど、カウンタの規模が大きくなるという欠
点がある。

また、テープ送りが一定でなければ、再生コンに比較す
ることができず、したがって精度の高いデユーデイ比の
判別を行なうことができないという欠点がある。

本発明の目的は、かかるカウンタの規模を小さくすると
ともに、テープ送りの速さに影響されず且つ正確なデユ
ーティ比判別を実現することのできる再生コントロール
信号のデユーティ比判別回路を提供することにある。

〔課題を解決するための手段〕

本発明の再生コントロール信号のデユーティ比判別回路
は、ビデオテープレコーダにおける再生コントロール信
号の正パルスから負パルスまでと負パルスから次の正パ
ルスまでを分割するパルス分離回路と、分割した区間に
応じて入力されるキャプスタン速度入力パルスをアップ
カウントもしくはダウンカウントすることにより前記再
生コントロール信号のデユーティ比を判別するカウンタ
と、前記デユーティ比の判別結果を保持する保持回路と
を有して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示す再生コントロール
信号のデユーティ比判別回路図である。

第１図に示すように、本実施例は再生コントロール信号
入力端子１より再生コントロール信号を入力し正パルス
と負パルスを分離して正パルスを“ＯＰ”に且つ負パル
スを“０賛”に出力するパルス分離回路４と、ＲＳラッ
チ５およびＤＦＦ６と、パルス分離回路４の出力を入力
しトリガパルスを発生するトリガ発生回路８と、カウン
タ９およびＤＦＦｌ　０とより構成されている０本実施
例はカウンタ９のＣＫ大入力よびインバータ７を介した
ＤＦＦ６のＣＫ大入力クロック入力端子３からのクロッ
クとするのでなく、キャプスタン速度入力端子２からの
速度入力により供給したことにある。

第２図は第１図における回路の動作を説明するための各
種信号波形図である。

第２図に示すように、かかる波形（１）は再生コントロ
ール信号であり、（２）および（３）はパルス分離回路
４の出力である正パルスおよび負パルスを表わす、また
、ＲＳラッチ５は再生コントロール信号の正パルス（２
）と負パルス（３）を入力し、正パルスから負パルスま
での期間と負パルスから次の正パルスまでの期間とを示
す信号を出力する。ＤＦＦ６はキャプスタン速度入力端
子２からの速度入力の立ち下がりに同期させ、（７）の
出力を得る。一方、トリガ発生回路８はカウンタ９のカ
ウント値をリセットするリセット信号（６）を作成して
いる。このリセット信号（６）は再生コントロール信号
の正パルス（２）を入力したときに前回のデユーティ判
別結果をＤＦＦＩＯに保持し、その後カウンタ９のカウ
ント値をリセ・ン卜するように、正パルス（２）をクロ
ック入力端子３からのクロック（５）でサンプリングし
、正パルス（２）の立ち上がりより半周期以上遅れて出
力するようになっている。更に、カウンタ９はキャプス
タン速度入力（ＦＧ）にクロック入力とし、再生コント
ロール信号の立ち上がりより作成したリセ・ント信号（
６）を入力した後、カウントを実行する。この再生コン
トロール信号の正パルスから負パルスまでの期間をアッ
プカウントし、負パルスから次の正パルスまでをダウン
カウントするように、（７）の信号を入力している。

ここで、テープのコントロールトラックに記憶されてい
る再生コントロール信号の一周期の時間とテープ送りの
速さを示すキャプスタン速度入力（ＦＧ）の−周期の時
間は常に比例しており且つ一定であるため、カウンタ９
のカウント値（９）は再生コントロール信号のデユーテ
ィ比により異なるが、周期の変化に対しては一定になる
。正パルスから負パルスまでの時間をＴ１とし、負パル
スから次の正パルスまでの時間をＴ２とすると、Ｔ　ｌ
　）　Ｔ　２ならばカウント値は正となり、ＴＩ＜Ｔ２
ならばカウント値は負になり、再生コントロール信号の
デユーティ比を判別することができ！、ＤＦＦＩＯは再
生コントロール信号の正パルスの立ち上がりで前回のカ
ウント結果、すなわちデユーティ比判別出力を読み込み
、次の正パルスの立ち上がりまで出力を保持している。

そのデユーティ比判別出力を（８）に示す。

第３図は本発明の第二の実施例を示す再生コントロール
信号のデユーティ比判別回路図である。

第３図に示すように、本実施例はパルス分離回路４とＲ
Ｓラッチ５とＤＦＦ６および１０とインバータ７とトリ
ガ発生回路８とカウンタ９とを備えるほかに逓倍回路１
２を有して構成している。

ここでは、キャプスタン速度入力端子２からのキャプス
タン速度入力（ＦＧ）を逓倍回路１２で２逓倍し、その
逓倍した信号をカウントすることにより、再生コントロ
ール信号のデユーティ比の判別を行なっている。すなわ
ち、このキャプスタン速度入力（ＦＧ）を逓倍している
こと以外は前述した第一の実施例と同じ動作をする。

しかるに、前述したＶＴＲの記録モードは標準モードと
３倍速モードがあり、３倍速モードのテープ送りは標準
モードに対し１／３になる。そのため、キャプスタン速
度入力（ＦＧ）の入力周期も３倍になるので、再生コン
トロール信号のデユーティ比判別精度が標準モードより
も３倍速モードのほうが悪くなり、キャプスタン速度入
力（ＦＧ）の周期によっては、デユーティ比の判別を誤
ってしまうことがある。そこで、本実施例はキャプスタ
ン速度入力（ＦＧ）の逓倍信号をカウンタ９のクロック
にすることにより、再生コントロール信号のデユーティ
比判別精度を良くし、誤判定をしないようにしている。

要するに、上述した二つの実施例は基準クロックにかわ
り、テープ送りを行なうキャプスタンのキャプスタン速
度入力（ＦＧ）を計測しているので、再生コントロール
信号の一周期内に入力されるキャプスタン速度入力（Ｆ
Ｇ）のパルス数はテープ送りの速さに影響されず一定に
なる。

〔発明の効果〕

以上説明したように、本発明の再生コントロール信号の
デユーティ比判別回路は、再生コントロール信号を正パ
ルスから負パルスまでと、負パルスから次の正パルスま
でのキャプスタン速度入力を計測することにより、テー
プ送りの速さに影響されず常に一定のカウント結果が得
られ、カウンタの規模も小さくすることができるという
効果がある。また、本発明はテープ送り速度が一定でな
くても、正確に再生コントロール信号のデユーティ比を
判別することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す再生コントロール
信号のデユーティ比判別回路図、第２図は第１図におけ
る回路の動作を説明するための各種信号波形図、第３図
は本発明の第二の実施例を示す再生コントロール信号の
デユーティ比判別回路図、第４図は従来の一例を示す再
生コントロール信号のデユーティ比判別回路図、第５図
は第４図における回路の動作を説明するための各種信号
波形図である。 １・・・再生コントロール信号入力端子、２・・・キャ
プスタン速度入力（ＦＧ）端子、３・・・クロック入力
端子、４・・・パルス分離回路、５・・・ＲＳラッチ、
６．１０・・・ＤＦＦ、７・・・ＩＮＶ、８・・・トリ
ガ発生回路、９・・・カウンタ、１１・・・デユーティ
比判別出力端子、１２・・・逓倍回路。

Claims (1)

【特許請求の範囲】
1. ビデオテープレコーダにおける再生コントロール信号の
   正パルスから負パルスまでと負パルスから次の正パルス
   までを分割するパルス分離回路と、分割した区間に応じ
   て入力されるキャプスタン速度入力パルスをアップカウ
   ントもしくはダウンカウントすることにより前記再生コ
   ントロール信号のデューティ比を判別するカウンタと、
   前記デューティ比の判別結果を保持する保持回路とを有
   することを特徴とする再生コントロール信号のデューテ
   ィ比判別回路。