JPH03233431A - Liquid crystal display panel - Google Patents
Liquid crystal display panelInfo
- Publication number
- JPH03233431A JPH03233431A JP2028554A JP2855490A JPH03233431A JP H03233431 A JPH03233431 A JP H03233431A JP 2028554 A JP2028554 A JP 2028554A JP 2855490 A JP2855490 A JP 2855490A JP H03233431 A JPH03233431 A JP H03233431A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- liquid crystal
- display panel
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
(産業上の利用分野1
本発明は水素化非晶質シリコン(a−5i:H)を用い
た薄膜トランジスタ(TPT)およびこれを用いた液晶
ディスプレイパネルに係る。(Industrial Application Field 1) The present invention relates to a thin film transistor (TPT) using hydrogenated amorphous silicon (a-5i:H) and a liquid crystal display panel using the same.
薄膜トランジスタを用いる液晶ディスプレイパネルは特
許63−095574に記載されているように薄膜トラ
ンジスタのゲート、ソース間容量Cgsに起因する直流
電圧成分が液晶に印加されてディスプレイパネルの特性
に悪影響を及ぼすことが知られている。薄膜トランジス
タ駆動能力を増大するにはトランジスタのW/Lを増せ
ばよいが、W/L増大はCgs増大につながるという難
点があった。
上記公知例においては付加容量を設置することによりこ
の直流成分を相殺する方法について述へたものである。
しかしながら、この方法では特殊なゲートパルス波形を
必要とするなどの難点がありもっと簡単な対策により直
流成分を低減することが求められていた。また、別の公
知例として特開昭62−165368 (シャープ 薄
膜トランジスタ)がある。この発明は上記直流電圧のバ
ラツキに注目しパターンずれによるバラツキを抑える方
性について述べたものである。しかしながら直流電圧そ
のものを低減する点には言及されておらず依然として問
題点はのこった。
またTPT形状に関る公知例としては公開実用新案昭6
0−54171 (三洋 液晶表示装W)がある。この
発明はトランジスタの占有面積を小さくするべく行われ
たもので、画素電極がU字型となっている。したがって
本発明の主旨とは異なるものである。In liquid crystal display panels using thin film transistors, as described in Japanese Patent No. 63-095574, it is known that a DC voltage component due to the capacitance Cgs between the gate and source of the thin film transistor is applied to the liquid crystal, which adversely affects the characteristics of the display panel. ing. In order to increase the drive capability of a thin film transistor, it is sufficient to increase the W/L of the transistor, but there is a problem in that an increase in W/L leads to an increase in Cgs. The above-mentioned known example describes a method of canceling out this DC component by installing an additional capacitor. However, this method has drawbacks such as the need for a special gate pulse waveform, and there has been a demand for simpler measures to reduce the DC component. Another known example is JP-A-62-165368 (Sharp Thin Film Transistor). This invention focuses on the above-mentioned variations in DC voltage and describes methods for suppressing variations due to pattern deviation. However, there was no mention of reducing the DC voltage itself, and problems still remained. In addition, as a publicly known example regarding the TPT shape, the public utility model published in 1986
There is 0-54171 (Sanyo liquid crystal display W). This invention was made to reduce the area occupied by the transistor, and the pixel electrode is U-shaped. Therefore, this is different from the gist of the present invention.
本発明の目的はTPTの構造の変更によってCgsの低
減を実現することにあり、ディスプレイパネル上の直流
電圧成分の発生を抑えることである。
本発明の別の目的はTPTの相互コンダクタンスの実効
的増大であり、開動ゲート電圧の振幅低減である。
[課題を解決するための手段]
上記目的を達成するために、薄膜トランジスタのドレイ
ン電極(ソース電極)をソース電極(ドレイン電極)に
対向してU型もしくはL型に配置したものである。
[作用]
ソース電極に対してU型もしくはL型に配置されたドレ
イン電極はソース電極のまわりを有効に使うことになる
ので、薄膜トランジスタのW/L増大に寄与する。その
一方でソース電極の形状は変らないので、Cgsは増大
しない。
ディスプレイパネル上の薄膜トランジスタにおいては画
素電極に対しU型あるいはL型に形成された信号電極は
W/Lの増大およびCgsの低減を可能にしこれにより
ディスプレイパネルの直流電圧成分を低く保ちパネル特
性の劣化をもたらさない。An object of the present invention is to reduce Cgs by changing the structure of the TPT, and to suppress the generation of DC voltage components on the display panel. Another object of the invention is an effective increase in the transconductance of the TPT and a reduction in the amplitude of the opening gate voltage. [Means for Solving the Problems] In order to achieve the above object, the drain electrode (source electrode) of a thin film transistor is arranged in a U-shape or an L-shape so as to face the source electrode (drain electrode). [Function] The drain electrode arranged in a U-shape or L-shape with respect to the source electrode effectively uses the area around the source electrode, which contributes to increasing the W/L of the thin film transistor. On the other hand, since the shape of the source electrode does not change, Cgs does not increase. In thin film transistors on display panels, signal electrodes formed in a U-shape or L-shape relative to pixel electrodes can increase W/L and reduce Cgs, thereby keeping the DC voltage component of the display panel low and preventing deterioration of panel characteristics. does not bring about
以下、本発明を実施例により説明する。第1図は本発明
の一実施例を示したものである。
この図は液晶ディスプレイパネルのTPT基板側の画素
分を示したもので、薄膜トランジスタ12を介してIT
O透明電極からなる画素電極9に信号電圧が供給される
。ゲートバスライン10にゲートパルスを印加し、トラ
ンジスタ12を動作状態にして信号線バスライン11か
ら電極2を通じて画素へ信号が伝達される。TPT基板
とこれに対向して設けられた色フイルタ基板の間には液
晶が挿入される。液晶には交流電圧が印加されるがゲー
ト電極1と画素電極3の間に形成される容量Cgsによ
り液晶に直流電圧が誘起される。しかしながらトランジ
スタエ2の実効的W/Lが大きいため、駆動ゲート電圧
を低く抑えることができかつCgsが相対的に小さいた
めこの誘起電圧成分は低く抑えることができる。
このためCgsが大きいときに問題となるデイプレイパ
ネルの特性劣化たとえば焼付きや液晶の寿命短縮の問題
点が大幅に軽減されるという効果を有する。第1図の実
施例のTFT部を第2図、第3図を用いて更に詳しく説
明する。
第2図の(a)はその平面図であり、同図(b)は(a
)のAA’断面図を示す。ガラス基盤8上にCrのゲー
ト電極lをスパッタ堆積機パターニングして形成する。
ついでプラズマCVD法によりゲート絶縁膜となる、S
iN層7.半導体層であるa−5i層4、オーミックコ
ンタクト層であるn。a−Si層6を順次積層する。つ
いでソース電極3とドレイン電極2を形成する。金属は
Cr/AQの二重層とし、スパッタ蒸着後パターニング
する。このとき同図(a)に示すようにドレイン電極を
ソース電極に対向しこれをかこむようにU型状にパター
ン形成する。これによりTPTのチャネル部もU型に形
成される。
本実施例は第3図に示す従来例に比較するとその効果が
はっきりする。第3図は第2図とトランジスタ面積はほ
ぼ同様であるが、第3図のW/LはW/L=4でありそ
のゲートソース間容量Cgsは斜線部5で示される。こ
れに対し、本発明の一実施例である第2図のトランジス
タでは電極3の周囲を効果的にTPTのチャネルとして
利用しているためチャネルはU型に形成され、その実効
的W/LはW/L=5であり、そのCg sは第2図の
従来例を1とすると174となっている。
すなわちW/Lが同程度でCgsが大幅に低減されたこ
とになる。逆に言えばCgs一定とすればW/Lは実効
的に4倍以上に増大したことになる。
相互コンダクタンスあるいは移動度を4倍以上に増大し
たことと等価であり、その効果は非常に大きい。この場
合注意すべきことは電極3が画素電極9に接続されてい
る(第工図)ことであり、ゲートパルスのとび込みが大
幅に低減されるのは画素電極につながる電極の寄生容量
Cg sが小さいためである。
第3図は本発明の別の実施例を示したものである。ドレ
イン電極形状をソース電極に対向してL型に設置したも
のである。この場合もCgs一定として実効的W/Lの
増大が実現される。この場合のW/L〜3である。
すなわちCgs一定のままで実効的移動度が3倍になっ
たことと等価である。もちろんこの場合電極3は第工図
における画素電極9に接続される。
また電極2は信号バスライン(第1図)11に、ゲート
電極1は第1図のゲートバスライン10に接続され液晶
ディスプレイパネルとして動作する。
第4図のようなTPT構造は第2図のTPTに比して実
効的W/Lの増大は小さいがバスライン間隔が小さくな
ったときには有効な手段となる。
以上本発明を実施例に即して述べて来たが、本発明の主
旨は以上の実施例にのみ限られるものではない。U字型
、L字型と称した電極、チャネル形状は略々その形状を
持つものであればよい。すなわちU型においては枝の部
分が左右で長さが多少異っていても差し支えなく、また
L字型といってもコーナが必ずしも直角である必要もな
い。プロセスによりコーナの角がとれることもある。U
字型、L字型はあくまでも概略の形状を示すものである
。電極3も棒状であり、チャネル形成部の各辺の長さが
略々等しい例を示したが各辺の長さは異なっていても本
発明の主旨をはずれるものではない。
また、TFTの構成もa−5i(非晶質シリコン)を例
にして説明したがこれも他の材料たとえばCdSe、
T e 、 poly −S i等を用いてもよく、ゲ
ート絶縁膜もSiNに限ることはない。
【発明の効果]
本発明によれば薄膜トランジスタのCgsをW/Lを減
らすことなく低減できる。このためこのトランジスタを
液晶ディスプレイパネルに用いたとき、画素液晶の開動
能力を増大させるとともにCgsによる直流電圧成分の
発生を低く抑えることができるという効果を持つ。
このことは液晶パネルの特性劣化を防ぐのに大きな効果
を有する。Cgsを一定としたときトランジスタの開動
能力は大幅に改善される。これは電圧書込率の改善を可
能にするものである。また、一方で開動能力の増大は開
動ゲートパルス振幅の低減をも可能にする。上記実施例
では開動ゲートパルス電圧の振幅を半分程度に低くする
ことができる。直流電圧成分の大きさはゲート電圧振幅
に比例するので、Cgsが小さいこととゲート電圧が低
いことが二重効果となって働き、パネルの特性劣化を防
止する効果を持つ。すなわち液晶の信頼性の向上や焼付
きの低減等の効果を持つものである。The present invention will be explained below using examples. FIG. 1 shows an embodiment of the present invention. This figure shows the pixels on the TPT substrate side of the liquid crystal display panel.
A signal voltage is supplied to a pixel electrode 9 made of an O transparent electrode. A gate pulse is applied to the gate bus line 10, the transistor 12 is activated, and a signal is transmitted from the signal bus line 11 to the pixel through the electrode 2. A liquid crystal is inserted between the TPT substrate and a color filter substrate provided opposite to the TPT substrate. Although an AC voltage is applied to the liquid crystal, a DC voltage is induced in the liquid crystal by the capacitance Cgs formed between the gate electrode 1 and the pixel electrode 3. However, since the effective W/L of transistor E2 is large, the driving gate voltage can be kept low, and since Cgs is relatively small, this induced voltage component can be kept low. This has the effect of significantly reducing the problems of display panel characteristic deterioration, such as burn-in and shortened liquid crystal life, which occur when Cgs is large. The TFT section of the embodiment shown in FIG. 1 will be explained in more detail with reference to FIGS. 2 and 3. Figure 2 (a) is its plan view, and Figure 2 (b) is (a
) is shown. A gate electrode 1 of Cr is formed on a glass substrate 8 by patterning using a sputter deposition machine. Next, a plasma CVD method is used to deposit S, which will become the gate insulating film.
iN layer7. A-5i layer 4 which is a semiconductor layer, and n which is an ohmic contact layer. The a-Si layers 6 are sequentially laminated. Then, a source electrode 3 and a drain electrode 2 are formed. The metal is a double layer of Cr/AQ, which is patterned after sputter deposition. At this time, as shown in FIG. 3A, a U-shaped pattern is formed so that the drain electrode faces the source electrode and surrounds it. As a result, the channel portion of the TPT is also formed into a U-shape. The effect of this embodiment becomes clear when compared with the conventional example shown in FIG. Although the transistor area in FIG. 3 is almost the same as that in FIG. 2, W/L in FIG. On the other hand, in the transistor shown in FIG. 2, which is an embodiment of the present invention, the area around the electrode 3 is effectively used as a TPT channel, so the channel is formed in a U shape, and its effective W/L is W/L=5, and its Cgs is 174, assuming that the conventional example shown in FIG. 2 is 1. In other words, Cgs was significantly reduced with the same W/L. Conversely, if Cgs is kept constant, W/L has effectively increased by more than four times. This is equivalent to increasing the mutual conductance or mobility by more than four times, and the effect is very large. In this case, what should be noted is that the electrode 3 is connected to the pixel electrode 9 (see the first drawing), and the reason why the gate pulse drop-in is greatly reduced is because of the parasitic capacitance Cg s of the electrode connected to the pixel electrode. This is because it is small. FIG. 3 shows another embodiment of the invention. The drain electrode is arranged in an L-shape opposite to the source electrode. In this case as well, an increase in effective W/L is achieved with Cgs constant. In this case, W/L is ~3. In other words, this is equivalent to triple the effective mobility while Cgs remains constant. Of course, in this case the electrode 3 is connected to the pixel electrode 9 in the drawing. Further, the electrode 2 is connected to a signal bus line (FIG. 1) 11, and the gate electrode 1 is connected to a gate bus line 10 shown in FIG. 1, thereby operating as a liquid crystal display panel. Although the TPT structure shown in FIG. 4 has a smaller increase in effective W/L than the TPT shown in FIG. 2, it becomes an effective means when the bus line spacing becomes small. Although the present invention has been described above based on embodiments, the gist of the present invention is not limited only to the above embodiments. The electrode and channel shapes referred to as U-shaped and L-shaped may be any shape having approximately the same shape. In other words, in a U-shape, the left and right branches may have slightly different lengths, and even if it is an L-shape, the corners do not necessarily have to be at right angles. The process may also result in rounded corners. U
The character shape and the L shape are merely approximate shapes. The electrode 3 is also rod-shaped, and although the example in which the lengths of each side of the channel forming portion are approximately equal has been shown, it does not depart from the gist of the present invention even if the lengths of each side are different. In addition, although the structure of the TFT was explained using a-5i (amorphous silicon) as an example, it is also possible to use other materials such as CdSe,
Te, poly-Si, etc. may be used, and the gate insulating film is not limited to SiN either. Effects of the Invention According to the present invention, Cgs of a thin film transistor can be reduced without reducing W/L. Therefore, when this transistor is used in a liquid crystal display panel, it has the effect of increasing the opening ability of the pixel liquid crystal and suppressing the generation of a DC voltage component due to Cgs. This has a great effect in preventing characteristic deterioration of the liquid crystal panel. When Cgs is kept constant, the opening ability of the transistor is greatly improved. This makes it possible to improve the voltage writing rate. On the other hand, increasing the opening capability also makes it possible to reduce the opening gate pulse amplitude. In the above embodiment, the amplitude of the opening gate pulse voltage can be reduced to about half. Since the magnitude of the DC voltage component is proportional to the gate voltage amplitude, a small Cgs and a low gate voltage act as a double effect, and have the effect of preventing the panel characteristics from deteriorating. In other words, it has effects such as improving the reliability of the liquid crystal and reducing burn-in.
第1図は本発明のディスプレイパネルへの実施例を示す
。第2図は第1図の薄膜トランジスタ部の平面図(a)
と断面図(b)、第3図は従来の薄膜トランジスタを示
す平面図、第4図は本発明の別の実施例を示す平面図で
ある。
符号の説明
1・・・ゲート電極、2・・・ドレイン電極、3・・・
ソース電極、4・・・a−8i、5・・・ゲートソース
間容量、6・・・オーミックコンタクト層、7・・・ゲ
ート絶縁膜、8・・基板、9・・・画素電極、↓O・・
・ゲートバスライン、11・・・信号線バスライン、1
2・・・薄膜トランジスタ。
4
第3図
第4図FIG. 1 shows an embodiment of the present invention in a display panel. Figure 2 is a plan view (a) of the thin film transistor section in Figure 1.
3 is a plan view showing a conventional thin film transistor, and FIG. 4 is a plan view showing another embodiment of the present invention. Explanation of symbols 1...Gate electrode, 2...Drain electrode, 3...
Source electrode, 4...a-8i, 5... Gate-source capacitance, 6... Ohmic contact layer, 7... Gate insulating film, 8... Substrate, 9... Pixel electrode, ↓O・・・
・Gate bus line, 11...Signal line bus line, 1
2...Thin film transistor. 4 Figure 3 Figure 4
Claims (1)
数個の信号バスラインを有し、これらのバスラインの交
点に設けられた薄膜トランジスタおよび画素電極を有し
、上記薄膜トランジスタのゲート電極はゲートバスライ
ンに接続されドレイン電流が流れる二つの電極(ソース
及びドレイン電極)の一方が信号バスラインに、他方が
上記画素電極に接続された構成を有する液晶ディスプレ
イパネルにおいて、上記薄膜トランジスタの信号バスラ
インに接続された電極の平面形状および上記薄膜トラン
ジスタのチャネルの平面形状がU型あるいはL型である
ことを特徴とする液晶ディスプレイパネル。 2、上記薄膜トランジスタの半導体層が非晶質シリコン
であることを特徴とする第一項記載の液晶ディスプレイ
パネル。[Scope of Claims] 1. It has a plurality of gate bus lines and a plurality of signal bus lines formed on a substrate, and has a thin film transistor and a pixel electrode provided at the intersection of these bus lines, and the above-mentioned In a liquid crystal display panel having a configuration in which the gate electrode of the thin film transistor is connected to the gate bus line and two electrodes (source and drain electrodes) through which drain current flows, one is connected to the signal bus line and the other is connected to the pixel electrode. A liquid crystal display panel characterized in that the planar shape of an electrode connected to a signal bus line of a thin film transistor and the planar shape of a channel of the thin film transistor are U-shaped or L-shaped. 2. The liquid crystal display panel according to item 1, wherein the semiconductor layer of the thin film transistor is made of amorphous silicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028554A JPH03233431A (en) | 1990-02-09 | 1990-02-09 | Liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028554A JPH03233431A (en) | 1990-02-09 | 1990-02-09 | Liquid crystal display panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233431A true JPH03233431A (en) | 1991-10-17 |
Family
ID=12251875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2028554A Pending JPH03233431A (en) | 1990-02-09 | 1990-02-09 | Liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233431A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265038A (en) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2000147539A (en) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | Manufacturing method of liquid crystal display device |
| US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
| JP2005051211A (en) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| JP2007179042A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, and electronic device |
| JP2008010889A (en) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | Light emitting device, and electronic apparatus |
| US7408200B2 (en) | 2003-10-13 | 2008-08-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2009086118A (en) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | Liquid crystal display device and electronic device |
| JP2009099666A (en) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | Thin film transistor array, display device, and information display system |
| US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
| US7829395B2 (en) | 2007-01-23 | 2010-11-09 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
| US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| CN111025804A (en) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
-
1990
- 1990-02-09 JP JP2028554A patent/JPH03233431A/en active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265038A (en) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | Liquid crystal display device |
| JP2000147539A (en) * | 1998-11-17 | 2000-05-26 | Hitachi Ltd | Manufacturing method of liquid crystal display device |
| US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
| US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2005051211A (en) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | Light emitting device |
| US8735896B2 (en) | 2003-07-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2008010889A (en) * | 2003-07-14 | 2008-01-17 | Semiconductor Energy Lab Co Ltd | Light emitting device, and electronic apparatus |
| US8373166B2 (en) | 2003-07-14 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7408200B2 (en) | 2003-10-13 | 2008-08-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US7550329B2 (en) | 2003-10-13 | 2009-06-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8717261B2 (en) | 2005-12-02 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP2007179042A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Semiconductor device, display device, and electronic device |
| US8890180B2 (en) | 2005-12-02 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US9997584B2 (en) | 2005-12-02 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| US11417720B2 (en) | 2005-12-02 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device including n-channel transistor including polysilicon |
| US12063829B2 (en) | 2005-12-02 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7688392B2 (en) | 2006-04-06 | 2010-03-30 | Chunghwa Picture Tubes, Ltd. | Pixel structure including a gate having an opening and an extension line between the data line and the source |
| US7829395B2 (en) | 2007-01-23 | 2010-11-09 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
| US8089575B2 (en) | 2007-01-23 | 2012-01-03 | Hitachi Displays, Ltd. | Display device and manufacturing method of the same |
| JP2009086118A (en) * | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | Liquid crystal display device and electronic device |
| JP2009099666A (en) * | 2007-10-15 | 2009-05-07 | Ricoh Co Ltd | Thin film transistor array, display device, and information display system |
| CN111025804A (en) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | Liquid crystal display device having a plurality of pixel electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941032B2 (en) | Thin film transistor liquid crystal display element having vertical thin film transistor | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JPH03233431A (en) | Liquid crystal display panel | |
| JP3420201B2 (en) | Liquid crystal display | |
| JPH0814669B2 (en) | Matrix type display device | |
| JPH1031235A (en) | Liquid crystal display | |
| JP2001296553A (en) | Display device and method of manufacturing display device | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH1126768A (en) | Thin film transistor for liquid crystal display | |
| JPH06317812A (en) | Active matrix element and its production | |
| JPH04360583A (en) | Thin film transistor | |
| JPH04362616A (en) | active matrix panel | |
| JP2006317867A (en) | Thin film transistor substrate and liquid crystal display panel | |
| JP2755683B2 (en) | Active matrix liquid crystal display | |
| KR20020053460A (en) | Liquid crystal display panel | |
| JP3063732B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20020002516A (en) | Method for forming gate electrode in liquid crystal display device | |
| JPH07175087A (en) | Liquid crystal display device | |
| JPS62247569A (en) | Semiconductor device | |
| JPH0915646A (en) | Active matrix liquid crystal display device | |
| JPH04180237A (en) | Thin film transistor and production method | |
| JPH01219825A (en) | Amorphous silicon thin film transistor | |
| JPH07131019A (en) | Thin film transistor and fabrication thereof | |
| KR970003847B1 (en) | Method of manufacturing thin film transistor | |
| JPH0393274A (en) | Thin film transistor |