JPH03235527A - Ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明は、アナログ信号をその大きさに対応したデジタ
ル値に変換するＡ／Ｄ変換器に関する。

〈従来技術〉（第４図） Ａ／Ｄ変換器として構成が比較的簡単で安価なことがら
Ｖ／Ｆ変換器を用いたものが従来よりあった。

第４図は、このＶ／Ｆ変換式のＡ／Ｄ変換器の構成を示
すブロック図である。

第４図において、１は入力されるアナログ信号の電圧■
に比例した周波数Ｆのパルス信号を出力するＶ／Ｆ変換
器であり、例えば入力電圧ゼロボルトからフルスケール
（１０ボルト）までの変化に対して、周波数ゼロＨｚか
ら２ＭＨｚまでのパルス信号を比例出力するように構成
されている。

２はこのＶ／Ｆ変換器１からのパルス信号の周波数を計
数する計数回路であり、このパルス信号をゲート信号発
生回路３からのゲートパルスによってアンド回路４を通
過させて所定時間だけＮビットのカウンタ５へ入力させ
、その計数結果をラッチ回２１１６にラッチさせてデジ
タル値として出力させる。

なお、７はゲートパルスの立下りより僅かに理れたラッ
チパルスを出力するラッチパルス発生回路、８は、ラッ
チパルスより遅れ、ゲートパルスの立上りより進んだリ
セットパルスを出力して、カウンタ５をリセットするリ
セットパルス発生回路である。

したがって、アナログ電圧■が変化すれば、ラッチ回路
６にラッチされる計数値もその変化に応じて変化するこ
とになる。

く解決すべき課題〉 しかしながら、前記のような構成のＡ／Ｄ変換器では、
例えば１６ビツトの分解能を得るためにはほぼ３２ミリ
秒（６４に／２ＭＨｚ）ものかなり長いゲートタイムが
必要となり、アナログ像の高精度な測定と波形分析をと
もに行なう場合、高い周波数成分を含むアナログ信号の
変化を正確に調べることができないという問題がある。

そこで、ゲートタイムを例えば１／８の４ミリ秒に短縮
して、サンプリングを高速化するとともに、得られた計
数値を８＠加稗して１６ビツトの精度を待る方法も考え
られるが、この場合、カウンタ５のリセツＩ−に要する
時間を、Ｖ／Ｆ変換器１から出力される最高周波数のパ
ルス信号の周期に対して無視できる程度に矧くしなけれ
ばならない。

即ち、このリセット時間内に入力されるパルスの数は毎
回の計数結果には含まれないため、この計数値の加韓結
果には大きな誤差が含まれてしまい精度が著しく低下し
てしまう。

このため、高速動作の期待できるＥ　ＣＬ等の高速素子
を用いることが考えられるが、このような高速素子は高
価で発熱が多くドリフ１−等の新たな問題を処理しなけ
ればならず使用しにくいという問題がある。

本発明はこの課題を解決したＡ／Ｄ変換器を提供するこ
とを目的としている。

く課題を解決するための手段〉 前記課題を解決するため、本発明のＡ／Ｄ変換器は、 アナログ信号の大きさに比例した周波数の信号を出力す
るＶ／Ｆ変換器と、 Ｖ、／Ｆ変換器からの出力信号の計数が可能な複数のカ
ウンタと、 Ｖ／Ｆ変換器からの出力信号を所定時間経過する毎に異
なるカウンタへ入力するカウンタ入力切換手段と、 所定時間の計数が終了したカウンタの計数結果を、アナ
ログ信号に対するデジタル値として順番に切換出力する
カウンタ出力切換手段とを備えている。

く作用〉 したがって、Ｖ／Ｆ変換器からの出力信号は１つのカウ
ンタで所定時間カウントされると、他のカウンタで所定
時間のカウントが開始される。

計数が終了したカウンタから順にその計数結果がアナロ
グ信号に対応したデジタル値として切換出力される。

く本発明の実施例〉（第１〜２図） 以下図面に基づいて本発明の一実施例を説明する。

第１図は一実施例のＡ／Ｄ変換器の構成を示すブロック
図である。

第１図において、１０はアナログ電圧■に比例した周波
数のパルス信号を出力するＶ／Ｆ変換器であり、例えば
出力パルスが水晶弁ｍＷ１１からのクロック信号に同期
して出力される同期式のＶ／Ｆ変換器で、前述のＶ／Ｆ
変換器１と同様にアナログ電圧のゼロボルトから１０ボ
ルトに対して周波数ゼロＨｚから２　Ｍ　Ｈｚのパルス
を出力する。

１２はＶ／Ｆ変換器１０からのパルス信号を切換信号の
レベルに応じて第１のカウンタ１３または第２のカウン
タ１４に切換入力する入力切換スイッチである。なお、
第１、第２のカウンタ１３．１４は１２ビツトのバイナ
リカウンタである。

１５は水晶発振器１１からのクロック信号を分周して例
えば１ミリ秒毎にレベルが反転する入力切換信号を出力
する切換信号発生回路、１７は、この入力切換信号をイ
ンバータ１６で反転して得られた出力切換信号の立上り
および立下りより僅かな時間ｄ１だけ遅れた粛込みパル
スを出力する書込みパルス発生回路である。

１８は第１のカウンタ１３の出力または第２のカウンタ
１４の出力のいずれかを出力切換信号のレベルに応じて
選択出力する出力切換スイッチである。この出力切換ス
イッチ１８は入力切換スイッチ１２と逆に作動し、第１
のカウンタ１３が計数中のときには第２のカウンタ１４
の出力を選択し、第２のカウンタ１４が計数中のときに
は第１のカウンタ１３の出力を選択出力する。

１９は、富込みパルスを僅かな時間ｄ２だけ遅延させて
計数の終了している方のカウンタをリセットするりセラ
１−回路である。

２０は、連続入力された所定個数（３２個）の計数結果
の積舞値を出力する積輝回路であり、出力切換スイッチ
からの計数結果を書込みパルスに同期して順番に記憶す
るシフトレジスタ２１とシフトレジスタ２１の記憶内容
を加算する加算器２２とから構成されている。

なお、このシフトレジスタ２１に記憶されるデジタル値
は最大で２ＭＨｚのパルス信号を１ミリ秒間計数した値
であるため、ａ大で“２０００″即ち１１ビツトの分解
能を有している。

次に、このＡ／Ｄ変換器の動作について説明する。

Ｖ／Ｆ変換器１０にアナログ信号が加えられると、この
信号電圧に比例した周波数のパルス信号が入力切換スイ
ッチ１２に出力される。

ここで第２図の（ａ）に示す入力切換信号が１１時に立
上り、入力切換スイッチ１２が第１のカウンタ１３側に
切換えられると、第１のカウンタ１３の計数値は同図の
（ｂ）に示すようにゼロから増加してゆく。

１２時に入力切換信号のレベルが“Ｌ″レベルなると、
入力切換スイッチ１２は第２のカウンタ１４側へ切換え
られ、第２図の（Ｃ）に示すように第２のカウンタ１４
の計数がゼロから開始される。このとき、第１のカウン
タ１３の出力にはＴ１時から１２時までの計数結果Ｃ１
が保持出力されている。

第２のカウンタ１４の計数中には、出力切換信号が第２
図の（ｄ）に示すように“Ｈ″レベルなるため、第１の
カウンタ１３の計数結果ＣＩはシフトレジスタ２１に出
力されており、同図の（ｅ）に示すように１２時からｄ
ｊだけ遅れた塵込みパルスによって計数結果Ｃ！はシフ
トレジスタ２１に記憶されることになる。

この震込みパルスからｄ２時間経過すると第２図の（「
）に示すリセットパルスが第１のカウンタ１３に出力さ
れるため、第１のカウンタ１３は同図の（ｂ）のように
ゼロにリセットされる。

１２時から１ミリ秒経過した１３時に入力切換信号は再
び“Ｌ”レベルとなり、第１のカウンタ１３による計数
が開始され、「３時からｄ】だけ遅れて、第２のカウン
タ１４の計数結果Ｃ２がシフトレジスタ２１に記憶され
、さらにｄ２だけ遅れて第２のカウンタ１４はリセット
され、次の計数に備える。

以下、同様にして、１ミリ秒毎のカウント値がシフトレ
ジスタ２１に順次記憶される。

シフトレジスタ２１に例えば３２個の計数結果Ｃ１〜Ｃ
３２が記憶されたときの加算器２２出力は、Ｔ】時から
Ｔお時までの３２ミリ秒間におけるアナログ信号の電圧
の大きさに対応するデジタル値となりる。

なお、Ｖ／Ｆ変換器１０の出力と、入力切換信号とは同
期がとれており、切換時間も短時間で済むため、各計数
結果には連続性があり、計数誤差は含まれておらず、そ
の加りｌＩ結果は１６ビツト精度を有することになる。

次の減算結果Ｃう、が、シフトレジスタ２１に記憶され
ると、加算器２２の出力は１２時から１時までの３２ミ
リ秒間におけるアナログ電圧の大きさに対応したデジタ
ル値となり、以下同様に１ミリ秒毎にアナログ信号に対
応した１６ビツト精度のデジタル値を得ることができる
。

〈本発明の他の実施例〉（第３図） なお、前記実施例では、連続する計数結果をシフトレジ
スタ２１に記憶して所定個数（３２個）加算することに
よって、１６ビツトの分解能のデジタル値を得るように
していたが、波形分析等を行なう場合には、分析時間分
の計数結果をすべて記憶回路に記憶しておき、必要に応
じた分解能で読み出すことができる。

また、＃記実施例では、１１ピッ１〜分解能の計数結果
をそのまま加算するようにしていたが、第３図に示すよ
うに計数結果をそれぞれ２５倍（下位に“０″を５個加
える）して、Ｍｌ！ｌ（任意）の１１続する１６ビツト
化された計数結果を加算器２２−で加算し、その加算結
果を１／Ｍ除陣器２３で平均化するようにしても１６ビ
ツト分解能を得ることができる。

また、前記実施例では、２つのカウンタを交互に切換え
ていたが、３＠以上のカウンタを順に切換えてＶ／Ｆ変
換器の出力を計数させるようにしてもよい。

く本発明の効果〉 本発明のＡ／Ｄ変換器は、前記説明のように、Ｖ／Ｆ変
換器の出力を複数のカウンタで所定時間ずつ順に計数さ
せるようにしており、計数が終了したカウンタの計数結
果を他のカウンタが計数している間にデジタル値として
出力させることができるため、特に高速なカウンタを用
いることなく短いサンプリング間隔でも所望する精度の
デジタル変換を行なうことができ、アナログ量の高精度
測定と高速波形分析とが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は一実施例の動作を説明するためのタイミング図、
第３図は他の実施例の一部を示すブロック図、第４図は
従来装置の構成を示すブロック図である。 １０・・・・・・Ｖ／Ｆ変換器、１２・・・・・・入力
切換スイッチ、１３・・・・・・第１のカウンタ、１４
・・・・・・第２のカウンタ、１８・・・・・・出力切
換スイッチ、２０・・・・・・積輝回詫。 符許出願人　　　　アンリツ株式会社

Claims (1)

1. 【特許請求の範囲】 アナログ信号の大きさに比例した周波数の信号を出力す
   るＶ／Ｆ変換器と、 前記Ｖ／Ｆ変換器からの出力信号の計数が可能な複数の
   カウンタと、 前記Ｖ／Ｆ変換器からの出力信号を所定時間経過する毎
   に異なる前記カウンタへ入力するカウンタ入力切換手段
   と、 前記所定時間の計数が終了したカウンタの計数結果を、
   前記アナログ信号に対するデジタル値として順番に切換
   出力するカウンタ出力切換手段とを備えたことを特徴と
   するＡ／Ｄ変換器。