JPH0323719A - Ａ／ｄ変換方法 - Google Patents
Ａ／ｄ変換方法Info
- Publication number
- JPH0323719A JPH0323719A JP15672989A JP15672989A JPH0323719A JP H0323719 A JPH0323719 A JP H0323719A JP 15672989 A JP15672989 A JP 15672989A JP 15672989 A JP15672989 A JP 15672989A JP H0323719 A JPH0323719 A JP H0323719A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- unknown input
- time
- value
- unknown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、測温抵抗体や熱電対入力をそれと対応する
ディジタル値に変換するためのＡ／Ｄ変換方法に関する
。
ディジタル値に変換するためのＡ／Ｄ変換方法に関する
。
第３図に従来の二重積分方式のＡ／Ｄ変換回路を示す。
同図において、１は積分器、２はコンバレータ、３はカ
ウンタ、７は制御部、ＳＷｉ ＳＷ２はスイ７チであ
る。
ウンタ、７は制御部、ＳＷｉ ＳＷ２はスイ７チであ
る。
制御部７は始めにｓｗｉをＣ側に倒し、積分器１にて未
知人力の積分を開始する。これと同時に制御部７はカウ
ンタ３に対し指令を与えてクロックＣＬのカウントを開
始させ、Ｔ［ｓｅｃ］経過したらその旨を通知させる。
知人力の積分を開始する。これと同時に制御部７はカウ
ンタ３に対し指令を与えてクロックＣＬのカウントを開
始させ、Ｔ［ｓｅｃ］経過したらその旨を通知させる。
次に、制御部７はＳＷＩをａ側に倒し、積分器ｌにより
未知入力とは逆極性の基準電圧の積分（以下、これを逆
積分ともいう）を開始する。カウンタ３はこの逆積分と
同時にカウントを開始し、このカウント動作を積分器出
力がコンパレータ２の設定電圧に一敗し、コンパレータ
出力によってカウンタのゲートが閉じられるまで継続す
る。
未知入力とは逆極性の基準電圧の積分（以下、これを逆
積分ともいう）を開始する。カウンタ３はこの逆積分と
同時にカウントを開始し、このカウント動作を積分器出
力がコンパレータ２の設定電圧に一敗し、コンパレータ
出力によってカウンタのゲートが閉じられるまで継続す
る。
以上の動作を示すのが第４図で、同図（イ）は積分波形
を示す。同図（口）はコンパレータの動作波形を示し、
積分時にはその出力はロー（Ｌ）レベルになっており、
基準電圧がコンバレータ設定電圧に等しくなった時点で
ハイ （Ｈ）レベルとなる。同図（ハ）はスイッチＳＷ
Ｉ．ＳＷ２の動作状態を示し、未知入力の積分時にはｓ
ｗｉはＣ側に、基準電圧の逆積分時にはａ側で、この間
Ｓ！ Ｗ２はＯＦＦ状態にあり、積分動作が終了するとＳＷ１
はｂ側で、ＳＷ２がＯＮとなって積分器コンデンサの放
電が行われる。また、同図（二〉はカウンタの動作波形
を示し、未知入力の積分時には時間Ｔ相当のクロックＣ
Ｌをカウントし、基準電圧の逆積分時には時間Ｔｘ相当
のクロックＣＬをカウントし、積分動作の終了とともに
ＯＦＦとなる。
を示す。同図（口）はコンパレータの動作波形を示し、
積分時にはその出力はロー（Ｌ）レベルになっており、
基準電圧がコンバレータ設定電圧に等しくなった時点で
ハイ （Ｈ）レベルとなる。同図（ハ）はスイッチＳＷ
Ｉ．ＳＷ２の動作状態を示し、未知入力の積分時にはｓ
ｗｉはＣ側に、基準電圧の逆積分時にはａ側で、この間
Ｓ！ Ｗ２はＯＦＦ状態にあり、積分動作が終了するとＳＷ１
はｂ側で、ＳＷ２がＯＮとなって積分器コンデンサの放
電が行われる。また、同図（二〉はカウンタの動作波形
を示し、未知入力の積分時には時間Ｔ相当のクロックＣ
Ｌをカウントし、基準電圧の逆積分時には時間Ｔｘ相当
のクロックＣＬをカウントし、積分動作の終了とともに
ＯＦＦとなる。
ここで、上記逆積分時の時間をＴｘとすると、Ｔ
・・・ （１）
なる関係式から未知入力を求めることができる。
ところで、上記カウンタのクロック周波数をｆ（Ｈｚ
）とすると、周期Δｔは、 Δｔ ＝ ｌ／ｆ と表わされる。さらに、 Ｔ＝ＮΔｔ，Ｔｘ＝ＸΔｔ とおけば、（１）式は Ｘ （未知入力）＝×（基準電圧）・・・（２）Ｎ となり、次式が得られる。
）とすると、周期Δｔは、 Δｔ ＝ ｌ／ｆ と表わされる。さらに、 Ｔ＝ＮΔｔ，Ｔｘ＝ＸΔｔ とおけば、（１）式は Ｘ （未知入力）＝×（基準電圧）・・・（２）Ｎ となり、次式が得られる。
このＸが未知入力のＡ／Ｄ変換値に対応するが、この場
合Ｎ値および基準電圧が一定であると言う条件が必要で
ある。
合Ｎ値および基準電圧が一定であると言う条件が必要で
ある。
もっとも、高精度の基準電圧発生器を使用すれば基準電
圧は一定と考えられ、カウン｝Ｎ値も高精度の発振器を
使用することにより、略一定にすることができる。しか
しながら、実際には次のよ？な条件が威立しないと、上
記（３）式の精度を保証することができない。
圧は一定と考えられ、カウン｝Ｎ値も高精度の発振器を
使用することにより、略一定にすることができる。しか
しながら、実際には次のよ？な条件が威立しないと、上
記（３）式の精度を保証することができない。
■未知入力積分から基準電圧逆積分に切り替わるまでの
遅延時間をｔ■とすると、 ｔ４１〈Δｔ であること。
遅延時間をｔ■とすると、 ｔ４１〈Δｔ であること。
■基準電圧逆積分出力がコンパレータ設定電圧に一致し
た後、コンバレータから出力が出されるまでの遅延時間
をｔ４■とすると、 ｔｄ■〈Δｔ であること。
た後、コンバレータから出力が出されるまでの遅延時間
をｔ４■とすると、 ｔｄ■〈Δｔ であること。
第５図に、積分器の人力切換えにあたり制御部および入
力切換器（ＳＷＩ）の遅延時間を考慮した場合の積分波
形を示す。同図の点線が遅延時間ｔ■を考慮したときの
波形で、Ｔｘｔｒｕｅ （真値〉となるべきところが
Ｔｘｆａｌｓｅ （偽値）となることにより、Ａ／Ｄ変
換値が誤って計測されることがわかる。これが、条件■
に対応する問題というわけである。
力切換器（ＳＷＩ）の遅延時間を考慮した場合の積分波
形を示す。同図の点線が遅延時間ｔ■を考慮したときの
波形で、Ｔｘｔｒｕｅ （真値〉となるべきところが
Ｔｘｆａｌｓｅ （偽値）となることにより、Ａ／Ｄ変
換値が誤って計測されることがわかる。これが、条件■
に対応する問題というわけである。
第６図に、コンパレータの応答遅延時間を考慮？た場合
の積分波形を示す。同図では、１，■だけコンパレー夕
の応答が遅れることにより、この間にカウントが行われ
、Ｔ ｘ ｔ ｒ ｕ ｅとなるべきところがＴｘｆａ
ｌｓｅとなってしまう。これが、条件■に対応する問題
である。
の積分波形を示す。同図では、１，■だけコンパレー夕
の応答が遅れることにより、この間にカウントが行われ
、Ｔ ｘ ｔ ｒ ｕ ｅとなるべきところがＴｘｆａ
ｌｓｅとなってしまう。これが、条件■に対応する問題
である。
したがって、この発明の課題は高速かつ高精度の機器を
用いることなく、比較的高精度のＡ／Ｄ変換を可能なら
しめることにある。
用いることなく、比較的高精度のＡ／Ｄ変換を可能なら
しめることにある。
未知入力信号を一定時間だけ積分した後、基準電圧を所
定の設定電圧に一致するまで積分（逆積分）し、この逆
積分時間と未知入力信号の積分時間との比から未知入力
信号に対応するディジタル値を得るに当たり、 入力信号の最大値，最小値について予めその逆積分時間
Ｔ．ｍａ ｘ， Ｔｍ ｉ ｎをそれぞれ求めておき、
未知入力信号の逆積分時間Ｔｘを測定したとき、 Ｔｍａｘ−Ｔｍｉｎ なる演算をして未知入力信号をその測定スパンとの比率
にて表わされるディジタル値に変換する。
定の設定電圧に一致するまで積分（逆積分）し、この逆
積分時間と未知入力信号の積分時間との比から未知入力
信号に対応するディジタル値を得るに当たり、 入力信号の最大値，最小値について予めその逆積分時間
Ｔ．ｍａ ｘ， Ｔｍ ｉ ｎをそれぞれ求めておき、
未知入力信号の逆積分時間Ｔｘを測定したとき、 Ｔｍａｘ−Ｔｍｉｎ なる演算をして未知入力信号をその測定スパンとの比率
にて表わされるディジタル値に変換する。
以上の如き演算をしてＡ／Ｄ変換値を得ることにより、
比較的低速かつ安価な機器を用いて精度の比較的高いデ
ィジタル値を得られるようにする。
比較的低速かつ安価な機器を用いて精度の比較的高いデ
ィジタル値を得られるようにする。
第ｌ図はこの発明の実施例を説明するための説明図、第
２図はこの発明が適用されるＡ／Ｄ変換回路を示すブロ
ソク図である。
２図はこの発明が適用されるＡ／Ｄ変換回路を示すブロ
ソク図である。
まず、第２図から説明する。この回路ではマルチプレク
サ４、人出力ＰＯＲＴ５およびｃｐｕ５等が用いられて
いるが、マルチプレクサ４が第３図のスイッチＳＷＩ，
ＳＷ２に、また入出力ＰＯＲＴ５およびｃｐｕ５が同じ
く制御部７にそれぞれ対応することから、基本的には第
３図に示すものと同しである。
サ４、人出力ＰＯＲＴ５およびｃｐｕ５等が用いられて
いるが、マルチプレクサ４が第３図のスイッチＳＷＩ，
ＳＷ２に、また入出力ＰＯＲＴ５およびｃｐｕ５が同じ
く制御部７にそれぞれ対応することから、基本的には第
３図に示すものと同しである。
すなわち、マルチプレクサ４は未知入力と基準電圧との
切換えや積分器コンデンサの放電回路の形或等の機能を
もち、人出力ＰＯＲＴ５はｃｐｕ６とカウンタ３および
マルチブレクサ４等とのインクフェイスを司る。ｃｐｕ
５はカウンタまたは人出力ＰＯＲＴ５からのデータにも
とづき所定の処理を実行し、必要なデータをこれら各部
に与える。
切換えや積分器コンデンサの放電回路の形或等の機能を
もち、人出力ＰＯＲＴ５はｃｐｕ６とカウンタ３および
マルチブレクサ４等とのインクフェイスを司る。ｃｐｕ
５はカウンタまたは人出力ＰＯＲＴ５からのデータにも
とづき所定の処理を実行し、必要なデータをこれら各部
に与える。
ところで、Ａ／Ｄ変換するに当たり、例えば調節計等の
分野では゜Ａ／Ｄ変換値そのものの値を知る必要はなく
、充分な分解能さえ確保されていれば良く、入力Ｓｐａ
ｎ値（＝入力Ｍａｘ値一人力Ｍｉｎ値）に対して未知入
力がどれだけの比であるか、すなわち人力Ｓｐａｎ値を
１００％としたとき、未知人力値が何％になるのかを知
るだけで充分な場合も多い。
分野では゜Ａ／Ｄ変換値そのものの値を知る必要はなく
、充分な分解能さえ確保されていれば良く、入力Ｓｐａ
ｎ値（＝入力Ｍａｘ値一人力Ｍｉｎ値）に対して未知入
力がどれだけの比であるか、すなわち人力Ｓｐａｎ値を
１００％としたとき、未知人力値が何％になるのかを知
るだけで充分な場合も多い。
このように考えると、未知入力の積分の前に人力Ｍａｘ
値と入力Ｍｉｎ値の積分を第１図の如く行い、それぞれ
のＡ／Ｄ値を求めておけば、これらの差が入力Ｓｐａｎ
値対応のＡ／Ｄ値となる。
値と入力Ｍｉｎ値の積分を第１図の如く行い、それぞれ
のＡ／Ｄ値を求めておけば、これらの差が入力Ｓｐａｎ
値対応のＡ／Ｄ値となる。
このとき、両積分における遅延時間ｔ４が全く同じであ
れば（これは、実用上充分に保証される。
れば（これは、実用上充分に保証される。
何故ならば、入力Ｍａｘ値の積分と入力Ｍ ｉ ｎ値の
積分の間隔は通常数十ｍ ｓ ｅ ｃのオーダであり、
この間にｔｄが大きく変化することはないからである。
積分の間隔は通常数十ｍ ｓ ｅ ｃのオーダであり、
この間にｔｄが大きく変化することはないからである。
）、
Ｔｓ ｐ ａ ｎ＝Ｔｍａ ｘ−Ｔｍ ｉ ｎ・・・
（４） であるから、 一人力Ｍｉｎ） ・・・（５）となり、結局は
（４）， （５）式から未知人力が入力Ｓｐａｎに対
して何％であるかは、次のように表わすことができる。
（４） であるから、 一人力Ｍｉｎ） ・・・（５）となり、結局は
（４）， （５）式から未知人力が入力Ｓｐａｎに対
して何％であるかは、次のように表わすことができる。
未知人力一人力Ｍｉｎ Ｔｘ−Ｔｍｉｎ人力Ｓｐａ
ｎ Ｔｍａｘ−ＴｍｉｎＸＩＯＯ （％〕
・・・ （６） となる。
ｎ Ｔｍａｘ−ＴｍｉｎＸＩＯＯ （％〕
・・・ （６） となる。
したがって、第１図の如く予めＴｍａｘおよびＴｍｉｎ
を求めておき、未知入力信号の逆積分時間Ｔｘを測定し
たとき、第２図のｃｐｕ５にて上記（６）式の演算を行
うことにより、未知入力信号をその測定スパンとの比率
にて表わされるディジタル値に変換することができる。
を求めておき、未知入力信号の逆積分時間Ｔｘを測定し
たとき、第２図のｃｐｕ５にて上記（６）式の演算を行
うことにより、未知入力信号をその測定スパンとの比率
にて表わされるディジタル値に変換することができる。
このとき、（６）式には１，の項が含まれていないこと
から、制御部および入力切換回路の遅延があっても、正
しい未知人力のＡ／Ｄ値（％）が求められることになる
。
から、制御部および入力切換回路の遅延があっても、正
しい未知人力のＡ／Ｄ値（％）が求められることになる
。
この発明によれば、高速かつ高精度のコンパレータ，マ
ルチプレクサおよびｃｐｕ等を用いることなく、比較的
精度の高いＡ／Ｄ変換を達戊することが可能となる。
ルチプレクサおよびｃｐｕ等を用いることなく、比較的
精度の高いＡ／Ｄ変換を達戊することが可能となる。
第１図はこの発明の実施例を説明するための説明図、第
２図はこの発明が適用されるＡ／Ｄ変換回路を示すブロ
ック図、第３図は二重積分形Ａ／Ｄ変換回路の従来例を
示すブロック図、第４図はその動作を説明するための説
明図、第５図は積分器の人力切換えにあたり制御部およ
び入力切換器（ＳＷ１）の遅延時間を考慮した場合の積
分波形を示す波形図、第６図はコンパレー夕の応答遅延
時間を考慮した場合の積分波形を示す波形図である。 符号説明 １・・・積分器、２・・・コンパレータ、３・・・カウ
ンタ、４・・・マルチプレクサ、５・・・入出力ＰＯＲ
Ｔ、６・・・ｃｐｕ、７・・・制御部。
２図はこの発明が適用されるＡ／Ｄ変換回路を示すブロ
ック図、第３図は二重積分形Ａ／Ｄ変換回路の従来例を
示すブロック図、第４図はその動作を説明するための説
明図、第５図は積分器の人力切換えにあたり制御部およ
び入力切換器（ＳＷ１）の遅延時間を考慮した場合の積
分波形を示す波形図、第６図はコンパレー夕の応答遅延
時間を考慮した場合の積分波形を示す波形図である。 符号説明 １・・・積分器、２・・・コンパレータ、３・・・カウ
ンタ、４・・・マルチプレクサ、５・・・入出力ＰＯＲ
Ｔ、６・・・ｃｐｕ、７・・・制御部。
Claims (1)
- 【特許請求の範囲】 １）未知入力信号を一定時間だけ積分した後、基準電圧
を所定の設定電圧に一致するまで積分（逆積分）し、こ
の逆積分時間と未知入力信号の積分時間との比から未知
入力信号に対応するディジタル値を得るに当たり、 入力信号の最大値、最小値について予めその逆積分時間
Ｔｍａｘ、Ｔｍｉｎをそれぞれ求めておき、未知入力信
号の逆積分時間Ｔｘを測定したとき、 （Ｔｘ−Ｔｍｉｎ／Ｔｍａｘ−Ｔｍｉｎ）×１００％な
る演算をして未知入力信号をその測定スパンとの比率に
て表わされるディジタル値に変換することを特徴とする
Ａ／Ｄ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672989A JPH0323719A (ja) | 1989-06-21 | 1989-06-21 | Ａ／ｄ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672989A JPH0323719A (ja) | 1989-06-21 | 1989-06-21 | Ａ／ｄ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0323719A true JPH0323719A (ja) | 1991-01-31 |
Family
ID=15634056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15672989A Pending JPH0323719A (ja) | 1989-06-21 | 1989-06-21 | Ａ／ｄ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0323719A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166393A (ja) * | 2004-11-10 | 2006-06-22 | Seiko Epson Corp | 温度補償回路を備えた温度補償発振回路および電子機器 |
| EP2988422A1 (en) | 2014-08-22 | 2016-02-24 | Renesas Electronics Corporation | Semiconductor device, analog-to-digital conversion method, onboard system, and measurement method |
-
1989
- 1989-06-21 JP JP15672989A patent/JPH0323719A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166393A (ja) * | 2004-11-10 | 2006-06-22 | Seiko Epson Corp | 温度補償回路を備えた温度補償発振回路および電子機器 |
| EP2988422A1 (en) | 2014-08-22 | 2016-02-24 | Renesas Electronics Corporation | Semiconductor device, analog-to-digital conversion method, onboard system, and measurement method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5848868A (ja) | パルス周波数測定方法 | |
| JPH0323719A (ja) | Ａ／ｄ変換方法 | |
| US4454470A (en) | Method and apparatus for frequency measurement of an alternating current signal | |
| JPS63286025A (ja) | 積分形ａ／ｄ変換器 | |
| SU1108470A1 (ru) | Устройство дл интегрировани | |
| SU1698826A1 (ru) | Преобразователь отклонени сопротивлени в код | |
| JP2531808Y2 (ja) | リップル電圧低減装置 | |
| RU2163007C2 (ru) | Преобразователь температуры в цифровой код | |
| JP2501814Y2 (ja) | アナログ信号入力装置 | |
| SU1004909A1 (ru) | Частотомер | |
| JPS633272B2 (ja) | ||
| JPH0317275Y2 (ja) | ||
| JPS61179618A (ja) | 積分型ａｄ変換器の起動方法 | |
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JPH0654331B2 (ja) | 電力変換装置の電圧，電流検出方式 | |
| SU1608795A1 (ru) | Аналоговый регистратор | |
| SU924859A1 (ru) | Преобразователь частоты в код | |
| JPH0393458A (ja) | 点弧制御装置 | |
| SU1007651A1 (ru) | Устройство дл измерени критической частоты сли ни мельканий | |
| SU1001464A1 (ru) | Аналого-цифровой преобразователь двойного интегрировани | |
| JP2569071Y2 (ja) | 周波数電圧変換装置 | |
| SU1333307A2 (ru) | Устройство дл измерени критической частоты сли ни мельканий | |
| SU1287193A1 (ru) | Дифференцирующе-сглаживающее устройство | |
| JP2000055958A (ja) | デューティ比判定回路及びデューティ比判定方法 | |
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 |