JPH03237678A - ビデオメモリ・リフレッシュ制御装置 - Google Patents
ビデオメモリ・リフレッシュ制御装置Info
- Publication number
- JPH03237678A JPH03237678A JP2032709A JP3270990A JPH03237678A JP H03237678 A JPH03237678 A JP H03237678A JP 2032709 A JP2032709 A JP 2032709A JP 3270990 A JP3270990 A JP 3270990A JP H03237678 A JPH03237678 A JP H03237678A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- switching
- ras
- video memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、例えば画像表示用データの格納用に使用され
るダイナミック形ＲＡＭで構成されたビデオメモリ・リ
フレッシュ制御装置に関する。
るダイナミック形ＲＡＭで構成されたビデオメモリ・リ
フレッシュ制御装置に関する。
［従来の技術］
一般にダイナミックＲＡＭは電荷蓄積形のメモリである
ため、各メモリセルにチャージされた電荷は時間の経過
とともに次第にディスチャージされる。従って定期的に
チャージしなければメモリセルに蓄積された記憶情報は
消滅してしまう。
ため、各メモリセルにチャージされた電荷は時間の経過
とともに次第にディスチャージされる。従って定期的に
チャージしなければメモリセルに蓄積された記憶情報は
消滅してしまう。
そこでダイナミック形ＲＡＭの場合は定期的にリフレッ
シュを行ない、メモリセルに蓄積されている記憶情報が
消滅するのを防止している。
シュを行ない、メモリセルに蓄積されている記憶情報が
消滅するのを防止している。
このようなダイナミック形のＲＡＭを表示用のためのビ
デオメモリとして使用した場合は、表示期間中に連続し
たアドレスがビデオメモリに与えられるのでリフレッシ
ュは特に行う必要は無いと考えられるが、拡大表示時や
画面分割時のようにビデオメモリの一部のみを表示する
場合にはダイナミックＲＡＭが定めるリフレッシュ周期
規格を満足しなくなる。このためビデオメモリをダイナ
ミック形ＲＡＭで構成した場合には水平帰線期間を利用
して定期的にリフレッシュを行ない、メモリセルに蓄積
されている記憶情報の消滅を回避する必要がある。
デオメモリとして使用した場合は、表示期間中に連続し
たアドレスがビデオメモリに与えられるのでリフレッシ
ュは特に行う必要は無いと考えられるが、拡大表示時や
画面分割時のようにビデオメモリの一部のみを表示する
場合にはダイナミックＲＡＭが定めるリフレッシュ周期
規格を満足しなくなる。このためビデオメモリをダイナ
ミック形ＲＡＭで構成した場合には水平帰線期間を利用
して定期的にリフレッシュを行ない、メモリセルに蓄積
されている記憶情報の消滅を回避する必要がある。
このようなことから従来では第５図に示すビデオメモリ
・リフレッシュ制御装置が使用されていた。
・リフレッシュ制御装置が使用されていた。
この第５図において１はリフレッシュ用ＲＡＳ信号（以
下、ＲＦＲＡＳ信号と称する。）、リフレッシュ用ＣＡ
Ｓ信号（以下、ＲＦＣＡＳ信号と称する。）を発生する
クロック発生回路、２はＲＡＳセレクタ２１とＣＡＳセ
レクタ２□からなる信号セレクタ回路である。
下、ＲＦＲＡＳ信号と称する。）、リフレッシュ用ＣＡ
Ｓ信号（以下、ＲＦＣＡＳ信号と称する。）を発生する
クロック発生回路、２はＲＡＳセレクタ２１とＣＡＳセ
レクタ２□からなる信号セレクタ回路である。
前記信号セレクタ回路２は通常表示期間中はＲＡＳ信号
及びＣＡＳ信号を選択してビデオメモリ回路３に供給し
、リフレッシュ動作時にはＲＦＲＡＳ信号及びＲＦＣＡ
Ｓ信号を選択してビデオメモリ回路３に供給している。
及びＣＡＳ信号を選択してビデオメモリ回路３に供給し
、リフレッシュ動作時にはＲＦＲＡＳ信号及びＲＦＣＡ
Ｓ信号を選択してビデオメモリ回路３に供給している。
前記ビデオメモリ回路３にはＲＡＳ信号及びＣＡＳ信号
の入力タイミングに応じてＲＡＳ信号をカウントしてリ
フレッシュ用のｒｏｗアドレスを発生するリフレッシュ
カウンタ３□及びダイナミック形ＲＡＭ３□が設けられ
、ダイナミック形ＲＡＭ３□はＣＡＳビフォアＲＡＳリ
フレッシュ方式によりリフレッシュされるようになって
いる。
の入力タイミングに応じてＲＡＳ信号をカウントしてリ
フレッシュ用のｒｏｗアドレスを発生するリフレッシュ
カウンタ３□及びダイナミック形ＲＡＭ３□が設けられ
、ダイナミック形ＲＡＭ３□はＣＡＳビフォアＲＡＳリ
フレッシュ方式によりリフレッシュされるようになって
いる。
前記ビデオメモリ回路３には表示及びリフレッシュ用ア
ドレスバスが接続されている。
ドレスバスが接続されている。
この従来装置においては以下の動作を行なうようになっ
ている。
ている。
（イ）通常表示期間の動作
この表示期間では制御部から第６図のリード又はライト
動作部に示すタイミングでＲＡＳ信号及びＣＡＳ信号が
信号セレクタ回路２に人力される。
動作部に示すタイミングでＲＡＳ信号及びＣＡＳ信号が
信号セレクタ回路２に人力される。
この場合図からも明らかなようにＲＡＳ信号の立下がり
がＣＡＳ信号の立下りよりも位相的に進んでいる。
がＣＡＳ信号の立下りよりも位相的に進んでいる。
そして信号セレクタ回路２のＲＡＳセレクタ２１はＲＡ
Ｓ信号を選択しＣＡＳセレクタ２２はＣＡＳ信号をそれ
ぞれ選択しビデオメモリ回路３に供給する。このときア
ドレスはｒｏｗアドレスとｃｏｌｕｍｎアドレスが時分
割的にビデオメモリ回路３に供給され、ビデオメモリ回
路３ではＲＡＳ信号の立下りでｒｏｗアドレスを、ＣＡ
Ｓ信号の立下りでｃ ｏ １ ｕｍｎアドレスをラッチ
し、ダイナミック形ＲＡＭ３□に対するデータのアクセ
スを可能にする。
Ｓ信号を選択しＣＡＳセレクタ２２はＣＡＳ信号をそれ
ぞれ選択しビデオメモリ回路３に供給する。このときア
ドレスはｒｏｗアドレスとｃｏｌｕｍｎアドレスが時分
割的にビデオメモリ回路３に供給され、ビデオメモリ回
路３ではＲＡＳ信号の立下りでｒｏｗアドレスを、ＣＡ
Ｓ信号の立下りでｃ ｏ １ ｕｍｎアドレスをラッチ
し、ダイナミック形ＲＡＭ３□に対するデータのアクセ
スを可能にする。
（ロ）水平帰線期間のリフレッシュ動作この動作は、Ｒ
ＡＳオンリ・リフレッシュ方式によってリフレッシュが
行われる。すなわちこの区間では第６図のリフレッシュ
動作部に示すようにＲＦＣＡＳ信号の立上りがＲＦＲＡ
Ｓ信号の立上りよりもｔｌだけ位相が進んでいる。従っ
てこのときはリフレッシュモードとなり、ビデオメモリ
回路３にはリフレッシュ用のｒｏｗアドレスのみが入力
される。
ＡＳオンリ・リフレッシュ方式によってリフレッシュが
行われる。すなわちこの区間では第６図のリフレッシュ
動作部に示すようにＲＦＣＡＳ信号の立上りがＲＦＲＡ
Ｓ信号の立上りよりもｔｌだけ位相が進んでいる。従っ
てこのときはリフレッシュモードとなり、ビデオメモリ
回路３にはリフレッシュ用のｒｏｗアドレスのみが入力
される。
なお、図中ＨＳＹＮＣ信号は水平同期信号である。
［発明が解決しようとする課題］
このように従来のビデオメモリ・リフレッシュ制御装置
においてはシステム動作中におけるリフレッシュは行な
っていたがビデオメモリを例えばバッテリでバックアッ
プするような場合にどのようなリフレッシュ制御を行な
うかについては何等保証されていなかった。換言すれば
ビデオメモリをバッテリでバックアップすることはでき
なかった。
においてはシステム動作中におけるリフレッシュは行な
っていたがビデオメモリを例えばバッテリでバックアッ
プするような場合にどのようなリフレッシュ制御を行な
うかについては何等保証されていなかった。換言すれば
ビデオメモリをバッテリでバックアップすることはでき
なかった。
そこで本発明は、システム動作時からバッテリによるバ
ックアップ時へのリフレッシュの切替え及びバックアッ
プ時からシステム動作時へのリフレッシュの切替えがダ
イナミック形ＲＡＭのリフレッシュサイクルを崩すこと
無くスムーズにでき、従ってビデオメモリをバッテリで
確実にバックアップできるビデオメモリ・リフレッシュ
制御装置を提供しようとするものである。
ックアップ時へのリフレッシュの切替え及びバックアッ
プ時からシステム動作時へのリフレッシュの切替えがダ
イナミック形ＲＡＭのリフレッシュサイクルを崩すこと
無くスムーズにでき、従ってビデオメモリをバッテリで
確実にバックアップできるビデオメモリ・リフレッシュ
制御装置を提供しようとするものである。
［課題を解決するための手段］
本発明は、ダイナミック形ＲＡＭで構成されたビデオメ
モリをリフレッシュ制御するビデオメモリ・リフレッシ
ュ制御装置において、リフレッシュ用ＲＡＳ信号及びリ
フレッシュ用クロックソース信号を発生するクロック発
生回路と、水平又は水平垂直同期信号のレベルをラッチ
し、クロ・ツク発生回路からのクロックソース信号を受
けて通常システム動作での表示動作切替え及びリフレッ
シュ切替えのためのリフレッシュ切替信号を発生すると
ともにリフレッシュ用ＣＡＳ信号を発生し、またシステ
ム用電源関知信号のレベルをラッチし、その電源関知信
号が所定レベルのとき所定個数のシステム用ＲＡＳ信号
及び水平又は水平垂直同期信号、クロックソース信号を
受けてシステム動作切替え及びバックアップ切替えのた
めのリフレッシュ切替信号を発生し、かつシステム電源
及びバッテリ電源をバックアップ用電源として出力する
とともにバックアップ時にもリフレッシュ用ＣＡＳ信号
を発生するリフレッシュ切替手段と、このリフレッシュ
切替手段からのリフレッシュ切替信号に応じてシステム
用ＲＡＳ信号及びシステム用ＣＡＳ信号を選択し、リフ
レッシュ時に°リフレッシュ用ＲＡＳ信号及びリフレッ
シュ用ＣＡＳ信号を選択する信号セレクタ回路とからな
り、信号セレクタ回路からのＲＡＳ信号及びＣＡＳ信号
によってビデオメモリをアクセス及びリフレッシュする
ことにある。
モリをリフレッシュ制御するビデオメモリ・リフレッシ
ュ制御装置において、リフレッシュ用ＲＡＳ信号及びリ
フレッシュ用クロックソース信号を発生するクロック発
生回路と、水平又は水平垂直同期信号のレベルをラッチ
し、クロ・ツク発生回路からのクロックソース信号を受
けて通常システム動作での表示動作切替え及びリフレッ
シュ切替えのためのリフレッシュ切替信号を発生すると
ともにリフレッシュ用ＣＡＳ信号を発生し、またシステ
ム用電源関知信号のレベルをラッチし、その電源関知信
号が所定レベルのとき所定個数のシステム用ＲＡＳ信号
及び水平又は水平垂直同期信号、クロックソース信号を
受けてシステム動作切替え及びバックアップ切替えのた
めのリフレッシュ切替信号を発生し、かつシステム電源
及びバッテリ電源をバックアップ用電源として出力する
とともにバックアップ時にもリフレッシュ用ＣＡＳ信号
を発生するリフレッシュ切替手段と、このリフレッシュ
切替手段からのリフレッシュ切替信号に応じてシステム
用ＲＡＳ信号及びシステム用ＣＡＳ信号を選択し、リフ
レッシュ時に°リフレッシュ用ＲＡＳ信号及びリフレッ
シュ用ＣＡＳ信号を選択する信号セレクタ回路とからな
り、信号セレクタ回路からのＲＡＳ信号及びＣＡＳ信号
によってビデオメモリをアクセス及びリフレッシュする
ことにある。
［作用］
このような構成の本発明においては、リフレッシュ切替
手段は水平又は水平垂直帰線期間では水平又は水平垂直
同期信号のハイレベルを確認しリフレッシュ切替えのた
めのリフレッシュ切替信号を出力する。
手段は水平又は水平垂直帰線期間では水平又は水平垂直
同期信号のハイレベルを確認しリフレッシュ切替えのた
めのリフレッシュ切替信号を出力する。
そしてバックアップ時からシステム動作時への切替時に
は、水平又は水平垂直同期信号がローレベルであればシ
ステム用ＲＡＳ信号でシステム電源関知信号のハイレベ
ルをラッチし、その後リフレッシュ用クロックソース信
号を受けるとシステム電源関知信号がハイレベルか否か
を確認し、ハイレベルのとき所定個数のシステム用ＲＡ
Ｓ信号を受けてシステム動作切替えのためのリフレッシ
ュ切替信号を出力し、また水平又は水平垂直同期信号が
ハイレベルであればリフレッシュ用クロックソース信号
の立上りでシステム電源関知信号のハイレベルをラッチ
し、そのハイレベルに基づいて所定個数のリフレッシュ
用クロックソース信号の立下がりを受けてリフレッシュ
モード切替えのためのリフレッシュ用ＣＡＳ信号を出力
する。
は、水平又は水平垂直同期信号がローレベルであればシ
ステム用ＲＡＳ信号でシステム電源関知信号のハイレベ
ルをラッチし、その後リフレッシュ用クロックソース信
号を受けるとシステム電源関知信号がハイレベルか否か
を確認し、ハイレベルのとき所定個数のシステム用ＲＡ
Ｓ信号を受けてシステム動作切替えのためのリフレッシ
ュ切替信号を出力し、また水平又は水平垂直同期信号が
ハイレベルであればリフレッシュ用クロックソース信号
の立上りでシステム電源関知信号のハイレベルをラッチ
し、そのハイレベルに基づいて所定個数のリフレッシュ
用クロックソース信号の立下がりを受けてリフレッシュ
モード切替えのためのリフレッシュ用ＣＡＳ信号を出力
する。
また、システム動作時からバックアップ時への切替時に
は、水平又は水平垂直同期信号がローレベルであればリ
フレッシュ用クロックソース信号でシステム電源関知信
号のローレベルをう・ソチし、そのローレベルに基づい
てバッファ・ツブ切替えのためのリフレッシュ切替信号
を出力し、また水平又は水平垂直同期信号がりイレベル
であればリフレッシュ用クロックソース信号の立上りで
システム電源関知信号のローレベルをラッチし、そのロ
ーレベルに基づいてリフレッシュモード切替えのための
リフレッシュ用ＣＡＳ信号を出力する。
は、水平又は水平垂直同期信号がローレベルであればリ
フレッシュ用クロックソース信号でシステム電源関知信
号のローレベルをう・ソチし、そのローレベルに基づい
てバッファ・ツブ切替えのためのリフレッシュ切替信号
を出力し、また水平又は水平垂直同期信号がりイレベル
であればリフレッシュ用クロックソース信号の立上りで
システム電源関知信号のローレベルをラッチし、そのロ
ーレベルに基づいてリフレッシュモード切替えのための
リフレッシュ用ＣＡＳ信号を出力する。
従って信号セレクタ回路はリフレッシュ切替信号に応じ
て、システム動作時にはシステム用ＲＡＳ信号及びシス
テム用ＣＡＳ信号を選択し、またバックアップ時にはリ
フレッシュ用ＲＡＳ信号及びリフレッシュ用ＣＡＳ信号
を選択し、これによりビデオメモリのアクセス及びリフ
レッシュが行われることになる〇 ［実施例コ 以下、本発明の実施例を図面を参照して説明する。
て、システム動作時にはシステム用ＲＡＳ信号及びシス
テム用ＣＡＳ信号を選択し、またバックアップ時にはリ
フレッシュ用ＲＡＳ信号及びリフレッシュ用ＣＡＳ信号
を選択し、これによりビデオメモリのアクセス及びリフ
レッシュが行われることになる〇 ［実施例コ 以下、本発明の実施例を図面を参照して説明する。
第１図において、１１はバックアップ時にリフレッシュ
用クロックとして使用されるリフレッシュ用ＲＡＳ信号
（ＲＦＲＡＳ信号）及びリフレッシュ用クロックソース
信号（ＲＦＣＫ信号）を発生するクロック発生回路であ
る。
用クロックとして使用されるリフレッシュ用ＲＡＳ信号
（ＲＦＲＡＳ信号）及びリフレッシュ用クロックソース
信号（ＲＦＣＫ信号）を発生するクロック発生回路であ
る。
１２は通常表示動作時とリフレッシュ時とを切替えるリ
フレッシュ切替手段で、この手段１２はシステム電源関
知信号（Ｐ−Ｇ信号）、水平同期信号（Ｈ８ＹＮＣ信号
）及びリフレッシュ用クロックソース信号が入力され、
通常システム動作時にはシステム電源を取り込んでバッ
クアップ電源とするとともにローレベルのリフレッシュ
切替信号を出力し、また水平同期信号及びリフレッシュ
用クロックソース信号によってリフレッシュ切替えのた
めのハイレベルのリフレッシュ切替信号及びリフレッシ
ュ用ＣＡＳ信号（ＲＦＣＡＳ信号）を出力し、さらにバ
ックアップ時にはバッテリ電源をシステム電源とすると
ともにハイレベルのリフレッシュ切替信号及びローレベ
ルのリフレッシュ用ＣＡＳ信号を出力する機能を持って
いる。
フレッシュ切替手段で、この手段１２はシステム電源関
知信号（Ｐ−Ｇ信号）、水平同期信号（Ｈ８ＹＮＣ信号
）及びリフレッシュ用クロックソース信号が入力され、
通常システム動作時にはシステム電源を取り込んでバッ
クアップ電源とするとともにローレベルのリフレッシュ
切替信号を出力し、また水平同期信号及びリフレッシュ
用クロックソース信号によってリフレッシュ切替えのた
めのハイレベルのリフレッシュ切替信号及びリフレッシ
ュ用ＣＡＳ信号（ＲＦＣＡＳ信号）を出力し、さらにバ
ックアップ時にはバッテリ電源をシステム電源とすると
ともにハイレベルのリフレッシュ切替信号及びローレベ
ルのリフレッシュ用ＣＡＳ信号を出力する機能を持って
いる。
１３は信号セレクタ回路で、この回路１３は通常表示時
にローレベルのリフレッシュ切替信号に基づいて制御部
（図示せず）からのシステム用ＲＡＳ信号（ＲＡＳ信号
）を選択し、またリフレッシュ時にハイレベルのリフレ
ッシュ切替信号に基づいて前記クロック発生回路１１か
らのリフレッシュ用ＲＡＳ信号を選択するＲＡＳセレク
タ１３、と、通常表示時にシステム用ＣＡＳ信号（ＣＡ
Ｓ信号）を選択し、またリフレッシュ時にリフレッシュ
切替手段１２からのリフレッシュ用ＣＡＳ信号を選択す
るＣＡＳセレクタ１３２とて構成されている。
にローレベルのリフレッシュ切替信号に基づいて制御部
（図示せず）からのシステム用ＲＡＳ信号（ＲＡＳ信号
）を選択し、またリフレッシュ時にハイレベルのリフレ
ッシュ切替信号に基づいて前記クロック発生回路１１か
らのリフレッシュ用ＲＡＳ信号を選択するＲＡＳセレク
タ１３、と、通常表示時にシステム用ＣＡＳ信号（ＣＡ
Ｓ信号）を選択し、またリフレッシュ時にリフレッシュ
切替手段１２からのリフレッシュ用ＣＡＳ信号を選択す
るＣＡＳセレクタ１３２とて構成されている。
１４はＣＡＳビフォアＲＡＳリフレッシュ方式によって
リフレッシュ可能なＲＦＣ内臓のビデオメモリ回路で、
この回路１４にはＲＡＳ信号及びＣＡＳ信号の人力タイ
ミングに応じてＲＡＳ信号をカウントしてリフレッシュ
用のｒｏｗアドレスを発生するリフレッシュカウンタ１
４．及びメモリ部を構成するダイナミック形ＲＡＭ１４
□が設けられている。
リフレッシュ可能なＲＦＣ内臓のビデオメモリ回路で、
この回路１４にはＲＡＳ信号及びＣＡＳ信号の人力タイ
ミングに応じてＲＡＳ信号をカウントしてリフレッシュ
用のｒｏｗアドレスを発生するリフレッシュカウンタ１
４．及びメモリ部を構成するダイナミック形ＲＡＭ１４
□が設けられている。
次に本実施例の作用を第２図乃至第５図を参照して説明
する。
する。
（イ）通常システム動作時の表示動作
この通常システム動作時の表示動作はビデオメモリに対
するデータのリード又はライト動作で、この動作は従来
の動作と全く同じである。すなわちリード又はライト動
作区間は第２図に表示動作として示されている区間で、
ＲＡＳ信号の立下りがＣＡＳ信号の立下りよりも位相が
進んだタイミングで入力される。この動作時においては
信号セレクタ回路１３のＲＡＳセレクタ１３、及びＣＡ
Ｓセレクタ１３２はＲＡＳ信号及びＣＡＳ信号をそれぞ
れ選択してビデオメモリ回路１４に供給している。この
ときリード又はライトのアドレスはｒｏｗアドレスとｃ
ｏ １ ｕｍｎアドレスが時分割的にビデオメモリ回
路１４に入力されるので、このビデオメモリ回路１４で
はＲＡＳ信号の立下りでｒｏｗアドレスを、ＣＡＳ信号
の立下りでｃ ｏ ｌ ｕｍｎアドレスをセレクトして
ダイナミック形ＲＡＭ１４□をアクセスする。
するデータのリード又はライト動作で、この動作は従来
の動作と全く同じである。すなわちリード又はライト動
作区間は第２図に表示動作として示されている区間で、
ＲＡＳ信号の立下りがＣＡＳ信号の立下りよりも位相が
進んだタイミングで入力される。この動作時においては
信号セレクタ回路１３のＲＡＳセレクタ１３、及びＣＡ
Ｓセレクタ１３２はＲＡＳ信号及びＣＡＳ信号をそれぞ
れ選択してビデオメモリ回路１４に供給している。この
ときリード又はライトのアドレスはｒｏｗアドレスとｃ
ｏ １ ｕｍｎアドレスが時分割的にビデオメモリ回
路１４に入力されるので、このビデオメモリ回路１４で
はＲＡＳ信号の立下りでｒｏｗアドレスを、ＣＡＳ信号
の立下りでｃ ｏ ｌ ｕｍｎアドレスをセレクトして
ダイナミック形ＲＡＭ１４□をアクセスする。
（ロ）通常システム動作時のリフレッシュ動作ＲＡＳオ
ンリリフレッシュ方式でリフレッシュを行う場合は第２
図にリフレッシュ動作として示されている区間で、ＣＡ
Ｓ信号の立上りがＲＡＳ信号の立下りよりもｔ１位相が
進んだ関係となる。
ンリリフレッシュ方式でリフレッシュを行う場合は第２
図にリフレッシュ動作として示されている区間で、ＣＡ
Ｓ信号の立上りがＲＡＳ信号の立下りよりもｔ１位相が
進んだ関係となる。
ビデオメモリ回路１４ではＲＡＳ信号の立下り時にＣＡ
Ｓ信号がハイレベルであることを検出するとリフレッシ
ュモードに入る。このときビデオメモリ回路１４にはリ
フレッシュ用のｒｏｗアドレスのみが人力される。
Ｓ信号がハイレベルであることを検出するとリフレッシ
ュモードに入る。このときビデオメモリ回路１４にはリ
フレッシュ用のｒｏｗアドレスのみが人力される。
（ハ）バックアップ動作時のリフレッシュ動作この動作
はＣＡＳビフォアＲＡＳリフレッシュ方式を使用する。
はＣＡＳビフォアＲＡＳリフレッシュ方式を使用する。
すなわち第２図にバックアップ・リフレッシュ動作とし
て示されている区間で、リフリッシュ用ＣＡＳ信号（Ｒ
ＦＣＡＳ）の立下りがリフレッシュ用ＲＡＳ （ＲＦＲ
ＡＳ）信号の立下りよりも進んだ位相となっているので
、ビデオメモリ回路１４ではＲＦＲＡＳ信号の立下り時
にＲＦＣＡＳ信号がローレベルであることを検出したと
きリフレッシュモードに入る。
て示されている区間で、リフリッシュ用ＣＡＳ信号（Ｒ
ＦＣＡＳ）の立下りがリフレッシュ用ＲＡＳ （ＲＦＲ
ＡＳ）信号の立下りよりも進んだ位相となっているので
、ビデオメモリ回路１４ではＲＦＲＡＳ信号の立下り時
にＲＦＣＡＳ信号がローレベルであることを検出したと
きリフレッシュモードに入る。
この場合リフレッシュカウンタ１４１はＲＦＲＡＳ信号
が入力される毎に「１」ずつカウントアツプしてｒｏｗ
アドレスを発生し、ダイナミック形ＲＡ Ｍ １４２の
各ｒｏｗアドレスをアクセスする。
が入力される毎に「１」ずつカウントアツプしてｒｏｗ
アドレスを発生し、ダイナミック形ＲＡ Ｍ １４２の
各ｒｏｗアドレスをアクセスする。
モしてＲＦＲＡＳ信号の各ハイレベルでプリチャージが
行われ、かつローレベルにおいて各ｒｏｗアドレス毎に
ダイナミック形ＲＡＭ１４２について順次リフレッシュ
が行われる。
行われ、かつローレベルにおいて各ｒｏｗアドレス毎に
ダイナミック形ＲＡＭ１４２について順次リフレッシュ
が行われる。
ところでリフレッシュ動作においてはバックアップ時か
らシステム動作時への切替えと、システム動作時からバ
ックアップ時への切替えのタイミングが問題となる。こ
の点について本実施例では以下の動作を行う。
らシステム動作時への切替えと、システム動作時からバ
ックアップ時への切替えのタイミングが問題となる。こ
の点について本実施例では以下の動作を行う。
なお、第３図は表示期間での切替えタイミングを示し、
第４図は水平帰線期間での切替えタイミングを示す。
第４図は水平帰線期間での切替えタイミングを示す。
（１）バックアップ時からシステム動作時への切替え−
その■ この場合は第３図の■の区間で示すタイミングで制御が
行われる。すなわちリフレッシュ切替手段１２はＰ−Ｇ
信号（システム用電源関知信号）がハイレベルになると
システムＲＥＳ信号をハイレベルにし、これにより図示
しないシステム全体のリセットが解除されてシステムの
初期化が行われる。このとき表示制御装置が動作して表
示動作が開始される。
その■ この場合は第３図の■の区間で示すタイミングで制御が
行われる。すなわちリフレッシュ切替手段１２はＰ−Ｇ
信号（システム用電源関知信号）がハイレベルになると
システムＲＥＳ信号をハイレベルにし、これにより図示
しないシステム全体のリセットが解除されてシステムの
初期化が行われる。このとき表示制御装置が動作して表
示動作が開始される。
またバックアップ切替手段１２ではＰ−Ｇ信号がハイレ
ベルとなった後、ＲＡＳ信号のハイレベルでＰ−Ｇ信号
のハイレベルをラッチし、クロック発生回路１１からの
ＲＦＣＫ信号（リフレッシュ用クロックソース信号）に
よってラッチデータ「ハイレベル」を確認する。そして
２発目のＲＡＳ信号の立上りを受けてリフレッシュ切替
信号をローレベルに切替えると同時にＲＦＣＡＳ信号を
ハイレベルにする。
ベルとなった後、ＲＡＳ信号のハイレベルでＰ−Ｇ信号
のハイレベルをラッチし、クロック発生回路１１からの
ＲＦＣＫ信号（リフレッシュ用クロックソース信号）に
よってラッチデータ「ハイレベル」を確認する。そして
２発目のＲＡＳ信号の立上りを受けてリフレッシュ切替
信号をローレベルに切替えると同時にＲＦＣＡＳ信号を
ハイレベルにする。
ここでＲＡＳセレクタ１３１及びＣＡＳセレクタ１３２
はローレベルのリフレッシュ切替信号を受けると、ＲＡ
Ｓ信号及びＣＡＳ信号の選択に切り替わって通常のシス
テム動作時の処理が行われる。このときリフレッシュ切
替手段１２はバッテリ電源に代えてシステム電源をバッ
クアップ電源として出力し、またＲＦＣＫ信号の立上り
でＲＦＲＡＳ信号を１度サンプリングすることによりバ
ックアップ時のリフレッシュの最後のサイクルが終了し
たことを認知できる。
はローレベルのリフレッシュ切替信号を受けると、ＲＡ
Ｓ信号及びＣＡＳ信号の選択に切り替わって通常のシス
テム動作時の処理が行われる。このときリフレッシュ切
替手段１２はバッテリ電源に代えてシステム電源をバッ
クアップ電源として出力し、またＲＦＣＫ信号の立上り
でＲＦＲＡＳ信号を１度サンプリングすることによりバ
ックアップ時のリフレッシュの最後のサイクルが終了し
たことを認知できる。
（２）バックアップ時からシステム動作時への切替え−
その■ この場合は第４図の■の区間で示すタイミングで制御が
行われる。すなわちリフレッシュ切替手段１２はＰ−Ｇ
信号（システム用電源関知信号）がハイレベルになると
システムＲＥＳ信号をハイレベルにし、これにより図示
しないシステム全体のリセットが解除されてシステムの
初期化が行われる。このとき表示制御装置が動作して表
示動作が開始される。
その■ この場合は第４図の■の区間で示すタイミングで制御が
行われる。すなわちリフレッシュ切替手段１２はＰ−Ｇ
信号（システム用電源関知信号）がハイレベルになると
システムＲＥＳ信号をハイレベルにし、これにより図示
しないシステム全体のリセットが解除されてシステムの
初期化が行われる。このとき表示制御装置が動作して表
示動作が開始される。
またバックアップ切替手段１２ではＰ−Ｇ信号がハイレ
ベルとなった後、クロック発生回路１１からのＲＦＣＫ
信号（リフレッシュ用クロックソース信号）の立上りに
よってＰ−Ｇ信号のハイレベルをラッチし確認する。モ
してＲＦＣＫ信号の立下りを受けてＲＦＣＡＳ信号をハ
イレベルにする。
ベルとなった後、クロック発生回路１１からのＲＦＣＫ
信号（リフレッシュ用クロックソース信号）の立上りに
よってＰ−Ｇ信号のハイレベルをラッチし確認する。モ
してＲＦＣＫ信号の立下りを受けてＲＦＣＡＳ信号をハ
イレベルにする。
（３）システム動作時からバックアップ時への切替動作
−その■ この場合は第３図の■の区間で示すタイミングで制御が
行われる。すなわちシステム電源関知信号であるＰ−Ｇ
信号がローレベルになると、リフレッシュ切替手段１２
はＰ−Ｇ信号のローレベルをＨ８ＹＮＣ信号（水平同期
信号）のハイレベルでサンプリングした後、システムＲ
ＥＳ信号をローレベルにし、さらにリフレッシュ切替信
号をハイレベルに設定する。そしてシステムＲＥＳ信号
がローレベルになると同時に図示しないシステム全体が
リセットされる。
−その■ この場合は第３図の■の区間で示すタイミングで制御が
行われる。すなわちシステム電源関知信号であるＰ−Ｇ
信号がローレベルになると、リフレッシュ切替手段１２
はＰ−Ｇ信号のローレベルをＨ８ＹＮＣ信号（水平同期
信号）のハイレベルでサンプリングした後、システムＲ
ＥＳ信号をローレベルにし、さらにリフレッシュ切替信
号をハイレベルに設定する。そしてシステムＲＥＳ信号
がローレベルになると同時に図示しないシステム全体が
リセットされる。
ここでリフレッシュ切替手段１２はシステム電源に代わ
ってバッテリ電源をバックアップ電源として出力する。
ってバッテリ電源をバックアップ電源として出力する。
その後ＲＦＣＫ信号の立下りでローレベルのＲＦＣＡＳ
信号を出力する。
信号を出力する。
ＲＡＳセレクタ１３．及びＣＡＳセレクタ１３２はリフ
レッシュ切替信号に基づいてＲＡＳ信号及びＣＡＳ信号
に代えてＲＦＲＡＳ信号及びＲＦＣＡＳ信号を選択し、
ビデオメモリ回路１４に供給する。しかしてＲＦＣＡＳ
信号がローレベルとなるためビデオメモリ回路１４では
バックアップ時にＣＡＳビフォアＲＡＳリフレッシュ方
式に基づいてリフレッシュを行うことになる。
レッシュ切替信号に基づいてＲＡＳ信号及びＣＡＳ信号
に代えてＲＦＲＡＳ信号及びＲＦＣＡＳ信号を選択し、
ビデオメモリ回路１４に供給する。しかしてＲＦＣＡＳ
信号がローレベルとなるためビデオメモリ回路１４では
バックアップ時にＣＡＳビフォアＲＡＳリフレッシュ方
式に基づいてリフレッシュを行うことになる。
（４）システム動作時からバックアップ時への切替動作
−その■ この場合は第４図の■の区間で示すタイミングで制御が
行われる。すなわちＰ−Ｇ信号がローレベルになると、
リフレッシュ切替手段１２はＰＧ倍信号ローレベルをＲ
ＦＣＫ信号の立上りでサンプリングした後、システムＲ
ＥＳ信号をローレベルにする。そしてシステムＲＥＳ信
号がローレベルになると同時に図示しないシステム全体
がリセットされる。
−その■ この場合は第４図の■の区間で示すタイミングで制御が
行われる。すなわちＰ−Ｇ信号がローレベルになると、
リフレッシュ切替手段１２はＰＧ倍信号ローレベルをＲ
ＦＣＫ信号の立上りでサンプリングした後、システムＲ
ＥＳ信号をローレベルにする。そしてシステムＲＥＳ信
号がローレベルになると同時に図示しないシステム全体
がリセットされる。
ここでリフレッシュ切替手段１２はシステム電源に代わ
ってバッテリ電源をバックアップ電源として出力する。
ってバッテリ電源をバックアップ電源として出力する。
その後ＲＦＣＫ信号の立下りでローレベルのＲＦＣＡＳ
信号を出力する。
信号を出力する。
ＲＡＳセレクタ１３□及びＣＡＳセレクタ１３□はリフ
レッシュ切替信号に基づいてＲＡＳ信号に代えてＲＦＲ
ＡＳ信号を出力するとともにＲＦＣＡＳ信号をハイレベ
ルからローレベルに代えて出力し、ビデオメモリ回路１
４に供給する。
レッシュ切替信号に基づいてＲＡＳ信号に代えてＲＦＲ
ＡＳ信号を出力するとともにＲＦＣＡＳ信号をハイレベ
ルからローレベルに代えて出力し、ビデオメモリ回路１
４に供給する。
しかしてＲＦＣＡＳ信号がローレベルとなるためビデオ
メモリ回路１４ではバックアップ時にＣＡＳビフォアＲ
ＡＳリフレッシュ方式に基づいてリフレッシュを行うこ
とになる。
メモリ回路１４ではバックアップ時にＣＡＳビフォアＲ
ＡＳリフレッシュ方式に基づいてリフレッシュを行うこ
とになる。
このようにバックアップ時からシステム動作時及びシス
テム動作時からバックアップ時に切替わるときにはＰ−
Ｇ信号のレベルを確認後、所定個数の特定信号でシステ
ム動作切替えのためのリフレッシュ切替信号を出力する
ので、電源投入時にノイズが発生してもそのノイズがビ
デオメモリ回路に悪影響を及ぼす虞はない。
テム動作時からバックアップ時に切替わるときにはＰ−
Ｇ信号のレベルを確認後、所定個数の特定信号でシステ
ム動作切替えのためのリフレッシュ切替信号を出力する
ので、電源投入時にノイズが発生してもそのノイズがビ
デオメモリ回路に悪影響を及ぼす虞はない。
またシステム動作に切替える前にＰ−Ｇ信号のレベルを
確認してリフレッシュ信号を発生するので、リフレッシ
ュサイクルを崩すことなく適切に切替えてリフレッシュ
動作を実行できる。
確認してリフレッシュ信号を発生するので、リフレッシ
ュサイクルを崩すことなく適切に切替えてリフレッシュ
動作を実行できる。
なお、前述した実施例における水平同期信号及び水平帰
線期間は水平垂直同期信号を水平同期信号に置き換える
だけで、水平帰線のみならず垂直帰線期間でもリフレッ
シュが可能となる。しかも前述した実施例の動作と何等
変わるところ無〈実施できる。
線期間は水平垂直同期信号を水平同期信号に置き換える
だけで、水平帰線のみならず垂直帰線期間でもリフレッ
シュが可能となる。しかも前述した実施例の動作と何等
変わるところ無〈実施できる。
［発明の効果］
以上詳述したように本発明によれば、システム動作時か
らバッテリによるバックアップ時へのリフレッシュの切
替え及びバックアップ時からシステム動作時へのリフレ
ッシュの切替えがダイナミック形ＲＡＭのリフレッシュ
サイクルを崩すこと無くスムーズにでき、従ってビデオ
メモリをバッテリで確実にバックアップできるビデオメ
モリやリフレッシュ制御装置を提供できるものである。
らバッテリによるバックアップ時へのリフレッシュの切
替え及びバックアップ時からシステム動作時へのリフレ
ッシュの切替えがダイナミック形ＲＡＭのリフレッシュ
サイクルを崩すこと無くスムーズにでき、従ってビデオ
メモリをバッテリで確実にバックアップできるビデオメ
モリやリフレッシュ制御装置を提供できるものである。
第１図乃至第４図は本発明の実施例を示すもので、第１
図はブロック図、第２図は表示動作時、リフレッシュ動
作時、バックアップリフレッシュ時の各信号タイミング
を示すタイミング図、第３図及び第４図はシステム動作
時とバックアップ時との切替え時の各信号タイミングを
示すタイミング図、第５図及び第６図は従来例を示すも
ので、第５図はブロック図、第６図は表示動作時、リフ
レッシュ動作時の各信号タイミングを示すタイミング図
である。 １１・・・クロック発生回路、 １２・・・リフレッシュ切替手段、 １３・・・信号セレクタ回路、 １４・・・ビデオメモリ回路。
図はブロック図、第２図は表示動作時、リフレッシュ動
作時、バックアップリフレッシュ時の各信号タイミング
を示すタイミング図、第３図及び第４図はシステム動作
時とバックアップ時との切替え時の各信号タイミングを
示すタイミング図、第５図及び第６図は従来例を示すも
ので、第５図はブロック図、第６図は表示動作時、リフ
レッシュ動作時の各信号タイミングを示すタイミング図
である。 １１・・・クロック発生回路、 １２・・・リフレッシュ切替手段、 １３・・・信号セレクタ回路、 １４・・・ビデオメモリ回路。
Claims (2)
- （１）ダイナミック形ＲＡＭで構成されたビデオメモリ
をリフレッシュ制御するビデオメモリ・リフレッシュ制
御装置において、リフレッシュ用ＲＡＳ信号及びリフレ
ッシュ用クロックソース信号を発生するクロック発生回
路と、水平同期信号のレベルをラッチし、前記クロック
発生回路からのクロックソース信号を受けて通常システ
ム動作での表示動作切替え及びリフレッシュ切替えのた
めのリフレッシュ切替信号を発生するとともにリフレッ
シュ用ＣＡＳ信号を発生し、またシステム用電源関知信
号のレベルをラッチし、その電源関知信号が所定レベル
のとき所定個数のシステム用ＲＡＳ信号及び前記水平同
期信号、クロックソース信号を受けてシステム動作切替
え及びバックアップ切替えのためのリフレッシュ切替信
号を発生し、かつシステム電源及びバッテリ電源をバッ
クアップ用電源として出力するとともにバックアップ時
にも前記リフレッシュ用ＣＡＳ信号を発生するリフレッ
シュ切替手段と、このリフレッシュ切替手段からのリフ
レッシュ切替信号に応じてシステム用ＲＡＳ信号及びシ
ステム用ＣＡＳ信号を選択し、リフレッシュ時にリフレ
ッシュ用ＲＡＳ信号及びリフレッシュ用ＣＡＳ信号を選
択する信号セレクタ回路とからなり、前記信号セレクタ
回路からのＲＡＳ信号及びＣＡＳ信号によって前記ビデ
オメモリをアクセス及びリフレッシュすることを特徴と
するビデオメモリ・リフレッシュ制御装置。 - （２）請求項（１）記載のビデオメモリ・リフレッシュ
制御装置において、水平同期信号に対し垂直帰線期間を
示す垂直同期信号を論理和した信号である水平垂直同期
信号を用いたことを特徴とするビデオメモリ・リフレッ
シュ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032709A JPH03237678A (ja) | 1990-02-14 | 1990-02-14 | ビデオメモリ・リフレッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032709A JPH03237678A (ja) | 1990-02-14 | 1990-02-14 | ビデオメモリ・リフレッシュ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03237678A true JPH03237678A (ja) | 1991-10-23 |
Family
ID=12366370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032709A Pending JPH03237678A (ja) | 1990-02-14 | 1990-02-14 | ビデオメモリ・リフレッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03237678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6311250B1 (en) | 1997-06-19 | 2001-10-30 | Nec Corporation | Computer memory controller with self refresh performed during memory back-up operation in case of power failure |
-
1990
- 1990-02-14 JP JP2032709A patent/JPH03237678A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6311250B1 (en) | 1997-06-19 | 2001-10-30 | Nec Corporation | Computer memory controller with self refresh performed during memory back-up operation in case of power failure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939695A (en) | Virtual type static semiconductor memory device including refresh detector circuitry | |
| KR20020096926A (ko) | 반도체기억장치, 이를 제어하는 방법, 및 전자정보장치 | |
| US6859407B1 (en) | Memory with auto refresh to designated banks | |
| US5146430A (en) | Self-refresh system for use in a field memory device | |
| JPS6213758B2 (ja) | ||
| US6864884B2 (en) | Synchronization signal generation circuit, image display apparatus using synchronization signal generation circuit, and method for generating synchronization signal | |
| US20050235102A1 (en) | Memory controller, semiconductor integrated circuit device, microcomputer, and electronic equipment | |
| JPH03237678A (ja) | ビデオメモリ・リフレッシュ制御装置 | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JP2557077B2 (ja) | 同期アクセス方式のキヤラクタ表示システム | |
| JPH09116874A (ja) | 映像信号処理回路 | |
| JPS63114000A (ja) | ダイナミツク・ランダム・アクセス・メモリの制御方式 | |
| JP2664258B2 (ja) | 揮発性メモリを用いた大容量メモリのデータ保持方法及び装置 | |
| JPH03237679A (ja) | メモリ・リフレッシュ制御装置 | |
| JP2574871B2 (ja) | 表示装置 | |
| JPS58215789A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| KR0165394B1 (ko) | 화상처리장치의 메모리 리프레쉬 방법 및 장치 | |
| JPH01128294A (ja) | フィールドメモリのセルフリフレッシュ装置 | |
| JPS6326183A (ja) | 動画メモリ装置 | |
| JPH07168751A (ja) | メモリコントローラ | |
| JPH08147207A (ja) | メモリ回路 | |
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| KR20050077685A (ko) | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 | |
| JPH09269762A (ja) | 表示装置 |