JPH03239364A - 半導体装置の電極構造 - Google Patents
半導体装置の電極構造Info
- Publication number
- JPH03239364A JPH03239364A JP2035900A JP3590090A JPH03239364A JP H03239364 A JPH03239364 A JP H03239364A JP 2035900 A JP2035900 A JP 2035900A JP 3590090 A JP3590090 A JP 3590090A JP H03239364 A JPH03239364 A JP H03239364A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- electrode structure
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、化合物半導体装置の電極構造に関するもので
、特に低融点半田金属との密着性を改首した電極構造に
係るものである。
、特に低融点半田金属との密着性を改首した電極構造に
係るものである。
（従来の技術）
化合物半導体装置の従来の電極構造について、半導体レ
ーサーダイオードに使用される電極を例に取り上げ以下
説明する。第３図はＩｎＧａＡＡＰ系二重へテロ構造の
半導体レーザーの断面図である。 レーザーチップ１０
は、ｎ−ＧａＡｓ基板ｌ上にｎ−ＩｎＧａＡｊ！Ｐクラ
ッド層２、ＩｎＧａＰ活性層３．１）−ＩｎＧａＡ、ｅ
Ｐクラッド層４、ス１−ライブ状溝で分割されたｎ−Ｇ
ａ Ａｓ電流阻止層５及びｐ−Ｇａ Ａｓ層６をこの順
に積層したものである。 ｎ−Ｇａ ＡＳ基板１の主面
上に電極７（０測電極と略記することもある） 、ｐ−
Ｇａ ＡＳ層６の主面上に電極８（Ｉｌｌｌｌ極電極記
することもある）が形成される。 電極７には金細線の
リード９をワイヤボンディングし、又電極８は、例えば
Ｉｎ半田１０によりステム（Ｃｕ ） １１にマウント
され、電極７．８はそれぞれ外部に取り出される。
ーサーダイオードに使用される電極を例に取り上げ以下
説明する。第３図はＩｎＧａＡＡＰ系二重へテロ構造の
半導体レーザーの断面図である。 レーザーチップ１０
は、ｎ−ＧａＡｓ基板ｌ上にｎ−ＩｎＧａＡｊ！Ｐクラ
ッド層２、ＩｎＧａＰ活性層３．１）−ＩｎＧａＡ、ｅ
Ｐクラッド層４、ス１−ライブ状溝で分割されたｎ−Ｇ
ａ Ａｓ電流阻止層５及びｐ−Ｇａ Ａｓ層６をこの順
に積層したものである。 ｎ−Ｇａ ＡＳ基板１の主面
上に電極７（０測電極と略記することもある） 、ｐ−
Ｇａ ＡＳ層６の主面上に電極８（Ｉｌｌｌｌ極電極記
することもある）が形成される。 電極７には金細線の
リード９をワイヤボンディングし、又電極８は、例えば
Ｉｎ半田１０によりステム（Ｃｕ ） １１にマウント
され、電極７．８はそれぞれ外部に取り出される。
従来の電極構造の一例として、ｐｌｆＪＩＪ 、 ｎ側
の両側電極７，８又はいずれか片開電極として、基板に
接する測からＴ’！ ／Ｐｔ ／Ａｕの順に各層を積層
しく以後基板からの積層順序を含めＴ＋／Ｐｔ／Ａｕ構
造と略記する）、その後熱処理しない積層構造の電極が
よく使用されている。
の両側電極７，８又はいずれか片開電極として、基板に
接する測からＴ’！ ／Ｐｔ ／Ａｕの順に各層を積層
しく以後基板からの積層順序を含めＴ＋／Ｐｔ／Ａｕ構
造と略記する）、その後熱処理しない積層構造の電極が
よく使用されている。
この電極Ｓ造を使用した場合、基板との界面にショット
キー接合を形成するため、接触抵抗が非常に大きくなる
という問題点がある。 又電極と基板との密着強度が非
常に弱く、電極に機械的な力が加わると、電極の一部、
又は全部が剥がれ、著しく素子の信頼性を損なうことが
あった。
キー接合を形成するため、接触抵抗が非常に大きくなる
という問題点がある。 又電極と基板との密着強度が非
常に弱く、電極に機械的な力が加わると、電極の一部、
又は全部が剥がれ、著しく素子の信頼性を損なうことが
あった。
従来の電極構造の池の例として、ｎ側電極には、Ａｕ
ｃｅ ／ＡＵ或いはＮ ｉ ／Ａｕ Ｇｅ ／Ａｕ構造
、又、ｏ 測ｔ ＩＩはＡｕ ／Ａｕ Ｚｎ ／Ａｕ或
いはＡｕＣｒ／’Ａｕ構造を積層した後、熱処理を施し
た電極がよく使用されている。
ｃｅ ／ＡＵ或いはＮ ｉ ／Ａｕ Ｇｅ ／Ａｕ構造
、又、ｏ 測ｔ ＩＩはＡｕ ／Ａｕ Ｚｎ ／Ａｕ或
いはＡｕＣｒ／’Ａｕ構造を積層した後、熱処理を施し
た電極がよく使用されている。
これら電極はＧｅ 、Ｚｎ又はＣｒ等のドーパント金属
をそれぞれ含み、熱処理を行なうと基板界面との接触抵
抗は下がり、密着強度は上がるという特徴がある。 し
かしながらチップをステム（Ｃｕ ）等にマウント（ダ
イボンティング）する時、例えばＩｎ等の低融点金属が
半田金属としてよく用いられるが、Ｉｎ−Ａｕという合
金を形成しやすく、この合金は熱抵抗が高く、素子の熱
特性が悪化するという問題点がある。 又通常、電極の
厚さは１μ印以下、Ｉｎ等の半ｄ」金属の厚さは３〜５
μｍと厚いので、半ＨＪ付は温度が高いと、電極が全部
反応してしまうため、半導体とＩｎとの接触となり、密
着強度が下がり、信頼性が損なわれることがある。
をそれぞれ含み、熱処理を行なうと基板界面との接触抵
抗は下がり、密着強度は上がるという特徴がある。 し
かしながらチップをステム（Ｃｕ ）等にマウント（ダ
イボンティング）する時、例えばＩｎ等の低融点金属が
半田金属としてよく用いられるが、Ｉｎ−Ａｕという合
金を形成しやすく、この合金は熱抵抗が高く、素子の熱
特性が悪化するという問題点がある。 又通常、電極の
厚さは１μ印以下、Ｉｎ等の半ｄ」金属の厚さは３〜５
μｍと厚いので、半ＨＪ付は温度が高いと、電極が全部
反応してしまうため、半導体とＩｎとの接触となり、密
着強度が下がり、信頼性が損なわれることがある。
（発明が解決しようとする課題〉
化合物半導体素子の電ｉｔｓ造は、種々の金属から成る
積層膜が使用されている。 従来の電極構造は、前述の
通り、構成金属により相異するが種々の問題点を持って
いる。 特に半導体チップをステム等に低融点金属の半
田てマウンｈする場合、前述の従来の電極構造では、熱
抵抗の高い層が形成されたり、電極の密着強度が低下し
素子の信頼性が摸なわれるという課題がある。
積層膜が使用されている。 従来の電極構造は、前述の
通り、構成金属により相異するが種々の問題点を持って
いる。 特に半導体チップをステム等に低融点金属の半
田てマウンｈする場合、前述の従来の電極構造では、熱
抵抗の高い層が形成されたり、電極の密着強度が低下し
素子の信頼性が摸なわれるという課題がある。
本発明の目的は、化合物半導体装置の電極構造において
、低融点の半田金属等との密着性が優れていると共に、
その他の特性においても、従来技術と同等もしくはそれ
以上の良好なオーミックコンタクト特性、基板に対する
電極の密着性が得られる電極構造を提供することである
。
、低融点の半田金属等との密着性が優れていると共に、
その他の特性においても、従来技術と同等もしくはそれ
以上の良好なオーミックコンタクト特性、基板に対する
電極の密着性が得られる電極構造を提供することである
。
「発明の構成］
（課題を解決するための手段）
本発明の半導体装置の電極構造は、化合物半導体基板主
面に接触し、該基板側より白金／チタン／白金／金の順
に積層した構造であることを特徴とするものである。
面に接触し、該基板側より白金／チタン／白金／金の順
に積層した構造であることを特徴とするものである。
（作用）
本発明の電４！ｉ！４１Ｉ造は、主として課題解決のた
めの試行に基つき完成されたもので、その作用について
はなお解析中である。 従って推論を含め、第１図を参
照して、以下その作用について説明する。 同図は本発
明の電極構造２０の断面図で、化合物半導体基板は、−
例としてＧａ Ａｓ基板１２を用いた。 電極構造主星
は、前記基板主面に接して、第１白金（Ｐｔ）膜１３．
ヂタン（１’ｉ）Ｗ：４１４．第２白金（Ｐｔ ）膜１
５及び金（Ａｕ ）膜１６から戒る積層膜を形成後、熱
処理を施したものである。
めの試行に基つき完成されたもので、その作用について
はなお解析中である。 従って推論を含め、第１図を参
照して、以下その作用について説明する。 同図は本発
明の電極構造２０の断面図で、化合物半導体基板は、−
例としてＧａ Ａｓ基板１２を用いた。 電極構造主星
は、前記基板主面に接して、第１白金（Ｐｔ）膜１３．
ヂタン（１’ｉ）Ｗ：４１４．第２白金（Ｐｔ ）膜１
５及び金（Ａｕ ）膜１６から戒る積層膜を形成後、熱
処理を施したものである。
第１白金膜１３は、基板との密着性を強くする作用があ
る。 しかし膜厚が厚ずぎると密着性か低下する。 第
１白金膜１３の膜厚は数ｘ〜２００大であることが望ま
しい。
る。 しかし膜厚が厚ずぎると密着性か低下する。 第
１白金膜１３の膜厚は数ｘ〜２００大であることが望ま
しい。
チタン膜１１１ｃｉ、主としてＧａの外方拡散防止の作
用をする。 望ましい膜厚は、５（１０ス”５０００Ｘ
である。
用をする。 望ましい膜厚は、５（１０ス”５０００Ｘ
である。
次に第２自金膜１５は、チタンＩＩ！１４と金膜１６と
の間に挿入され、この膜１５の上方及び下方に存在する
金属の相互拡散を防止する。 特に電極構造２旦が、例
えばＩｎ等の低融点半田金属によりステムにマウントさ
れる場合には、半田金属は第２白金膜１５に遮られ基板
側に拡散しない。
の間に挿入され、この膜１５の上方及び下方に存在する
金属の相互拡散を防止する。 特に電極構造２旦が、例
えばＩｎ等の低融点半田金属によりステムにマウントさ
れる場合には、半田金属は第２白金膜１５に遮られ基板
側に拡散しない。
これにより電極構造２旦と基板■２との密着性及び電極
構造２０と半田金属との密着性はそれぞれ損なわれるこ
とがない。 第２白金膜１５の膜厚は５００ス〜５００
０大とすることか望ましい。
構造２０と半田金属との密着性はそれぞれ損なわれるこ
とがない。 第２白金膜１５の膜厚は５００ス〜５００
０大とすることか望ましい。
金属膜１６は、第２白金膜等下方に積層される金属膜の
酸化防止の作用をすると共に、導線のポンディングパッ
ドの役割を兼ねる場合もあり、その厚さは５００ｘ〜１
０）ｔ１１程度とする。
酸化防止の作用をすると共に、導線のポンディングパッ
ドの役割を兼ねる場合もあり、その厚さは５００ｘ〜１
０）ｔ１１程度とする。
本発明の電極構造主属は、素子チップをステム等にＩｎ
等の低融点半田金属を介してマウン１−する場合に、特
にその効果か優れている。
等の低融点半田金属を介してマウン１−する場合に、特
にその効果か優れている。
（実施例）
本発明の電極ｍ造を、ＩｎＧａＡ７Ｐ系二重ヘデロ構造
の半導体レーサーに適用した実施例について、第２図を
参照して説明する。
の半導体レーサーに適用した実施例について、第２図を
参照して説明する。
第２図（ａ ＞に示すように、ｎ−ＧａＡｓ基板１（Ｓ
ｉ ドープ、ウェーハ）の（ｏｏｉ ）主面上に、厚さ
０．８μＩｎのｎ−Ｉｎ （１，５（ｃａ ｏ、＋ＡＪ
！ｏ７） ｏ、５Ｐ（Ｓドープ、４ ｘｌＯ１７ａｔｏ
ｍｓ／ａｍ１）クラッド層２、厚さ６００Ｘのｒｎｃａ
ｐ（アンドープ）活性層３、厚さ０．８μｒｍ のｐ−
Ｉｎ ａ５（Ｇａ ＩＮ、３Ａ Ｉ ０．７） ｏ、５
Ｐ（Ｚｎドープ、３ ｘｌｏ” ａｔｏｍｓ／ｃａｎ
３）クラッド層４及び厚さ０．６μＩｎのｎ−Ｇａ Ａ
ｓ （Ｓｉ ドープ、５ ｘｌＯ゛８ａｔｏｍｓ／ｃ
ｎ＋３）電流阻止層５を、減圧ＭＯＣＶＤ （Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ ＣＶＤ ）法により順次成長させ
る。
ｉ ドープ、ウェーハ）の（ｏｏｉ ）主面上に、厚さ
０．８μＩｎのｎ−Ｉｎ （１，５（ｃａ ｏ、＋ＡＪ
！ｏ７） ｏ、５Ｐ（Ｓドープ、４ ｘｌＯ１７ａｔｏ
ｍｓ／ａｍ１）クラッド層２、厚さ６００Ｘのｒｎｃａ
ｐ（アンドープ）活性層３、厚さ０．８μｒｍ のｐ−
Ｉｎ ａ５（Ｇａ ＩＮ、３Ａ Ｉ ０．７） ｏ、５
Ｐ（Ｚｎドープ、３ ｘｌｏ” ａｔｏｍｓ／ｃａｎ
３）クラッド層４及び厚さ０．６μＩｎのｎ−Ｇａ Ａ
ｓ （Ｓｉ ドープ、５ ｘｌＯ゛８ａｔｏｍｓ／ｃ
ｎ＋３）電流阻止層５を、減圧ＭＯＣＶＤ （Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ ＣＶＤ ）法により順次成長させ
る。
次に同図（ｂ）に示すように、ホトリソグラフィ法によ
り、レジスト１７を塗布、＜１１０＞方向に幅７μｍの
ストライプ状溝１８をウェーハ全面に、ピッチ３００μ
ＩＮで形成し、これをマスクにして硫酸系のエッチャン
トでｎ−ＧａＡＳ層５のみエツチングする。
り、レジスト１７を塗布、＜１１０＞方向に幅７μｍの
ストライプ状溝１８をウェーハ全面に、ピッチ３００μ
ＩＮで形成し、これをマスクにして硫酸系のエッチャン
トでｎ−ＧａＡＳ層５のみエツチングする。
次に同図（Ｃ）に示すように、レジスト１７を除去した
後、表面にＭＯＣＶＤ法により、ｐ−ＧａＡｓ （Ｚ
ｎドープ、ｌ ｘｌＯ” ａｔｏｌＩｌｓ／ｃｎ３）
層６を、厚さ３μ■成長させる。
後、表面にＭＯＣＶＤ法により、ｐ−ＧａＡｓ （Ｚ
ｎドープ、ｌ ｘｌＯ” ａｔｏｌＩｌｓ／ｃｎ３）
層６を、厚さ３μ■成長させる。
次に同図（ｄ ）に示すように、このウェーハのｎ−Ｇ
ａ Ａｓ基板１四をへき開を容易にするため、厚さ８０
μｍ程度にラッピングする。 ｎ−ＧａＡｓ基板１側に
電ｉ２１、ｐ−Ｇａ Ａｓ層６測に電極２０を電子ビー
ム蒸着法で作成する。 ｐ側電極主属は、第１白金膜１
３（厚さ２０Ｘ ） ／チタン膜１４ （１００Ｏ＆
＞ ／第２白金膜１５ （１５００久）／金１１Ｑ １
．６ （２０００＆ ）の積層膜である。 又ｎｆｌｌ
Ｊ１２膜ｚ１は、Ａｕ Ｇｅ ｐｌｉ４２１． ａ
（２０００２，、Ｇｅ ３ ｗｔ％）／’ＡＩＪＩ摸２
１１）（８０００大）の積層膜である。
ａ Ａｓ基板１四をへき開を容易にするため、厚さ８０
μｍ程度にラッピングする。 ｎ−ＧａＡｓ基板１側に
電ｉ２１、ｐ−Ｇａ Ａｓ層６測に電極２０を電子ビー
ム蒸着法で作成する。 ｐ側電極主属は、第１白金膜１
３（厚さ２０Ｘ ） ／チタン膜１４ （１００Ｏ＆
＞ ／第２白金膜１５ （１５００久）／金１１Ｑ １
．６ （２０００＆ ）の積層膜である。 又ｎｆｌｌ
Ｊ１２膜ｚ１は、Ａｕ Ｇｅ ｐｌｉ４２１． ａ
（２０００２，、Ｇｅ ３ ｗｔ％）／’ＡＩＪＩ摸２
１１）（８０００大）の積層膜である。
電極を積層後、４１０°Ｃ（流１２００ ｃｃ／ｌｌ１
ｎのＮ２雰囲気中）で熟処理を行なってウェーハが完成
する。
ｎのＮ２雰囲気中）で熟処理を行なってウェーハが完成
する。
次に同図（ｅ ）に示すように、このウェーハを、３０
０μｍｘ３００μ川の大きさのヂンプに分割し、活性層
のストライプ露出部の両端面に、図示してないが厚さ４
分の１波長のＡ Ｉ ２０３から成る反射鏡面を形成す
る。 その後ｐＨｌ電極２０を下にして、ステム１１上
にＩｎ半田１０を用いてマウン１〜し、ｎ側型枠−２１
の主面に金リード９をワイヤボンディングする。
０μｍｘ３００μ川の大きさのヂンプに分割し、活性層
のストライプ露出部の両端面に、図示してないが厚さ４
分の１波長のＡ Ｉ ２０３から成る反射鏡面を形成す
る。 その後ｐＨｌ電極２０を下にして、ステム１１上
にＩｎ半田１０を用いてマウン１〜し、ｎ側型枠−２１
の主面に金リード９をワイヤボンディングする。
このようにして作成した複数個のダイオ−トレー日ノ゛
−について、特性測定を行なった。 しきい値電流Ｉ
ｔｈ ＝７０ ｍＡ、順電圧降下ＶＦ ＝２．３ Ｖ〈
たたし連続発振出力２１ｍＷ〉、発振波長Ｗ、 ６７
５旧が得られた。 その後、４０°Ｃの雰囲気で、４８
時間発振出力５ｍＷのスクリーニング（３ｃｒ６ｅｎｉ
ｎｇ、製造直後に行なう潜在欠陥製品を除去する試験）
を行なった後５及び寿命試験の１０００時間経過時のそ
れぞれの場合の特性を測定し、長期信頼性評価を行なっ
たが、特に問題はなく、その時の劣化率から３１算した
推定寿命は１００００時間以上である。
−について、特性測定を行なった。 しきい値電流Ｉ
ｔｈ ＝７０ ｍＡ、順電圧降下ＶＦ ＝２．３ Ｖ〈
たたし連続発振出力２１ｍＷ〉、発振波長Ｗ、 ６７
５旧が得られた。 その後、４０°Ｃの雰囲気で、４８
時間発振出力５ｍＷのスクリーニング（３ｃｒ６ｅｎｉ
ｎｇ、製造直後に行なう潜在欠陥製品を除去する試験）
を行なった後５及び寿命試験の１０００時間経過時のそ
れぞれの場合の特性を測定し、長期信頼性評価を行なっ
たが、特に問題はなく、その時の劣化率から３１算した
推定寿命は１００００時間以上である。
又電極剥がれ、マウント強度不足等の信頼性劣化要因は
認められなかった。
認められなかった。
上記実施例において、ステムにマウントされるｐ側電極
に本発明の電極構造２０を使用したので、低融点半田金
属と電極との過度の合金化は防止され、良好なオーム接
触と密着性が得られる。 又電極２１は従来のＡｕ Ｇ
ｅ ／Ａｕ構造を使用しているが、該電極は、直接ワイ
ヤボンデインクされた全導線によって外部に導出される
ので、前述の低融点半田金属を使用した時の問題点Ｃま
との場合存在しない。 従ってｎ Ｉｆ！ＩＩ電極２１
は、従来のＡｕ Ｇｅ ／Ａｕ ４１Ｉ造を使用してい
るが、これに代えて、本発明の電ｆｉ構造主旦を使用す
ることも可能である。
に本発明の電極構造２０を使用したので、低融点半田金
属と電極との過度の合金化は防止され、良好なオーム接
触と密着性が得られる。 又電極２１は従来のＡｕ Ｇ
ｅ ／Ａｕ構造を使用しているが、該電極は、直接ワイ
ヤボンデインクされた全導線によって外部に導出される
ので、前述の低融点半田金属を使用した時の問題点Ｃま
との場合存在しない。 従ってｎ Ｉｆ！ＩＩ電極２１
は、従来のＡｕ Ｇｅ ／Ａｕ ４１Ｉ造を使用してい
るが、これに代えて、本発明の電ｆｉ構造主旦を使用す
ることも可能である。
なお上記実施例では、レーザーダイオード素子に、本発
明の電極構造を適用した場合について述べたが、発光タ
イオード等その他の化合物半導体素子の電極構造に対し
ても本発明を使用することは可能である。
明の電極構造を適用した場合について述べたが、発光タ
イオード等その他の化合物半導体素子の電極構造に対し
ても本発明を使用することは可能である。
［発明の効果］
これまで述べたように、化合物半導体装置の本発明の電
極１造は、Ｐｔ ／’Ｔ”ｉ ／Ｐｔ ／Ａｕ構造の積
層膜で、特に低融点半田金属との密＠性が優れていると
共に、オーミックコンタク１〜特性や半０ 導体基板に対する電極の密着性等のその他の特性につい
ても、従来技術と同等もしくはそれ以上の良好な結果が
得られる。 本発明により信頼性の高い化身物半導体装
置の電極構造を提供することができた。
極１造は、Ｐｔ ／’Ｔ”ｉ ／Ｐｔ ／Ａｕ構造の積
層膜で、特に低融点半田金属との密＠性が優れていると
共に、オーミックコンタク１〜特性や半０ 導体基板に対する電極の密着性等のその他の特性につい
ても、従来技術と同等もしくはそれ以上の良好な結果が
得られる。 本発明により信頼性の高い化身物半導体装
置の電極構造を提供することができた。
第１図は本発明の電極４１１造の断面図、第２図は本発
明を適用した半導体レーザー装置の製造工程を示す断面
図、第３図は従来の電４［！ｍ造を持つ半導体レーザ“
−装置の断面図である。 １−ｎ−Ｇａ ＡＳ基板、 ２−ｔ＋−１ｎ Ｇａ Ａ
Ｉ Ｐクラッド層、 ３・・・ＩｎＧａＰ活性層、
４・・・ｐ−ＩｎＧａＡｌ！Ｐクラッド層、 ５−ｎ−
Ｇａ ＡＳ電流阻止層、 ６・ｐ−ｃａ Ａｓ層、 ７
−ｎ１ｌｌｌ電極、８・・・ｐ側電極、 ９・・・リ
ードｌ５ＩＩＩ線、 １０・・・Ｉｎ半田、 １１
・・・ステム、 １２・・・ρ又はｎ型ＧａＡｓ屑、
１３・・・第１白金膜、 １４・・・チタン膜、
１５・・・第２白金膜、 １６・・・金膜、 え旦・
・・本発明の電極構造、 ２１・・・ｎ側電極、 ２１
ａ・・・Ａｕ Ｇｅ ｗＡ、 ２ ｌ ｂ−Ａｕ ｗＡ
。 １ （ｅ） 特開平３−２３９３６４ （５）
明を適用した半導体レーザー装置の製造工程を示す断面
図、第３図は従来の電４［！ｍ造を持つ半導体レーザ“
−装置の断面図である。 １−ｎ−Ｇａ ＡＳ基板、 ２−ｔ＋−１ｎ Ｇａ Ａ
Ｉ Ｐクラッド層、 ３・・・ＩｎＧａＰ活性層、
４・・・ｐ−ＩｎＧａＡｌ！Ｐクラッド層、 ５−ｎ−
Ｇａ ＡＳ電流阻止層、 ６・ｐ−ｃａ Ａｓ層、 ７
−ｎ１ｌｌｌ電極、８・・・ｐ側電極、 ９・・・リ
ードｌ５ＩＩＩ線、 １０・・・Ｉｎ半田、 １１
・・・ステム、 １２・・・ρ又はｎ型ＧａＡｓ屑、
１３・・・第１白金膜、 １４・・・チタン膜、
１５・・・第２白金膜、 １６・・・金膜、 え旦・
・・本発明の電極構造、 ２１・・・ｎ側電極、 ２１
ａ・・・Ａｕ Ｇｅ ｗＡ、 ２ ｌ ｂ−Ａｕ ｗＡ
。 １ （ｅ） 特開平３−２３９３６４ （５）
Claims (1)
- １ 化合物半導体基板主面に接触し、該基板側より白金
／チタン／白金／金の順に積層した構造であることを特
徴とする半導体装置の電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035900A JPH03239364A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035900A JPH03239364A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03239364A true JPH03239364A (ja) | 1991-10-24 |
Family
ID=12454904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035900A Pending JPH03239364A (ja) | 1990-02-16 | 1990-02-16 | 半導体装置の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03239364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188137B1 (en) | 1995-05-25 | 2001-02-13 | Sharp Kabushiki Kaisha | Ohmic electrode structure, semiconductor device including such ohmic electrode structure, and method for producing such semiconductor device |
| WO2014171439A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法 |
-
1990
- 1990-02-16 JP JP2035900A patent/JPH03239364A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188137B1 (en) | 1995-05-25 | 2001-02-13 | Sharp Kabushiki Kaisha | Ohmic electrode structure, semiconductor device including such ohmic electrode structure, and method for producing such semiconductor device |
| WO2014171439A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877558A (en) | Gallium nitride-based III-V group compound semiconductor | |
| KR101028965B1 (ko) | 장벽층을 구비한 발광 다이오드 및 그 제조방법 | |
| CN100397670C (zh) | 氮化镓系ⅲ-ⅴ族化合物半导体器件 | |
| US6743702B2 (en) | Nitride-based semiconductor laser device and method of forming the same | |
| JP3299145B2 (ja) | 窒化ガリウム系半導体のｐ型電極およびその形成方法 | |
| US6239490B1 (en) | P-contact for a Group III-nitride semiconductor device and method of making same | |
| JP5179766B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP3154364B2 (ja) | ｎ型窒化ガリウム系化合物半導体層の電極及びその形成方法 | |
| US6653215B1 (en) | Contact to n-GaN with Au termination | |
| US6268230B1 (en) | Semiconductor light emitting device | |
| US6744075B2 (en) | Nitride-based semiconductor light-emitting device and method of forming the same | |
| JP3047960B2 (ja) | ｎ型窒化物半導体の電極 | |
| JP2001230498A (ja) | Ｉｉｉ族窒化物系化合物半導体レーザ | |
| JP3239350B2 (ja) | ｎ型窒化物半導体層の電極 | |
| JP2008141094A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP3490977B2 (ja) | 半導体素子およびその製造方法 | |
| JP3187284B2 (ja) | ｎ型窒化物半導体層の電極 | |
| JPH10256184A (ja) | ｐ型窒化物半導体の電極および前記電極を有する半導体素子およびその製造方法 | |
| JP3144534B2 (ja) | ｎ型窒化物半導体層の電極 | |
| JP3354358B2 (ja) | 半導体レーザ装置及びそのサブマウント基板 | |
| JPH0888197A (ja) | ２−６族化合物半導体用電極 | |
| JPS6352490A (ja) | ガラス封止型発光半導体装置 | |
| JPS6144492A (ja) | 半導体装置 | |
| JP2002237646A (ja) | 窒化物半導体発光素子 | |
| JPH0362987A (ja) | 半導体レーザおよびその製造方法 |