JPH03240306A - カスコードアンプ - Google Patents
カスコードアンプInfo
- Publication number
- JPH03240306A JPH03240306A JP3604790A JP3604790A JPH03240306A JP H03240306 A JPH03240306 A JP H03240306A JP 3604790 A JP3604790 A JP 3604790A JP 3604790 A JP3604790 A JP 3604790A JP H03240306 A JPH03240306 A JP H03240306A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- stage
- point
- amplifier
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、複数の増幅素子を縦続接続して成るカスコー
ドアンプに関するものであり、更に詳しくは、カスコー
ドアンプを構成する増幅素子のうち、混変調、相互変調
などの妨害特性が重大な問題となるトランジスタの動作
点を精密に設定可能としたカスコードアンプに関するも
のである。
ドアンプに関するものであり、更に詳しくは、カスコー
ドアンプを構成する増幅素子のうち、混変調、相互変調
などの妨害特性が重大な問題となるトランジスタの動作
点を精密に設定可能としたカスコードアンプに関するも
のである。
エミッタ接地方式初段トランジスタのコレクタと、ベー
ス接地方式後段トランジスタのエミッタとを直結したカ
スコードアンプでは、後段トランジスタの動作点即ちバ
イアス電流値は、初段トランジスタのコレクタ電流で決
まる。つまり独立に設定することができないので、上記
２つのトランジスタのうちどちらか又は両方の動作点が
、それぞれの最適点からずれる可能性がある。
ス接地方式後段トランジスタのエミッタとを直結したカ
スコードアンプでは、後段トランジスタの動作点即ちバ
イアス電流値は、初段トランジスタのコレクタ電流で決
まる。つまり独立に設定することができないので、上記
２つのトランジスタのうちどちらか又は両方の動作点が
、それぞれの最適点からずれる可能性がある。
この点を解決する一手段として、後段トランジスタのベ
ースに定電圧回路を、初段トランジスタと後段トランジ
スタの接続点に定電流回路を付加することにより、後段
トランジスタの動作点は前記定電圧回路で、初段トラン
ジスタの動作点は前記定電流回路で、それぞれ別に制御
できるようにする方法がある。（特開昭５８−２０２６
０５号公報参照）。
ースに定電圧回路を、初段トランジスタと後段トランジ
スタの接続点に定電流回路を付加することにより、後段
トランジスタの動作点は前記定電圧回路で、初段トラン
ジスタの動作点は前記定電流回路で、それぞれ別に制御
できるようにする方法がある。（特開昭５８−２０２６
０５号公報参照）。
増幅素子は動作点によって伝達関数が変化する。
即ち一次の増幅率及び二次、三次・・・・の歪成分の大
きさが変わる。バイアスの少しの変化で、−次成分はほ
とんど変わらなくても高次成分が大きく変わることもあ
る。従って混変調、相互変調等各成分の大きさが重大な
問題となる回路では、増幅素子の動作点をかなり精密に
設定する必要がある。
きさが変わる。バイアスの少しの変化で、−次成分はほ
とんど変わらなくても高次成分が大きく変わることもあ
る。従って混変調、相互変調等各成分の大きさが重大な
問題となる回路では、増幅素子の動作点をかなり精密に
設定する必要がある。
複数の増幅素子を含む回路では、１つ１つの増幅素子に
ついて動作点制御が必要となる。
ついて動作点制御が必要となる。
ここでとりあげるのは、２つのトランジスタをカスコー
ド接続したアンプである。
ド接続したアンプである。
前記従来技術によるトランジスタの動作点制御は、定電
圧回路及び定電流回路によるので、強力な制御が可能で
ある。しかし、定電圧ダイオードの動作によりノイズが
発生すること、増幅素子や定電圧ダイオードなど部品点
数が増えるので広いスペースを要し、コストアップとな
ること、などの問題点がある。このことから上記方法は
、規模が比較的大きく、多少のノイズは問題にならない
ディジタル回路向きと言える。
圧回路及び定電流回路によるので、強力な制御が可能で
ある。しかし、定電圧ダイオードの動作によりノイズが
発生すること、増幅素子や定電圧ダイオードなど部品点
数が増えるので広いスペースを要し、コストアップとな
ること、などの問題点がある。このことから上記方法は
、規模が比較的大きく、多少のノイズは問題にならない
ディジタル回路向きと言える。
本発明は、チューナなど小形、安価、低ノイズが要求さ
れるアナログ回路に多用されるカスコードアンプの増幅
素子の動作点を独立に設定可能とするカスコードアンプ
を提供することを目的とする。
れるアナログ回路に多用されるカスコードアンプの増幅
素子の動作点を独立に設定可能とするカスコードアンプ
を提供することを目的とする。
前記目的を達成するため、本発明では、カスコード接続
された初段トランジスタと後段トランジスタの接続点と
、適当な一定電位を持つ点とを適当な値の抵抗器で接続
し、後段トランジスタのバイアス電流を加減する。トラ
ンジスタのコレクタは内部インピーダンスが高いので、
初段トランジスタへの影響はわずかである。初段トラン
ジスタの動作点はそのバイアス抵抗により自由に設定で
きるので、結果的に画素子の動作点をそれぞれ独立して
設定することが可能となる。
された初段トランジスタと後段トランジスタの接続点と
、適当な一定電位を持つ点とを適当な値の抵抗器で接続
し、後段トランジスタのバイアス電流を加減する。トラ
ンジスタのコレクタは内部インピーダンスが高いので、
初段トランジスタへの影響はわずかである。初段トラン
ジスタの動作点はそのバイアス抵抗により自由に設定で
きるので、結果的に画素子の動作点をそれぞれ独立して
設定することが可能となる。
前記一定電位点の電位が、前記接続点の本来の電位より
低い場合は、後段トランジスタのバイアス電流は、 （初段トランジスタのコレクタ電流 ■前記抵抗から流出する電流） に増大する。又、前記一定電位点の電位が、前記接続点
の本来の電位より高い場合は、後段トランジスタのバイ
アス電流は （初段トランジスタのコレクタ電流 ｅ前記抵抗から流入する電流） に減小する。即ち後段トランジスタの動作点を、初段ト
ランジスタに支配されることなく設定できる。
低い場合は、後段トランジスタのバイアス電流は、 （初段トランジスタのコレクタ電流 ■前記抵抗から流出する電流） に増大する。又、前記一定電位点の電位が、前記接続点
の本来の電位より高い場合は、後段トランジスタのバイ
アス電流は （初段トランジスタのコレクタ電流 ｅ前記抵抗から流入する電流） に減小する。即ち後段トランジスタの動作点を、初段ト
ランジスタに支配されることなく設定できる。
これにより、その回路として最適な伝達関数の得られる
、即ち混変調、相互変調など有害な作用をする成分が小
さく必要な成分が大きい動作点を、両トランジスタにつ
いて独立に設定することができ、妨害特性の良好な増幅
回路を得ることができる。
、即ち混変調、相互変調など有害な作用をする成分が小
さく必要な成分が大きい動作点を、両トランジスタにつ
いて独立に設定することができ、妨害特性の良好な増幅
回路を得ることができる。
第１図に本発明の第１の実施例を示す。
１はエミッタ接地方式初段トランジスタ、２はベース接
地方式後段トランジスタ、３はバイパスコンデンサ、４
は本来のバイアス抵抗、５は初段トランジスタ１のコレ
クタと後段トランジスタ２のエミッタの接続点である。
地方式後段トランジスタ、３はバイパスコンデンサ、４
は本来のバイアス抵抗、５は初段トランジスタ１のコレ
クタと後段トランジスタ２のエミッタの接続点である。
接続点５とアースとの間に適当な値の抵抗６を接続する
ことにより、後段トランジスタ２のエミッタ電流を（１
のコレクタ電流）から（１のコレクタ電流■６から流出
する電流）に増やす。
ことにより、後段トランジスタ２のエミッタ電流を（１
のコレクタ電流）から（１のコレクタ電流■６から流出
する電流）に増やす。
第２図に本発明の第２の実施例を示す。
１〜５は第１図と同じで、７は一定の又は状況に応じて
設定された電位の点である。５と７とを適当な値の抵抗
６で接続することにより、２のエミッタ電流を（１のコ
レクタ電流）から（ｌのコレクタ電流Ｃ）６から流入す
る電流）に減らす。７としては電源中Ｂを用いることも
できる。
設定された電位の点である。５と７とを適当な値の抵抗
６で接続することにより、２のエミッタ電流を（１のコ
レクタ電流）から（ｌのコレクタ電流Ｃ）６から流入す
る電流）に減らす。７としては電源中Ｂを用いることも
できる。
第３図、第４図に他の実施例を示す。
第１図に対し第３図、第２図に対し第４図は、前述の適
当な値の抵抗６のかわりに可変抵抗８を用いたもので、
同様の効果が得られ、更に微調整が可能となることは明
らかである。
当な値の抵抗６のかわりに可変抵抗８を用いたもので、
同様の効果が得られ、更に微調整が可能となることは明
らかである。
本発明によれば、極くわずかのコストアップとスペース
の拡大で、カスコードアンプの増幅率や歪成分を制御し
、妨害特性に優れた増幅回路を得４゜ ることができる。
の拡大で、カスコードアンプの増幅率や歪成分を制御し
、妨害特性に優れた増幅回路を得４゜ ることができる。
第１図、第２図はそれぞれ固定抵抗を付加して本発明を
実施したカスコードアンプの実施例を示す回路図、第３
図、第４図はそれぞれ可変抵抗を用いた本発明の実施例
を示す回路図、である。 １・・・エミッタ接地方式の初段トランジスタ、２・・
・ベース接地方式の後段トランジスタ。 ３・・・バイパスコンデンサ、 ５・・・１と２の接続点、 ４・・・バイアス抵抗、 ６・・・付加抵抗、 ８・・・可変抵抗、 ７・・・一定の又は状況に応じて設定された電位の点。 ／′
実施したカスコードアンプの実施例を示す回路図、第３
図、第４図はそれぞれ可変抵抗を用いた本発明の実施例
を示す回路図、である。 １・・・エミッタ接地方式の初段トランジスタ、２・・
・ベース接地方式の後段トランジスタ。 ３・・・バイパスコンデンサ、 ５・・・１と２の接続点、 ４・・・バイアス抵抗、 ６・・・付加抵抗、 ８・・・可変抵抗、 ７・・・一定の又は状況に応じて設定された電位の点。 ／′
Claims (1)
- 【特許請求の範囲】 １、複数の増幅素子を縦続接続して成るカスコードアン
プにおいて、 各増幅素子と増幅素子の接続点を、抵抗を介して定電位
点に接続することによりプルアップ又はプルダウンし、
前記抵抗の抵抗値を調節することにより、各増幅素子の
動作点を独立に設定可能にしたことを特徴とするカスコ
ードアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3604790A JPH03240306A (ja) | 1990-02-19 | 1990-02-19 | カスコードアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3604790A JPH03240306A (ja) | 1990-02-19 | 1990-02-19 | カスコードアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03240306A true JPH03240306A (ja) | 1991-10-25 |
Family
ID=12458798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3604790A Pending JPH03240306A (ja) | 1990-02-19 | 1990-02-19 | カスコードアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03240306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011055144A (ja) * | 2009-08-31 | 2011-03-17 | Univ Of Electro-Communications | カスコード回路 |
| US9306500B2 (en) | 2013-12-16 | 2016-04-05 | Mitsubishi Electric Corporation | Cascode amplifier |
-
1990
- 1990-02-19 JP JP3604790A patent/JPH03240306A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011055144A (ja) * | 2009-08-31 | 2011-03-17 | Univ Of Electro-Communications | カスコード回路 |
| US9306500B2 (en) | 2013-12-16 | 2016-04-05 | Mitsubishi Electric Corporation | Cascode amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465072A (en) | Tunable operational transcondunctance amplifier having high linearity | |
| US4904952A (en) | Differential amplifier incorporating negative resistance | |
| US4881044A (en) | Amplifying circuit | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| US5475343A (en) | Class AB complementary output stage | |
| GB2194697A (en) | Fully differential cmos operational power amplifier | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| JPH033406A (ja) | 増幅回路 | |
| US7323935B2 (en) | Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier | |
| US5910751A (en) | Circuit arrangement and method with temperature dependent signal swing | |
| US7183842B1 (en) | Optimum composite cascode amplifier | |
| US4686487A (en) | Current mirror amplifier | |
| KR100293901B1 (ko) | 광범위주파수증폭장치 | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| JPH03240306A (ja) | カスコードアンプ | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JP3559739B2 (ja) | 入力選択出力回路および温度特性補償回路 | |
| JP3953540B2 (ja) | 高域通過フィルター | |
| JP2001068951A (ja) | 小型の相互コンダクタンス差動増幅器及びその駆動方法 | |
| US5166983A (en) | Mute circuit for audio amplifiers |