JPH03243777A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH03243777A
JPH03243777A JP4167090A JP4167090A JPH03243777A JP H03243777 A JPH03243777 A JP H03243777A JP 4167090 A JP4167090 A JP 4167090A JP 4167090 A JP4167090 A JP 4167090A JP H03243777 A JPH03243777 A JP H03243777A
Authority
JP
Japan
Prior art keywords
reaction tube
wafer
chamber
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4167090A
Other languages
English (en)
Inventor
Kiyoteru Kobayashi
清輝 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4167090A priority Critical patent/JPH03243777A/ja
Publication of JPH03243777A publication Critical patent/JPH03243777A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体製造装置、特に半導体基板(例えばS
i基板)表面に誘電体膜やポリシリコン膜等の膜を形成
するための半導体製造装置の改良に関するものである。
〔従来の技術〕
第2図は例えば従来の半導体製造装置の中で、特にLP
GVD装置(Low Pressure Chemic
al Vapor Deposition)の概略断面
図である。図において、1は膜形成を行う反応管、2は
この反応管1及び反応管1内部を加熱するヒータ、3は
このヒータ2を支持するロードロック室、4はロードロ
ック室のドアである。5は半導体基板、例えばSiウェ
ハであり、石英ボート6に保持されている。
7は石英ボート6を支持するキャップであり、エレベー
タ8によって上下動し、石英ボート6に支持されたSi
ウェハ5を反応管1内へ挿入することができる。9はポ
ンプを内蔵した反応ガス排気系であり、反応管1内部の
空気や反応ガス、例えばSiH4などを排気する。10
は反応ガスを反応管1内へ供給するための反応ガス供給
系である。
11はフランジであり、ロードロック室3の上部に固定
されており、開孔部11aを通してSiウェハ5を支持
する石英ボート6が通過することができるようになって
いる。
上記構成にてキャップ7がエレベータ8によって上昇し
、フランジ11の開孔部11aを閉じることにより、反
応管1.フランジ11.キャップ7は真空容器を構成す
る。また、開孔部11aが開いた状態で、反応管1.ロ
ードロック室3.ドア4.フランジ11が真空容器12
を構成し、ロードロック室排気系13によって内部の空
気を排気することができる。
また反応管1内部はヒータ2により常時高温、例えば6
00℃に保持されている。
次に上記の従来装置を用いてSiウェハにポリシリコン
膜を形成する工程を順に説明する。
■ Siウェハ5表面のシリコン酸化膜を例えば沸酸溶
液でエツチングした後、ドア4を開き、ロードロック室
3内の石英ボート6にSiウェハ5を載せる。このとき
、キャップ7は下に下がっており、石英ボート6は反応
管1の外にある。
■ ドア4を閉し、真空容器12内部の空気をロードロ
ック排気系13を用いて排気した後、反応ガス供給系9
よりN2ガスを供給し、真空容器12内部をN2置換す
る。
■ キャップ7をエレベータ8を用いて上昇させ、Si
ウェハ5を反応管l内へ挿入後、キャンプ7によって開
孔部11aを閉じる。
■ 反応管1内を反応ガス排気系9を用いて真空にした
後、反応ガス供給系10よりSiH,ガスを供給し、S
iウェハ5表面にポリシリコン膜を形成する。
■ 膜形成後、反応管1内の反応後のS iHaガスを
反応ガス排気系9により排気し、反応ガス供給系10よ
りN3ガスを供給しながらキャップ7を下降させる。
■ キャンプ7が下がり、真空容器12内が反応ガス供
給系10より供給されるN8ガスにより大気圧に戻った
状態でドア4を開き、Siウェハ5を取り出す。
〔発明が解決しようとする課題〕
従来のLPGVD装置は以上のように構成されており、
Siウェハ5が高温の反応管1内部へ挿入され、S i
 H,ガスが熱分解してSiウェハ5の表面にポリシリ
コン膜が形成されるまでの間(上記工程■〜■〉は、S
iウェハ5の周りはN2又は5iHn雰囲気であるため
Siウェハ5表面にシリコン酸化膜が新たに形成される
ことはない。
ところが、上記の工程■で自然酸化膜を除去したSiウ
ェハ5をロードロック室3内の石英ボート6に載せ、真
空容器12内部をN、置換するまでの間はSiウェハ5
は空気にさらされていることとなるため、この間にSi
ウェハ5の表面に自然酸化膜が形成されることは避けら
れなかった。
そして上記自然酸化膜の存在下でSiウェハ5表面にポ
リシリコン膜を形成すると、Siウェハとポリシリコン
膜の間の電気抵抗が両者の間に介在する自然酸化膜のた
めに大きくなってしまい、時には絶縁状態となってしま
う。このために、半導体素子の動作に支障をきたしてし
まうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、自然酸化膜を除去してからSiウェハ表面に
膜形成を行うまでの間に、Siウェハ表面に自然酸化膜
が発生することを抑制できる半導体製造装置を得ること
を目的とする。
〔課題を解決するための手段〕
この発明に係る半導体製造装置は、ロードロック室内に
、半導体基板表面の自然酸化膜をエツチングするための
エツチング室と、このエツチング室からウェハを反応管
へ移載するための移載機とを設けたものである。
〔作用〕
この発明においては、ロードロック室内に、エツチング
室とウェハの移載機とを設けたので、半導体基板表面の
自然酸化膜を除去した後、半導体基板を空気にさらすこ
となく、N8雰囲気下で反応管内へ導入することができ
、半導体基板表面の自然酸化膜の成長を抑制した状態で
膜形成を行うことができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による半導体製造装置の概略
構成図であり、第2図と同一符号は同一または相当部分
を示し、7は石英ボート6を支持するキャップであり、
エレベータ8又は19によって上下動する。14はSi
ウェハ5表面の自然酸化膜を除去するためのエツチング
室であり、15はエツチング室14内へ自然酸化膜エツ
チング用のガス、例えばHFガスを供給するためのエツ
チングガス供給系、16はエツチング室14内のガスや
空気を排気するためのエツチングガス排気系である。ま
た、18は石英ボート6を支持した状態のキャップ7を
その上部に載せ、ロードロツタ室内に接地されたレール
17上を移動するトランスファーである。このトランス
ファー18とレールI7とでエツチング室14から反応
管1へSiウェハ5を運ぶためのウェハ移載機20を構
成している。
次に本実施例の装置を用いてSiウェハにポリシリコン
膜を形成する工程を順に説明する。
■ 第1図(a)において、ドア4を開き、エレベータ
19に支持されたキャップ7上の石英ボート6にSiウ
ェハ5を載せる。このとき、キャップ7は下に下がって
おり、石英ボート6はエツチング室14の外に存在する
■ ドア4を閉じ、ロードロック室3.ドア4゜フラン
ジ111反応管1から構成される真空容器12内部の空
気をロードロツタ排気系13を用いて排気した後、反応
ガス供給系9よりN、ガスを供給することによって、真
空容器12内部をN。
置換する。
■ キャップ7をエレベータ19を用いて上昇させ、S
iウェハ5をエツチング室14内へ導入し、キャップ7
でエツチング室を閉じる。
■ エツチング室14内へエツチングガス供給系15よ
りHFガスを供給することにより、エツチング室14内
のSiウェハ5表面のシリコン酸化膜を除去する。
■ エツチング室14内の残留HFガスをエツチングガ
ス排気系16を用いて排気し、エツチングガス供給系1
5よりN2ガスを供給することによりNt置換する。
■ エレベータ19を用いてキャップ7及びその上に乗
っている石英ボート6、Siウェハ5を下降させ、Si
ウェハ5の乗った石英ボート6とキャップ7とをトラン
スファー18に移載する。
■ キャンプ7の乗ったトランスファー18をレール1
7に沿って反応管lの直下に移動させる(第1図(bl
参照)。
■ キャップ7をエレベータ8に受は渡した後、エレベ
ータ8によってキャップ7を上昇させ、Siウェハ5及
び石英ボート6を反応管1内へ導く。
■ キャップ7によって開孔部11aを閉じた後、反応
管1内を反応ガス排気系9を用いて真空にした後、反応
ガス供給系10より5iHnガスを供給してSiウェハ
5表面にポリシリコン膜を形成する。
[相] 膜形成後、反応管1内のSiH,ガスを反応ガ
ス排気系9により排気し、反応ガス供給系10よりN、
ガスを供給しながらキャップ7を下降させる。
■ キャップ7をエレベータ8からトランスフ1−18
へ移載した後、トランスファー18をレール17に沿っ
てドア4付近まで移動させる。
@ ドア4を開いてキャンプ7上の石英ボート6からS
iウェハ5を取り出す。
このように本実施例によれば、ロードロック室3内に、
エツチング室4とウェハ5の移載機20とを設けたので
、半導体基板5表面の自然酸化膜を除去した後、半導体
基板5を空気にさらすことなく、N、雰囲気下で反応管
1内へ導入することができ、半導体基板5表面の自然酸
化膜の成長を抑制した状態で所望の膜形成を行うことが
できる。
〔発明の効果〕
以上のように、この発明に係る半導体製造装置によれば
、Siウェハ表面の自然酸化膜のエツチング除去をロー
ドロック室内に設けたエツチング室内で行ない、さらに
エツチング終了後のSiウェハを反応管内へ導入するた
めのウェハ移載機をロードロック室内に設けこれを行な
うようにしたので、シリコン酸化膜を除去したSiウェ
ハ表面を大気にさらすことなく、反応管内へ導入し、S
iウェハ表面に膜形成を行うことができ、この結果、S
iウェハとその表面に形成された膜の間の電気抵抗を安
定して下げることができ、半導体装置の性能・歩留りを
向上することができるという効果をかある。
【図面の簡単な説明】
第1図ta)〜(C)は、この発明の一実施例による半
導体製造装置の構成並びに動作を説明するための概略構
成図、第2図は従来の半導体製造装置の概略構成図であ
る。 1・・・反応管、2・・・ヒータ、3・・・ロードロッ
ク室、4・・・ドア、5・・・半導体基板、6・・・石
英ボート、7・・・キャップ、8・・・エレヘータ、9
・・・反応ガス排気系、10・・・反応ガス供給系、1
1・・・フランジ、12・・・真空容器、13・・・ロ
ードロック室排気系、14・・・エツチング室、15・
・・エツチングガス供給系、16・・・エツチングガス
排気系、17・・・レール、18・・・トランスファー
 19・・・エレヘータ、20・・・ウェハ移載機。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板表面に膜を形成するための原料ガスを
    導入する反応管と、 該反応管へ上記半導体基板を挿入する際に雰囲気中の酸
    素分圧をコントロールするロードロック室と、 該ロードロック室内部に上記半導体基板表面の半導体酸
    化膜をエッチングするエッチング室と、エッチング室か
    ら反応管への半導体基板の搬送を行う装置とを備えたこ
    とを特徴とする半導体製造装置。
JP4167090A 1990-02-21 1990-02-21 半導体製造装置 Pending JPH03243777A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4167090A JPH03243777A (ja) 1990-02-21 1990-02-21 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4167090A JPH03243777A (ja) 1990-02-21 1990-02-21 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH03243777A true JPH03243777A (ja) 1991-10-30

Family

ID=12614837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4167090A Pending JPH03243777A (ja) 1990-02-21 1990-02-21 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH03243777A (ja)

Similar Documents

Publication Publication Date Title
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
TWI823889B (zh) 電漿處理裝置之零件之清潔方法
WO2007116940A1 (ja) 処理装置
JP2003133284A (ja) バッチ式真空処理装置
KR20110081765A (ko) 기판의 클리닝 방법 및 기판의 클리닝 장치
US6107212A (en) Method of and apparatus for manufacturing semiconductor devices
KR20180120586A (ko) 기판 처리 장치, 인젝터 내의 파티클 제거 방법 및 기판 처리 방법
KR100568840B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP2744933B2 (ja) 縦型処理装置及び処理装置
JPH03243777A (ja) 半導体製造装置
JP3102826B2 (ja) 基板処理装置
JP2021080536A (ja) 基板処理方法及び基板処理装置
JPH05326477A (ja) 半導体基板表面のハロゲン除去方法
JP3440685B2 (ja) ウエハ処理装置および処理方法
JPH09213673A (ja) 半導体製造装置及びシリコン酸化膜の除去方法
JP2022045355A (ja) 基板処理装置及び基板処理装置の運用方法
JPH07153695A (ja) 成膜方法
JPH0355838A (ja) 縦型処理装置
JPH03200322A (ja) 半導体製造装置
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JPH0927457A (ja) 薄膜堆積方法
JP3070567B2 (ja) 縦型減圧気相成長装置とこれを用いた気相成長方法
JP2001007117A (ja) 処理装置及び処理方法
JPH0521867Y2 (ja)
JPH03242934A (ja) 半導体成膜方法